KR100336829B1 - 다층 배선 기판의 제조 방법 - Google Patents

다층 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR100336829B1
KR100336829B1 KR1019990004071A KR19990004071A KR100336829B1 KR 100336829 B1 KR100336829 B1 KR 100336829B1 KR 1019990004071 A KR1019990004071 A KR 1019990004071A KR 19990004071 A KR19990004071 A KR 19990004071A KR 100336829 B1 KR100336829 B1 KR 100336829B1
Authority
KR
South Korea
Prior art keywords
via hole
blind via
opening
resin layer
wiring pattern
Prior art date
Application number
KR1019990004071A
Other languages
English (en)
Other versions
KR19990082699A (ko
Inventor
이이지마다까히로
로꾸가와아끼오
노무라도모히로
고야마도시노리
가다기리노리다까
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR19990082699A publication Critical patent/KR19990082699A/ko
Application granted granted Critical
Publication of KR100336829B1 publication Critical patent/KR100336829B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 소경의 블라인드 비어 구멍의 형성이 가능하고, 고밀도의 배선이 가능한 다층 배선 기판의 제조 방법을 제공한다.
본 발명은 소요로 하는배선 패턴(30)을 형성한 기재(32) 상에, 수지층(34) 부착 금속박(36)을 적층하고, 열압착함으로써 금속박(36)을 수지층(34)에 의해 기재(32) 상에 고착하는 공정과, 배선 패턴(30)과 접속할 부위에 대응하는 금속박(36) 부분을 소요로 하는 범위로 제거하여 개구부(38)를 형성하는 개구부 형성 공정과, 금속박(36)이 개구되어 노출한 수지층(34) 부분에 레이저광을 조사하여, 개구부(38)의 직경보다도 소경이며 종횡비가 0.5∼1.5인 블라인드 비어 구멍(40)을 형성하여 배선 패턴(30)의 부위를 노출시키는 레이저 가공 공정과, 노출한 배선 패턴(30) 상, 블라인드 비어 구멍(40) 측벽, 노출한 수지층(34)의 단차부(42) 상 및 적어도 개구부(38) 주연의 금속박(36) 상에 무전해 도금 피막을 형성하는 무전해 도금 공정과, 상기 무전해 도금 피막 상에 전해 도금 피막(44)을 형성하는 전해 도금 공정과, 금속박(36)을 에칭하여 소요로 하는배선 패턴을 형성하는 에칭 공정을 포함하는 것을 특징으로 하고 있다.

Description

다층 배선 기판의 제조 방법{FABRICATING METHOD OF MULTILAYERED WIRING SUBSTRATE}
본 발명은 다층 배선 기판의 제조 방법에 관한 것이다．
다층 배선 기판의 제조 방법에는 여러 가지가 알려져 있다．
도 4에 그 일례를 나타낸다．
먼저, 배선 패턴(10)이 형성된 수지 기재(12) 상에, 접착용의 수지층(프리프레그(prepreg) 또는 폴리이미드 수지층 등)(14) 부착의 금속박(16)(예를 들면 동박 등)을 적층하고, 열압착함으로써 금속박(16)을 수지층(14)에 의해 기재(12) 상에 접착하다(도 4a 및 도 4b).
그리고 예를 들면 금속판을 마스크로 사용해서, 탄산가스 레이저 가공 등에 의해, 금속박(16) 및 수지층(14)에 배선 패턴(10)에 이르는 블라인드 비어 구멍(18)을 형성한다(도 4c).
다음에, 무전해 동도금 및 전해 동도금에 의해 블라인드 비어 구멍(18) 내에 도금 피막(20)을 형성하고, 배선 패턴(10)과 금속박(16)간의 전기적 도통을 이 취한다．
그리고 금속박(16)을 에칭 가공하여 소요로 하는배선 패턴으로 형성한다(도시하지 않음)．
상기 공정을 소요 회수 되풀이하고, 소요 복수 단의 다층 배선 기판을 제조할 수 있다.
도 5는 또 다른 다층 배선 기판의 제조 방법의 예를 나타낸다．
이 방법에서는, 배선 패턴(10)이 형성된 기재(12) 상에 감광성을 가지는 수지층(22)을 형성한다(도 5a)．
그리고 수지층(22)을 포토리소그래피 법에 의해 에칭 가공하여 배선 패턴에 이르는 블라인드 비어 구멍(24)을 형성하고, 스퍼터링 및 전해 도금에 의해 블라인드 비어 구멍(24) 및 수지층(22) 상에 도금 피막(26)을 형성하고(도 5b), 수지층(22) 상에 형성된 도금 피막을 에칭 가공에 의해 소망의 배선 패턴으로 형성하는 것이다．
상기와 같이 다층 배선 기판의 제조 방법은 여러 가지 있지만, 도 5의 제조 방법에서는, 수지층(22) 상에 스퍼터링 막을 개재하여 전해 도금 피막을 형성하고 있고, 수지층(22)과 스퍼터링 막 사이의 밀착성이 그다지 좋지 않기 때문에 그 사이의 박리 등이 문제가 된다．
이 점에 대해, 도 4에 나타낸 방법에서는 금속박(16)이 미리 수지층(14)에 소요로 하는강도로 접착된 재료를 사용하기 때문에, 배선 패턴의 수지재와의 밀착성이 좋은 다층 배선 기판을 제공할 수 있다．
그런데 도 4에 나타낸 방법에서도 다음과 같은 과제가 생기고 있다．
즉, 요즘에는, 배선 패턴이 더욱 더 고밀도화 하는 경향에 있으며, 따라서 선폭도 가늘고, 상하의 배선 패턴을 접속하기 위해 필요한 상기 블라인드 비어 구멍(18)은 소경의 것으로 형성할 필요가 생기고 있다．
이 블라인드 비어 구멍(18)은 상기와 같이 탄산가스 레이저에 의해 가공을 하는 것이 일반적이지만, 탄산가스 레이저로는 구멍 직경이 80μm 전후가 한계가 되고, 보다 소경의 것의 가공은 불가능하다.
또, 상기와 같이 블라인드 비어 구멍이 소경화함에 따라, 도금 피막(20)을 전해 도금으로 형성할 때는, 도6에 나타낸 바와 같이 블라인드 비어 구멍(18)의 입구 주연이 되는 금속박(16)의 각(A)에 전류가 집중하기 쉽고, 이 각부에 도금 피막(20)이 두껍게 붙는 결과, 블라인드 비어 구멍(18)이 입구가 작은 항아리 모양의 형상으로 되고, 그 안에 도금 액이 수용되어 악영향이 생기거나, 역으로 구멍 깊숙한 곳의 도금 피막(20)이 얇아져서 비어 구멍 내의 단선을 초래하는 등의 과제가 생기게 된다．
그래서 본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 그 목적으로 하는 바는 소경의 블라인드 비어 구멍의 형성이 가능하고, 고밀도의 배선이 가능해지는 다층 배선 기판의 제조 방법을 제공하는 데 있다．
도 1은 제 1 실시예를 나타낸 제조 공정도.
도 2는 제 2 실시예의 부분 공정도.
도 3은 블라인드 비어 구멍 내에 도금 피막이 충전된 상태의 설명 도.
도 4는 종래의 공정의 일례를 나타낸 제조 공정도.
도 5는 종래의 다른 일례의 제조 공정도.
도 6은 블라인드 비어 구멍이 도금 피막에 의해 입구가 작은 항아리 형상으로 된 예를 나타낸 설명도.
(부호의 설명)
30　배선 패턴
32　기재
34　수지층
36　금속박
36a　배선 패턴
38　개구부
40　블라인드 비어 구멍
42　단차부
44　도금 피막
본 발명은 상기 목적을 달성하기 위해 다음의 구성을 갖춘다．
즉, 본 발명에 관한 다층 배선 기판의 제조 방법은, 소요로 하는 배선 패턴을 형성한 전기적 절연성을 가지는 기재 상에 한쪽 면에 금속층이 형성된 수지 기판의 다른 면 측을 적층하는 적층 공정과, 상기 배선 패턴과 접속할 부위의 상기 금속층 부분을 소요로 하는 범위로 제거하여 개구부를 형성하는 개구부 형성 공정과, 상기 금속층의 개구부에 노출한 상기 수지 기판의 수지층 부분에 레이저광을 조사하여 상기 개구부의 직경보다도 소경이며, 종횡비가 0.5∼1.5인 블라인드 비어 구멍을 형성하고, 상기 블라인드 비어 구멍의 저면에 상기 배선 패턴의 부위를 노출시키는 레이저 가공 공정과, 상기 노출된 배선 패턴의 부위, 상기 블라인드 비어 구멍의 측벽, 노출된 상기 수지층의 단차부 및 적어도 상기 개구부 주연의 금속층 상에 무전해 도금 피막을 형성하는 무전해 도금 공정과, 상기 무전해 도금 피막 상에 동의 전해도금 피막을 형성하되, 전류밀도를 0.1∼2 ASD로하여 블라인드 비어 구멍내에 석출하는 동 도금의 석출속도를 수지층 표면에 형성한 무전해 도금층상에 석출하는 동 도금의 석출속도 보다도 빠르게 하여, 블라인드 비어 구멍내를 동 도금에 의해 충전하여 전해 도금 피막을 형성하는 전해 도금 공정과, 상기 전해 도금 공정 후, 상기 금속층을 에칭하여 소요로 하는배선 패턴을 형성하는 에칭 공정을 포함하는 것을 특징으로 하고 있다.
상기와 같이 금속박의 개구부의 직경을 블라인드 비어 구멍의 직경보다도 크게 했기 때문에, 전해 도금시에 전류가 개구부의 금속박의 각부에 집중하여 상기 부위의 도금 두께가 두꺼워 져도, 종래와 같이 상기 개구부의 부위가 좁아지는 일은 없고, 도금액의 잔류도 없어지며, 또 비어 구멍의 깊숙한 곳까지 소요 두께의 도금 피막을 형성할 수 있다．
상기 레이저 가공은 자외선 영역의 파장을 가지는 레이저광에 의해 행함으로써 보다 소경의 블라인드 비어 구멍의 형성이 가능해진다．
또 본 발명에 관한 다층 배선 기판의 제조 방법에서는, 소요로 하는 배선 패턴을 형성한 전기적 절연성을 가지는 기재 상에 수지층을 형성하는 수지층 형성 공정과, 상기 수지층 상에 금속박을 부착하는 금속박 부착 공정과, 상기 배선 패턴과 접속해야 하는 부위의 상기 금속박 부분을 소요로 하는 범위로 제거하여 개구부를 형성하는 개구부 형성 공정과, 상기 금속박의 개구부에 노출한 상기 수지층 부분에 레이저광을 조사하여 상기 개구부의 직경보다도 소경이며, 종횡비가 0.5∼1.5인 블라인드 비어 구멍을 형성하고, 상기 블라인드 비어 구멍의 저면에 상기 배선 패턴의 부위를 노출시키는 레이저 가공 공정과, 상기 노출된 배선 패턴의 부위, 상기 블라인드 비어 구멍의 측벽, 노출된 상기 수지층의 단차부 및 적어도 상기 개구부 주연의 금속박 상에 무전해 도금 피막을 형성하는 무전해 도금 공정과, 상기 무전해 도금 피막 상에 동의 전해도금 피막을 형성하되, 전류밀도를 0.1∼2 ASD로하여 블라인드 비어 구멍내에 석출하는 동 도금의 석출속도를 수지층 표면에 형성한 무전해 도금층상에 석출하는 동 도금의 석출속도 보다도 빠르게 하여, 블라인드 비어 구멍내를 동 도금에 의해 충전하여 전해 도금 피막을 형성하는 전해 도금 공정과, 상기 전해 도금 공정 후, 상기 금속박을 에칭하여 소요로 하는배선 패턴을 형성하는 에칭 공정을 포함하는 것을 특징으로 하고 있다.
상기 레이저 가공에서도 자외선 영역의 파장을 가지는 레이저광에 의해 행함으로써 보다 소경의 블라인드 비어 구멍의 가공이 가능해진다．
(실시예)
이하, 본 발명이 바람직한 실시예를 첨부 도면에 의거하여 상세하게 설명한다.
도 1에 제 1 실시예를 나타낸다．
먼저, 배선 패턴(30)이 형성된 기재(32)(프린트 배선 기판, 세라믹 배선 기판 등) 상에, 접착용의 수지층(34)(프리프레그 또는 폴리이미드 수지층 등)이 한쪽 면 측에 형성된 동박 등의 금속박(36)(금속박이 부착된 수지 기판)을 겹친다(도 1a)．
다음에 가압, 가열하여 수지층(34)을 경화시키고, 수지층(34)을 개재하여 기재(32)와 금속박(36)을 고착한다(도 1b)．
다음에 레이저 가공 혹은 에칭 가공에 의해 배선 패턴(30)의 블라인드 비어 접속부가 되는 랜드에 대응하는 (바로 위) 금속박(36) 부분을 제거하여 개구부(38)를 형성하고, 수지층(34) 부분을 노출시킨다(도 1c)．
이 경우 개구부(38)의 직경(Ｘ)은 배선 패턴(30)의 랜드 직경(Ｃ)보다 소경이 되도록 하는 것이 바람직하다． 후술하는 바와 같이, 이 개구부(38)의 부위가 상하 배선 패턴의 접속 부위가 되는 것이지만, 이 접속 부위가 랜드 직경(Ｃ)보다 소경이 되도록 함으로써 배선 밀도에 악 영향을 미치는 일이 없이, 고밀도 배선이 가능해진다．
또한, 미리 배선 패턴의 랜드에 대응하는 금속박의 개구부 형성 영역에 개구부를 형성한 금속박 부착 수지 기판을 적층하여도 좋다．
다음에 개구부(38)가 형성됨에 따라 노출하는 수지층(34)의 부위에 배선 패턴(30)의 부위가 저면이 되는 블라인드 비어 구멍(40)을 형성하는 것이다(도 1d). 블라인드 비어 구멍(40)의 직경은 개구부(38)의 직경보다도 작아지도록 한다.
블라인드 비어 구멍(40)은 레이저 가공에 의해 형성한다. 상기한 바와 같이 탄산가스 레이저에 의할 때는 80μm 정도의 직경의 구멍밖에 개구할 수 없다. 물론 마스크(메탈 마스크)를 사용하면 소경의 구멍 가공도 가능하지만 효율이 나쁘다.
그래서, 파장이 자외선 영역이 되도록 파장 변환을 하고, 또한 빔 직경을조인 야그레이저광 또는 일프레이저광을 조사함으로써 마스크를 사용하지 않고 30μm 전후의 소경의 구멍 가공을 행한다. 또는 자외선 영역의 파장을 가지는 엑시머 레이저광을 조사하여 소경의 구멍 가공을 행하도록 하여도 좋다. 자외선 영역의 파장을 가지는 레이저광에 의해 수지층(34)의 탄소쇄의 절단을 할 수 있으므로, 수지층을 분해 제거할 수 있는 것이다.
레이저광을 상기와 같이 작은 빔 직경으로 조이는 것이 가능하고, 또 개구부(38)의 직경은 배선 패턴의 랜드 직경의 범위 내로 크게 할 수 있기 때문에, 레이저광 조사시의 얼라이먼트가 용이해진다.
또 개구부(38)의 직경보다도 블라인드 비어 구멍(40)의 직경을 작게 함으로써, 블라인드 비어 구멍(40)의 개구부 주위에 수지층(34)의 단차부(42)가 남는다.
레이저 가공에 의한 가공 잔사를 제거한 후, 배선 패턴(30) 상, 블라인드 비어 구멍(40)의 측벽, 노출한 수지층(34)의 단차부(42) 상 및 적어도 개구부(38) 주연의 금속박(36) 상에 동 등의 무전해 도금 피막을 형성하고, 또한 무전해 도금 피막 상에 전해 도금 피막(44)을 형성한다(도 1e).
그리고 도 1f에 나타낸 바와 같이 금속박(36)을 에칭 가공에 의해 소요로 하는배선 패턴(36a)으로 형성하는 것이다.
또한 상기와 같은 공정을 되풀이함으로써 배선 패턴(36a) 상에 더욱 다층의 배선층을 형성할 수 있다.
상기와 같이 본 실시예에서는, 개구부(38)의 직경을 블라인드 비어 구멍(40)의 직경보다도 크게 형성할 수 있고, 수지층(34)의 단차부(42)도 남고,금속박(36)의 개구부(38) 입구 주연이 비어 구멍(40) 입구 주연보다도 후퇴하고 있으므로, 전해 도금 피막(44)을 형성할 때 개구부(38) 주연의 금속박(36)의 각부에 전류가 집중하여 상기 각부에 도금 피막이 두껍게 붙었다고 하여도, 도 3에 나타낸 종래의 예와는 달리, 개구부(38), 블라인드 비어 구멍(40)으로 된 오목부가 입구가 작은 항아리와 같이 되지 않고, 입구측이 크게 개구되어 있으므로 도금액이 상기 오목부 내에 잔류하는 일도 없고, 또 도금액의 유통이 양호하게 확보될 수 있으므로, 비어 구멍(40)의 깊숙한 곳까지 소요 두께를 가지는 도금 피막을 형성할 수 있다.
도 2는 제 2 실시예를 나타낸다.
본 예에서는, 우선 도 2a에 나타낸 바와 같이 배선 패턴(30)이 형성된 프린트 회로 기판 등의 기재(32) 상에 폴리이미드 수지 등으로 된 수지를 도포하고, 가열하여 수지층(34)을 형성한다. 수지층(34)은 수지 필름을 적층하여 형성하여도 좋다.
다음에 도 2b에 나타낸 바와 같이 이 수지층(34) 상에 금속박(36)을 접착제를 사용하여 부착한다.
이 후의 공정은 상기 제 1 실시예에서의 도 1c 이후의 공정과 같기 때문에 설명을 생략한다.
본 예에서도 상기와 같은 작용 효과를 나타낸다.
또한, 도 1d의 블라인드 비어 구멍(40)을 형성한 후, 무전해 동도금을 실시하고, 또한 전해 동도금 피막(44)을 형성하는 도 1e의 공정시에 이하와 같은 도금 조건하에서 도금을 함으로써 도 3에 나타낸 바와 같이, 블라인드 비어 구멍(40)을 거의 전해 동도금 피막(44)으로 완전히 매립하는 도금이 가능했다.
즉, 전해 동도금을 할 때의 전류 밀도를 보통의 전류 밀도(2∼3 ASD)보다도 낮게 하는 것이다.
블라인드 비어 구멍(40) 내는 통상은 도금의 접착이 평탄한 장소(수지층(34) 상에 형성한 도체층(36)의 표면)보다도 좋지 않지만, 전류 밀도를 낮게(0.1∼2 ASD, 바람직하게는 1 ASD 전후) 함으로써 평탄한 장소와 블라인드 비어 구멍(40) 내와의 도금 석출 속도가 거의 균일화하던가, 오히려 블라인드 비어 구멍(40) 내 쪽이 평탄한 장소보다도 도금 석출 속도가 커지는 것이 판명되었다.
블라인드 비어 구멍(40) 내의 도금 석출 속도가 커지면, 블라인드 비어 구멍(40) 내는 저면뿐만 아니라 측벽에서도 도금 피막이 부풀어 오르므로, 저면에서의 도금 두께(t2)는 평탄한 장소의 도금 두께(t1)보다도 커지고, 블라인드 비어 구멍(40) 내를 완전히 매립할 수 있다.
또한, 도금 시간을 길게 하여 도금을 두껍게 하면, 마침내 블라인드 비어 구멍(40) 내는 도금 피막으로 완전히 매립 되지만, 상기와 같이 전류 밀도를 낮게 함으로써 블라인드 비어 구멍(40)의 개구 직경이 50μm, 깊이 40μm일 때, 금속박(36)(두께 5μm 정도)의 두께와 도금 피막의 두께(t1)(무전해 도금 피막과 전해 도금 피막을 합친 두께)를 포함한 두께가 20μm 정도가 된 시점에서 블라인드 비어 구멍(40) 내를 도금 피막으로 거의 매립할 수 있었다.
상기와 같이 블라인드 비어 구멍(40) 내를 도금 피막으로 충전하기 위해서는, 전해 동도금시의 전류 밀도를 낮게 하는 것이 최대의 요인이 된다.
기타의 요인으로서는, 다음의 조건을 들 수 있다.
먼저, 무전해 동도금의 조건을 석출 속도 0.2∼3μm/hr, 도금 두께를 0.5∼3.0μm으로 하는 것이 바람직하다.
또, 블라인드 비어 구멍(40)은 도시한 바와 같이 입구측이 넓어진 테이퍼 구멍으로 하면, 도금액의 순환이 양호하게 되어 도금의 접착성이 좋아진다.
또한, 블라인드 비어 구멍(40)의 개구 직경(10)을 r, 깊이를 h이라고 한 때의 종횡비 h/r은 0.5∼1.5 인 것이 바람직하다.
상기의 조건에서,
t2＞t1
t2＞h/2
의 조건이 되는 두께(t2)의 블라인드 비어 구멍(40) 내의 도금 피막이 얻어진다.
또한, 블라인드 비어 구멍(40)에 도금 피막을 충전하기 위해서, 반드시 블라인드 비어 구멍(40) 주위의 금속박(36)을 도시한 바와 같이 개구부에서 후퇴시킬 필요는 없고, 경우에 따라서는 금속박(36)은 존재하지 않더라도, 블라인드 비어 구멍(40) 내에 도금 피막을 충전시킬 수 있다.
이상 본 발명에 따라 바람직한 실시예를 들고 여러 가지로 설명했었지만,본 발명은 이 실시예에 한정되는 것이 아니라, 발명의 정신을 일탈하지 않는 범위 내에서 많은 개변을 실시할 수 있음은 물론이다.
본 발명에 관한 다층 배선 기판의 제조 방법에 의하면, 상술한 바와 같이 개구부의 직경을 블라인드 비어 구멍의 직경보다도 크게 형성할 수 있고, 수지층의 단차부도 남고, 금속박의 개구부 입구 주연이 비어 구멍 입구 주연보다도 후퇴하고 있으므로, 전해 도금 피막을 형성할 때, 개구부 입구 주연의 금속박의 각부에 전류가 집중하여 상기 각부에 도금 피막이 두껍게 붙었다고 하여도, 개구부, 블라인드 비어 구멍으로 된 오목부가 작은 항아리와 같이 되지는 않고, 입구측이 크게 개구되어 있으므로 도금액이 상기 오목부 내에 잔류하는 일도 없고, 또 도금액의 유통이 양호하게 확보되므로, 비어 구멍의 깊숙한 곳까지 소요 두께를 가지는 도금 피막을 형성할 수 있다.

Claims (4)

  1. 소요로 하는 배선 패턴을 형성한 전기적 절연성을 가지는 기재 상에 한쪽 면에 금속층이 형성된 수지 기판의 다른 면 측을 적층하는 적층 공정과,
    상기 배선 패턴과 접속할 부위의 상기 금속층 부분을 소요로 하는 범위로 제거하여 개구부를 형성하는 개구부 형성 공정과,
    상기 금속층의 개구부에 노출한 상기 수지 기판의 수지층 부분에 레이저광을 조사하여 상기 개구부의 직경보다도 소경이며, 종횡비가 0.5∼1.5인 블라인드 비어 구멍을 형성하고, 상기 블라인드 비어 구멍의 저면에 상기 배선 패턴의 부위를 노출시키는 레이저 가공 공정과,
    상기 노출된 배선 패턴의 부위, 상기 블라인드 비어 구멍의 측벽, 노출된 상기 수지층의 단차부 및 적어도 상기 개구부 주연의 금속층 상에 무전해 도금 피막을 형성하는 무전해 도금 공정과,
    상기 무전해 도금 피막 상에 동의 전해도금 피막을 형성하되, 전류밀도를 0.1∼2 ASD로하여 블라인드 비어 구멍내에 석출하는 동 도금의 석출속도를 수지층 표면에 형성한 무전해 도금층상에 석출하는 동 도금의 석출속도 보다도 빠르게 하여, 블라인드 비어 구멍내를 동 도금에 의해 충전하여 전해 도금 피막을 형성하는 전해 도금 공정과,
    상기 전해 도금 공정 후, 상기 금속층을 에칭하여 소요로 하는배선 패턴을 형성하는 에칭 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 레이저 가공 공정은, 자외선 영역의 파장을 가지는 레이저광에 의해 행하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  3. 소요로 하는 배선 패턴을 형성한 전기적 절연성을 가지는 기재 상에 수지층을 형성하는 수지층 형성 공정과,
    상기 수지층 상에 금속박을 부착하는 금속박 부착 공정과,
    상기 배선 패턴과 접속할 부위의 상기 금속박 부분을 소요로 하는 범위로 제거하여 개구부를 형성하는 개구부 형성 공정과,
    상기 금속박의 개구부에 노출한 상기 수지층 부분에 레이저광을 조사하여 상기 개구부의 직경보다도 소경이며, 종횡비가 0.5∼1.5인 블라인드 비어 구멍을 형성하고, 상기 블라인드 비어 구멍의 저면에 상기 배선 패턴의 부위를 노출시키는 레이저 가공 공정과,
    상기 노출된 배선 패턴의 부위, 상기 블라인드 비어 구멍의 측벽, 노출된 상기 수지층의 단차부 및 적어도 상기 개구부 주연의 금속박 상에 무전해 도금 피막을 형성하는 무전해 도금 공정과,
    상기 무전해 도금 피막 상에 동의 전해도금 피막을 형성하되, 전류밀도를 0.1∼2 ASD로하여 블라인드 비어 구멍내에 석출하는 동 도금의 석출속도를 수지층 표면에 형성한 무전해 도금층상에 석출하는 동 도금의 석출속도 보다도 빠르게 하여, 블라인드 비어 구멍내를 동 도금에 의해 충전하여 전해 도금 피막을 형성하는 전해 도금 공정과,
    상기 전해 도금 공정 후, 상기 금속박을 에칭하여 소요로 하는배선 패턴을 형성하는 에칭 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 레이저 가공 공정은, 자외선 영역의 파장을 가지는 레이저광에 의해 행하는 것을 특징으로 다층 배선 기판의 제조 방법.
KR1019990004071A 1998-04-10 1999-02-06 다층 배선 기판의 제조 방법 KR100336829B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP98-99067 1998-04-10
JP9906798 1998-04-10
JP31295898 1998-11-04
JP98-312958 1998-11-04

Publications (2)

Publication Number Publication Date
KR19990082699A KR19990082699A (ko) 1999-11-25
KR100336829B1 true KR100336829B1 (ko) 2002-05-16

Family

ID=26440222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004071A KR100336829B1 (ko) 1998-04-10 1999-02-06 다층 배선 기판의 제조 방법

Country Status (3)

Country Link
EP (1) EP0949855B1 (ko)
KR (1) KR100336829B1 (ko)
DE (1) DE69931551T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594894B2 (ja) 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
FR2812515B1 (fr) * 2000-07-27 2003-08-01 Kermel Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
KR100791353B1 (ko) * 2005-05-20 2008-01-07 삼성전기주식회사 영구보호피막의 형성방법 및 영구보호피막이 형성된인쇄회로기판
KR100730782B1 (ko) * 2006-04-13 2007-06-20 (주)인터플렉스 Ｕｖ-ｃｏ２레이저를 이용한 연성회로기판 제조방법
CN106507611A (zh) * 2015-09-07 2017-03-15 欣兴电子股份有限公司 线路板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331155A (ja) * 1996-06-10 1997-12-22 Elna Co Ltd 多層プリント配線板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH03173497A (ja) * 1989-12-01 1991-07-26 Hitachi Cable Ltd 多層配線基板およびその製造方法
JPH1027960A (ja) * 1996-07-09 1998-01-27 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331155A (ja) * 1996-06-10 1997-12-22 Elna Co Ltd 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
EP0949855A2 (en) 1999-10-13
EP0949855A3 (en) 2000-10-18
DE69931551T2 (de) 2006-10-12
EP0949855B1 (en) 2006-05-31
KR19990082699A (ko) 1999-11-25
DE69931551D1 (de) 2006-07-06

Similar Documents

Publication Publication Date Title
US5369881A (en) Method of forming circuit wiring pattern
US7098132B2 (en) Method of manufacturing flexible wiring board
US6405431B1 (en) Method for manufacturing build-up multi-layer printed circuit board by using yag laser
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US7098136B2 (en) Structure having flush circuit features and method of making
US4995941A (en) Method of manufacture interconnect device
US20060219428A1 (en) Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor
JP2009260370A (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
US20080251494A1 (en) Method for manufacturing circuit board
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
KR100336829B1 (ko) 다층 배선 기판의 제조 방법
US20020083586A1 (en) Process for producing multilayer circuit board
KR102361228B1 (ko) 배선 기판 제조방법
US7080448B2 (en) PCB with inlaid outer-layer circuits and production methods thereof
JP3935353B2 (ja) フレキシブルビルドアップ配線板の製造方法
JP2000200975A (ja) 多層配線基板の製造方法
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP2005203457A (ja) 部品内蔵配線板の製造方法
KR100274662B1 (ko) 다층 인쇄 회로 기판의 층간 비아 제조 방법
JP2005057077A (ja) 配線基板の製造方法
JP7154147B2 (ja) 印刷配線板の製造方法
JP3763666B2 (ja) プリント配線板の製造方法
JP3140859B2 (ja) 多層配線板の製造方法
JPH05226054A (ja) 異方導電フィルムの製造方法
JPH09130049A (ja) 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee