KR20060070157A - 콘택홀을 갖는 반도체 소자의 형성 방법 - Google Patents

콘택홀을 갖는 반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20060070157A
KR20060070157A KR1020040108804A KR20040108804A KR20060070157A KR 20060070157 A KR20060070157 A KR 20060070157A KR 1020040108804 A KR1020040108804 A KR 1020040108804A KR 20040108804 A KR20040108804 A KR 20040108804A KR 20060070157 A KR20060070157 A KR 20060070157A
Authority
KR
South Korea
Prior art keywords
post
contact hole
conductive pattern
forming
anisotropic etching
Prior art date
Application number
KR1020040108804A
Other languages
English (en)
Inventor
남신우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040108804A priority Critical patent/KR20060070157A/ko
Publication of KR20060070157A publication Critical patent/KR20060070157A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Abstract

콘택홀을 갖는 반도체 소자의 형성 방법을 제공한다. 이 방법에 따르면, 층간절연막을 선택적으로 이방성 식각하여 도전 패턴을 노출시키는 콘택홀을 형성하고, 세정 가스를 이용한 후처리 공정을 수행하여 노출된 도전 패턴의 식각손상된 부분을 제거한다. 이때, 이방성 식각과 후처리 공정은 하나의 공정 챔버내에서 인시츄로 수행한다. 이로써, 식각손상된 부분의 표면에 형성될 수 있는 자연산화막을 방지할 수 있다.

Description

콘택홀을 갖는 반도체 소자의 형성 방법{METHODS OF FORMING SEMICONDUCTOR DEVICE HAVING A CONTACT HOLE}
도 1 및 도 2는 종래 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 콘택홀을 갖는 반도체 소자의 형성 방법에 관한 것이다.
통상적으로, 반도체 소자의 콘택홀은 서로 절연된 하부 도전체와 상부 도전체를 전기적으로 접속시키기 위한 수단으로 사용되고 있다. 즉, 상기 콘택홀은 하부 도전체와 상부 도전체 사이에 개재된 층간절연막을 관통하여 하부 도전체를 노출시킨다. 상기 콘택홀내에 도전체가 채워짐으로써, 하부 및 상부 도전체들은 서로 전기적으로 접속할 수 있다.
상기 콘택홀은 하부 도전체를 덮는 층간절연막을 선택적으로 이방성 식각하여 형성할 수 있다. 이때, 상기 콘택홀에 노출된 상기 하부 도전체의 표면은 상기 이방성 식각의 과식각에 의해 손상될 수 있다. 상기 하부 도전체의 식각 손상된 부분은 상기 콘택홀을 채우는 다른 도전체와의 계면저항을 증가시키거나, 누설전류 발생의 원인이 될 수도 있다. 이에 따라, 상기 하부 도전체의 식각 손상된 부분은 상기 콘택홀을 채우기 전에 제거하는 것이 일반적이다.
상기 하부 도전체의 식각손상된 부분을 제거하는 종래 방법을 도면들을 참조하여 설명한다.
도 1 및 도 2는 종래 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(1) 상에 하부 도전 패턴(2)을 형성하고, 상기 반도체 기판(1) 전면을 덮는 층간절연막(3)을 형성한다. 상기 층간절연막(3) 상에 개구부를 갖는 감광막 패턴(4)을 형성한다.
상기 감광막 패턴(4)을 식각마스크로 사용하여 상기 층간절연막(3)을 이방성 식각하여 상기 하부 도전 패턴(2)의 소정영역을 노출시키는 콘택홀(5)을 형성한다. 이때, 상기 이방성 식각에 의하여 상기 노출된 하부 도전 패턴(2)의 표면에 식각 손상부(6)가 발생될 수 있다.
도 2를 참조하면, 상기 감광막 패턴(4)을 애슁 공정등으로 제거한다. 이어서, 상기 반도체 기판(1)에 상기 식각 손상부(6)를 제거하기 위한 건식 세정 공정 을 수행한다.
하지만, 상술한 종래의 방법에 있어서, 상기 건식 세정 공정은 상기 감광막 패턴(4)을 제거한 후에 수행된다. 이에 따라, 상기 건식 세정 공정을 수행하기 전에, 상기 반도체 기판(1)은 대기 중에 노출되어 상기 식각손상부(6)의 표면에 자연산화막(7)이 형성될 수 있다. 그 결과, 상기 건식 세정 공정시, 상기 자연산화막(7)에 의해 상기 식각손상부(6)를 제거하지 못할 수 있다. 또한, 상기 자연산화막(7)의 제거를 위하여 상기 건식 세정 공정을 과도하게 수행할 경우, 상기 식각손상부(6) 아래의 상기 하부 도전 패턴(2)의 일부도 식각 되어 상기 하부 도전 패턴(2)의 손실이 가중될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 콘택홀내에 노출된 도전 패턴의 식각손상된 부분을 효율적으로 제거할 수 있는 반도체 소자의 형성 방법을 제공하는데 있다.
상술한 기술적 과제를 해결하기 위한 반도체 소자의 형성 방법을 제공한다. 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법은 다음의 단계들을 포함할 수 있다. 상부에 도전 패턴을 갖는 기판 상에 층간절연막을 형성한다. 감광막 패턴을 이용하여 상기 층간절연막에 선택적으로 이방성 식각 공정을 수행하여 상기 도전 패턴을 노출시키는 콘택홀을 형성한다. 세정 가스를 이용한 후처리 공정을 수행하여 상기 노출된 도전 패턴의 식각손상된 부분을 제거하고, 상기 감광막 패턴을 제거한다. 이때, 상기 이방성 식각 공정 및 상기 후처리 공정은 하나의 공정 챔버내에서 인시츄(in-situ)로 수행하고, 상기 세정 가스는 불화탄소(CF4) 및 산소(O2)를 포함한다.
구체적으로, 상기 후처리 공정은 상기 이방성 식각 공정에 인가된 플라즈마 파워에 비하여 낮은 플라즈마 파워를 인가하여 수행할 수 있다. 이와는 다르게, 상기 후처리 공정은 상기 세정 가스의 레디칼 성분을 사용하여 수행할 수 있다.
본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법은 다음의 단계들을 포함할 수 있다. 상부에 도전 패턴을 갖는 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 패터닝하여 상기 도전 패턴을 노출시키는 콘택홀을 형성한다. 상기 기판 전면에 스페이서 절연막을 콘포말하게 형성하고, 상기 스페이서 절연막에 전면 이방성 식각 공정을 수행하여 상기 콘택홀의 내측벽에 스페이서를 형성한다. 세정 가스를 사용하는 후처리 공정을 수행하여 상기 콘택홀내에 노출된 도전 패턴의 식각손상된 부분을 제거한다. 이때, 상기 전면 이방성 식각 공정 및 상기 후처리 공정은 하나의 공정 챔버내에서 인시츄(in-situ)로 수행하고, 상기 세정 가스는 불화탄소(CF4) 및 산소(O2)를 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달 될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 상부에 도전 패턴(102)을 갖는 반도체 기판(100, 이하, 기판이라고 함)을 준비한다. 상기 기판(100)은 실리콘 기판, 또는 상부에 절연막이 형성된 실리콘기판일 수 있다. 상기 도전 패턴(102)은 상기 실리콘 기판의 일부분일 수 있다. 이와는 달리, 상기 도전 패턴(102)은 상기 기판(100) 상에 형성된 도핑된 폴리실리콘막 또는 텅스텐막의 패턴일 수 있다.
상기 도전 패턴(102)을 갖는 기판(100) 상에 층간절연막(104)을 형성한다. 상기 층간절연막(104)은 실리콘산화막으로 형성할 수 있다. 상기 층간절연막(104) 상에 감광막 패턴(106)을 형성한다. 이때, 상기 감광막 패턴(106)은 상기 층간절연막(104)의 소정영역을 노출시키는 개구부를 갖는다.
상기 감광막 패턴(106)을 갖는 상기 기판(100)에 이방성 식각 공정을 수행하여 상기 층간절연막(104)을 식각하여 상기 도전 패턴(102)을 노출시키는 콘택홀 (108)을 형성한다. 이때, 상기 콘택홀(108)에 노출된 상기 도전 패턴(102)에는 상기 이방성 식각 공정에 의한 식각손상부(110)가 발생할 수 있다. 이어서, 상기 기판(100)에 세정 가스를 사용하는 후처리 공정을 수행하여 상기 식각손상부(110)를 제거한다.
상기 콘택홀(108)의 형성을 위한 상기 이방성 식각 공정 및 상기 후처리 공정은 하나의 공정 챔버내에서 인시츄(in-situ)로 수행한다. 구체적으로, 상기 감광막 패턴(106)을 갖는 기판(100)을 식각 공정 챔버(미도시함)내에 인입시키고, 식각 가스를 상기 식각 공정 챔버내로 인입시켜 상기 이방성 식각 공정을 수행하여 상기 콘택홀(108)을 형성한다. 이때, 상기 이방성 식각 공정은 상기 식각 가스에 소정의 플라즈마 파워를 인가하여 수행한다. 이어서, 상기 식각 가스를 퍼징(purging)시킨 후에, 상기 식각 공정 챔버내로 상기 세정 가스를 인입시켜 상기 후처리 공정을 수행한다. 상기 세정 가스는 불화탄소(CF4) 및 산소(O2)을 포함하는 것이 바람직하다.
상기 이방성 식각 공정과 상기 후처리 공정을 인시츄 방식으로 수행함으로써, 상기 식각손상부(110)는 대기중에 노출되지 않는다. 따라서, 상기 식각손상부(110)의 표면에 종래 자연산화막의 형성을 방지할 수 있다. 종래 식각손상부를 제거하지 못하는 현상, 또는 과도한 세정으로 하부 도전 패턴의 손실을 가중시키는 현상등을 방지할 수 있다.
상기 후처리 공정은 상기 세정 가스를 플라즈마화하여 수행할 수 있다. 이때, 상기 후처리 공정은 상기 이방성 식각 공정의 플라즈마 파워에 비하여 낮은 플 라즈마 파워를 인가하여 수행하는 것이 바람직하다. 이에 따라, 상기 도전 패턴(102)의 손상을 최소화함과 동시에, 상기 식각손상부(110)를 제거할 수 있다.
이와는 달리, 상기 후처리 공정은 상기 세정 가스의 레디칼(radical) 성분들을 사용하여 수행할 수 있다. 구체적으로, 상기 세정 가스들을 상기 식각 공정 챔버의 외부에서 레디칼 성분들로 변환시킨 후에, 상기 세정 가스의 레디칼 성분들을 상기 식각 공정 챔버내로 인입시켜 상기 후처리 공정을 수행할 수 있다. 그 결과, 상기 식각손상부(110)를 제거함과 동시에, 상기 식각손상부(110) 아래의 도전 패턴(102)의 손상을 방지할 수 있다.
상기 이방성 식각 및 상기 후처리 공정을 완료한 후에, 상기 기판(100)을 상기 식각 공정 챔버로 부터 인출한다.
도 4를 참조하면, 이어서, 상기 기판(100)에 애슁공정등을 수행하여 상기 감광막 패턴(104)을 제거한다.
상기 감광막 패턴(104)을 제거한 후에, 상기 기판(100)에 레디칼 성분만을 이용하는 건식 세정 장비를 사용하여 건식 세정 공정을 추가로 수행할 수도 있다.
(제2 실시예)
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 상부에 도전 패턴(202)을 갖는 기판(200)을 준비한다. 상기 도전 패턴(202)은 상술한 제1 실시예의 도전 패턴(102)과 동일한 물질로 이루어질 수 있다.
상기 도전 패턴(202)을 갖는 기판(200) 상에 층간절연막(204)을 형성한다. 상기 층간절연막(204)은 실리콘 산화막으로 형성할 수 있다. 상기 층간절연막(204)에 포토리소그라피 공정 및 식각 공정을 포함하는 패터닝 공정을 수행하여 상기 도전 패턴(202)을 노출시키는 콘택홀(206)을 형성한다. 이때, 상기 패터닝 공정의 식각 공정에 의해 손상된 식각손상부(208)가 상기 노출된 도전 패턴(202)에 발생될 수 있다.
도 6을 참조하면, 이어서, 상기 콘택홀(206)을 갖는 기판(200) 상에 스페이서 절연막(210)을 콘포말하게 형성한다. 상기 스페이서 절연막(210)은 상기 층간절연막(204)에 대하여 식각선택비를 갖는 절연막으로 형성할 수 있다. 예컨대, 상기 스페이서 절연막(210)은 실리콘 질화막, 중온 실리콘산화막 또는 고온 실리콘산화막등으로 형성할 수 있다.
도 7 및 도 8을 참조하면, 상기 스페이서 절연막(210)을 전면 이방성 식각하여 상기 콘택홀(206)의 내측벽에 스페이서(210a)를 형성한다. 상기 전면 이방성 식각으로 인하여 상기 식각손상부(208)는 더욱 손상될 수 있다. 참조부호 (208')은 상기 콘택홀(206)의 형성을 위한 식각 공정 및 상기 스페이서의 형성을 위한 상기 전면 이방성 식각 공정에 의해 상기 도전 패턴(202)의 식각손상된 부분을 나타낸다.
이어서, 상기 스페이서(210a)를 갖는 상기 기판(200)에 세정 가스를 사용하는 후처리 공정을 수행하여 상기 식각손상부(208')를 제거한다. 이때, 상기 스페이서(210a)의 형성을 위한 상기 전면 이방성 식각 공정 및 상기 후처리 공정은 하나 의 공정 챔버내에서 인시츄(in-situ)로 수행한다. 상기 세정 가스는 불화탄소(CF4) 및 산소(O2)를 포함하는 것이 바람직하다. 상기 후처리 공정은 상기 스페이서(210a)의 형성을 위한 상기 전면 이방성 식각 공정의 플라즈마 파워에 비하여 낮은 플라즈마 파워를 인가하여 수행할 수 있다. 이와는 달리, 상기 후처리 공정은 상기 세정 가스의 레디칼 성분만을 상기 공정 챔버내로 인입하여 수행할 수 있다.
상기 후처리 공정을 상기 전면 이방성 식각과 인시츄로 수행함으로써, 상기 식각손상부(208') 상에 종래 자연산화막이 형성되는 것을 방지할 수 있다. 이로 인하여, 상기 식각 손상부(208')를 매우 효율적으로 제거할 수 있다. 즉, 종래의 문제점들을 방지할 수 있다.
도 8의 도면은 상기 스페이서(210a)의 형성을 위한 전면 이방성 식각 공정 및 상기 후처리 공정을 인시츄로 수행한 후의 반도체 소자를 도시한 것이다.
상기 전면 이방성 식각 공정 및 상기 후처리 공정을 완료한 후에, 상기 기판(200)에 레디칼 성분의 세정가스들을 사용하는 건식 세정 장비를 사용하여 건식 세정 공정을 추가로 수행할 수 있다. 이때, 상기 건식 세정 장비는 상술한 공정 챔버와 다른 장비를 의미한다.
한편, 상기 콘택홀(206)을 형성한 후에, 상기 스페이서 절연막(210)을 형성하기 전에, 상기 식각 손상부(208)는 대기중에 노출될 수 있다. 이 경우, 상기 식각 손상부(208)의 표면에 형성될 수 있는 자연 산화막은 상기 스페이서 절연막(210)을 전면 이방성 식각하는 공정에서 쉽게 제거된다.
상술한 바와 같이, 본 발명에 따르면, 도전 패턴의 일부를 노출시키는 이방성 식각 공정을 수행한 후에, 상기 노출된 도전 패턴의 식각손상된 부분을 제거하는 후처리 공정을 수행한다. 이때, 상기 이방성 식각 공정과 상기 후처리 공정은 하나의 공정 챔버내에서 인시츄(in-situ) 방식으로 수행한다. 이에 따라, 종래 자연산화막의 형성을 방지함으로써, 상기 도전 패턴의 식각 손상된 부분을 효율적으로 제거할 수 있다.

Claims (6)

  1. 상부에 도전 패턴을 갖는 기판 상에 층간절연막을 형성하는 단계;
    감광막 패턴을 이용하여 상기 층간절연막에 선택적으로 이방성 식각 공정을 수행하여 상기 도전 패턴을 노출시키는 콘택홀을 형성하는 단계;
    세정 가스를 이용한 후처리 공정을 수행하여 상기 노출된 도전 패턴의 식각손상된 부분을 제거하는 단계; 및
    상기 감광막 패턴을 제거하는 단계를 포함하되, 상기 이방성 식각 공정 및 상기 후처리 공정은 하나의 공정 챔버내에서 인시츄(in-situ)로 수행하고, 상기 세정 가스는 불화탄소(CF4) 및 산소(O2)를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 후처리 공정은 상기 이방성 식각 공정에 인가된 플라즈마 파워에 비하여 낮은 플라즈마 파워를 인가하여 수행하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1 항에 있어서,
    상기 후처리 공정은 상기 세정 가스의 레디칼(radical) 성분을 사용하여 수 행하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  4. 상부에 도전 패턴을 갖는 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 패터닝하여 상기 도전 패턴을 노출시키는 콘택홀을 형성하는 단계;
    상기 기판 전면에 스페이서 절연막을 콘포말하게 형성하는 단계;
    상기 스페이서 절연막에 전면 이방성 식각 공정을 수행하여 상기 콘택홀의 내측벽에 스페이서를 형성하는 단계; 및
    세정 가스를 사용하는 후처리 공정을 수행하여 상기 콘택홀내에 노출된 도전 패턴의 식각손상된 부분을 제거하는 단계를 포함하되, 상기 전면 이방성 식각 공정 및 상기 후처리 공정은 하나의 공정 챔버내에서 인시츄(in-situ)로 수행하고, 상기 세정 가스는 불화탄소(CF4) 및 산소(O2)를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  5. 제 4 항에 있어서,
    상기 후처리 공정은 상기 이방성 식각 공정에 인가된 플라즈마 파워에 비하여 낮은 플라즈마 파워를 인가하여 수행하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  6. 제 4 항에 있어서,
    상기 후처리 공정은 상기 세정 가스의 레디칼 성분을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020040108804A 2004-12-20 2004-12-20 콘택홀을 갖는 반도체 소자의 형성 방법 KR20060070157A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108804A KR20060070157A (ko) 2004-12-20 2004-12-20 콘택홀을 갖는 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108804A KR20060070157A (ko) 2004-12-20 2004-12-20 콘택홀을 갖는 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20060070157A true KR20060070157A (ko) 2006-06-23

Family

ID=37163966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108804A KR20060070157A (ko) 2004-12-20 2004-12-20 콘택홀을 갖는 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20060070157A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812603B1 (ko) 2006-11-03 2008-03-13 주식회사 하이닉스반도체 후처리에 의한 반도체소자의 콘택 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812603B1 (ko) 2006-11-03 2008-03-13 주식회사 하이닉스반도체 후처리에 의한 반도체소자의 콘택 형성 방법
US7709369B2 (en) 2006-11-03 2010-05-04 Hynix Semiconductor Inc. Method for forming a roughened contact in a semiconductor device

Similar Documents

Publication Publication Date Title
JP3830419B2 (ja) 半導体素子の連結配線形成方法
KR100951559B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP4606967B2 (ja) 半導体素子の製造方法
JP2008311613A (ja) 半導体素子の製造方法
JP3241020B2 (ja) 半導体装置の製造方法
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
KR100585069B1 (ko) 듀얼다마신 배선 형성방법
KR20060070157A (ko) 콘택홀을 갖는 반도체 소자의 형성 방법
JP2005191567A (ja) 半導体素子のコンタクト形成方法
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100474541B1 (ko) 반도체소자의비트라인형성방법
KR100426490B1 (ko) 반도체소자의콘택홀형성방법
KR100973130B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100365557B1 (ko) 반도체 소자의 플러그 형성 방법
KR100324335B1 (ko) 커패시터 제조방법
JPH0590420A (ja) 接続孔の形成方法
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100560294B1 (ko) 반도체 소자의 자기정렬 콘택 형성 방법
KR19980076030A (ko) 반도체 소자의 콘택홀 형성방법
KR20090032892A (ko) 반도체 소자의 제조 방법
KR20010064074A (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법
KR20050009643A (ko) 반도체 소자의 제조 방법
KR20020014240A (ko) 반도체소자의 콘택 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination