KR19980076030A - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR19980076030A KR19980076030A KR1019970012519A KR19970012519A KR19980076030A KR 19980076030 A KR19980076030 A KR 19980076030A KR 1019970012519 A KR1019970012519 A KR 1019970012519A KR 19970012519 A KR19970012519 A KR 19970012519A KR 19980076030 A KR19980076030 A KR 19980076030A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- contact hole
- metal wiring
- semiconductor device
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 수율을 향상시키도록 한 반도체 소자의 콘택홀 형성방법에 관한 것으로 반도체 기판을 준비하는 단계와, 상기 반도체 기판상에 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선상에 식각율이 서로 다른 제 1, 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막상에 마스크층을 형성하여 제 2 절연막을 선택적으로 제거하는 단계와, 상기 마스크층을 제거하고 상기 제 2 절연막을 마스크로 이용하여 상기 제 1 금속배선의 표면이 소정부분 노출되도록 상기 제 1 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 제 2 절연막상에 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 식각후 처리공정인 세정공정을 효과적으로 할 수 있도록 한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(11)상에 제 1 금속배선(12)을 형성하고, 상기 제 1 금속배선(12)상에 층간의 전기적 절연을 위해 평탄화 공정을 포함한 제 1, 제2 절연막(13,14)을 차례로 형성하고, 상기 제 2 절연막(14)상에 포토레지스트(15)를 도포한 후, 노광 및 현상공정으로 포토레지스트(Photo Resist)(15)를 패터닝(Patterning)한다.
도 1b에 도시한 바와같이 상기 패터닝된 포토레지스트(15)를 마스크로 이용하여 플라즈마를 이용한 건식식각(Dry Etch) 공정을 실시해 상기 제 1 금속배선(12)의 표면이 일정부분 노출되도록 선택적으로 제거하여 콘택홀(16)을 형성한다.
이때 상기 콘택홀(16) 주변의 제 1, 제 2 절연막(13,14) 양측면에는 반응 부산물인 비휘발성 폴리머(17)가 생성되는데 그 원인은 포토레지스트(15)이다.
즉, 상기 폴리머(17)의 주성분은 불화 탄소(Fluoro Carbon), 탄화 수소(Hydro Carbon) 등이며, 상기 탄소와 수소는 포토레지스트(15)로부터 기인된다.
도 1c에 도시한 바와같이 애싱(Ashing) 공정으로 상기 포토레지스트(15)를 제거하고, 상기 식각공정 진행시 발생된 폴리머(17)을 제거하게 위해 후처리 공정을 진행한다.
도 1d에 도시한 바와같이 상기 후처리 공정으로 폴리머(17)를 제거한 후, 상기 콘택홀(16)을 포함한 전면에 제 2 금속배선(18)을 형성하여 상기 콘택홀(16)을 통해 상기 제 1 금속배선(12)과 전기적으로 연결한다.
그러나 이와같은 종래의 반도체 소자의 콘택홀 형성방법에 있어서 식각공정중에 발생된 폴리머를 제거하기 위해 후처리 공정을 실시하더라도 폴리머를 완전히 제거할 수 없기 때문에 다층 금속배선시 폴리머에 의해 금속배선이 얇아지거나 채워지지 않음 등의 불량이 발생하고, 저항이 상승하여 반도체 소자의 수율(Yield) 저하를 가져오는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 식각공정중에 폴리머의 발생을 최소로하여 후처리 공정에서 폴리머를 완전히 제거함으로써 반도체 소자의 수율을 향상시키도록 한 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제 1 금속배선
23 : 제 1 절연막 24 : 제 2 절연막
25 : 포토레지스트 26 : 폴리머
27 : 콘택홀 28 : 제 2 금속배선
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 콘택홀 형성방법은 반도체 기판을 준비하는 단계와, 상기 반도체 기판상에 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선상에 식각율이 서로 다른 제 1, 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막상에 마스크층을 형성하여 제 2 절연막을 선택적으로 제거하는 단계와, 상기 마스크층을 제거하고 상기 제 2 절연막을 마스크로 이용하여 상기 제 1 금속배선의 표면이 소정부분 노출되도록 상기 제 1 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 제 2 절연막상에 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시한 바와같이 반도체 기판(21)상에 제 1 금속배선(22)을 형성하고, 상기 제 1 금속배선(22)상에 층간의 전기적 절연을 위해 평탄화 공정을 포함해 제 1 절연막(23)과 제 2 절연막(24)을 차례로 형성한다.
이때 상기 제 2 절연막(24)은 식각율(Etch Rate)이 상기 제 1 절연막(23) 보다 낮은 절연막이고, 상기 제 1 절연막(23)은 평탄화용 절연막이다.
상기 제 2 절연막(24)상에 포토레지스트(25)를 도포한 후, 노광 및 현상공정으로 포토레지스트(25)를 패터닝한다.
도 2b에 도시한 바와같이 상기 패터닝된 포토레지스트(25)를 마스크로 이용하여 플라즈마를 이용한 건식식각(Dry Etch) 공정을 실시해 상기 제 1 절연막(23)의 표면이 일정부분 노출되도록 선택적으로 식각한다.
이때 상기 선택적으로 식각된 제 2 절연막(24) 양측면에는 식각 공정중에 상기 포토레지스트(25)의 원인으로 탄소와 수소에 의해 불화 탄소와 탄화 수소로 이루어진 비휘발성 폴리머(26)가 생성된다.
도 2c에 도시한 바와같이 상기 포토레지스트(25)를 제거하고, 상기 제 2 절연막(24)을 마스크로 이용하여 상기 제 1 금속배선(22)의 표면이 소정부분 노출되도록 상기 제 1 절연막(23)을 선택적으로 식각하여 콘택홀(27)을 형성한다.
여기서 상기 제 2 절연막(24)의 식각율이 상기 제 1 절연막(23) 보다 낮기 때문에 상기 제 1 절연막(23)의 식각이 끝날 때까지 상기 제 2 절연막(24)이 마스크로서의 역할을 할 수 있다.
이러한 상기 공정진행시 식각 선택비는 2 : 1 ~ 1000 : 1이고, 온도는 -50℃ ~ +50℃이며, 압력은 0.1 mTorr ~ 1 Torr이고, 파워(Power)는 100W ~ 3000W 로 사용한다.
그리고 상기 제 2 절연막(24)의 양측면에 생성된 폴리머(26)를 제거하기 위해 펌프(Pump)를 통해 반응실내에서 후처리 공정 진행한다.
도 2d에 도시한 바와같이 상기 후처리 공정에 의해 폴리머(26)가 제거된 상기 콘택홀(27)을 포함한 제 2 절연막(24)의 전면에 제 2 금속배선(28)을 형성하여 상기 콘택홀(27)을 통해 상기 제 1 금속배선(22)과 전기적으로 연결한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 콘택홀 형성방법에 있어서 폴리머를 발생을 최소로하여 후처리 공정에서 폴리머를 완전히 제거하므로서 다층 금속배선을 형성하므로써 금속배선의 불량을 방지하여 반도체 소자의 수율을 향상시키는 효과가 있다.
Claims (4)
- 반도체 기판을 준비하는 단계;상기 반도체 기판상에 제 1 금속배선을 형성하는 단계;상기 제 1 금속배선상에 식각율이 서로 다른 제 1, 제 2 절연막을 형성하는 단계;상기 제 2 절연막상에 마스크층을 형성하여 제 2 절연막을 선택적으로 제거하는 단계;상기 마스크층을 제거하고 상기 제 2 절연막을 마스크로 이용하여 상기 제 1 금속배선의 표면이 소정부분 노출되도록 상기 제 1 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 콘택홀을 포함한 제 2 절연막상에 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 식각율이 서로 다른 제 1 절연막과 제 2 절연막에서 제 2 절연막이 제 1 절연막 보다 식각율이 낮은 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 제 2 절연막을 마스크로 이용하여 제 1 절연막을 식각공정시 2 : 1 ~ 1000 : 1의 식각 선택비를 갖고, 온도는 -50℃ ~ +50℃, 압력은 0.1 mTorr ~ 1 Torr, 파워는 100W ~ 3000W 의 조건을 사용함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 제 2 절연막을 제거할때 상기 제 2 절연막 양측에 폴리머가 생성되고, 상기 폴리머를 제거하는 공정을 더 포함함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970012519A KR19980076030A (ko) | 1997-04-04 | 1997-04-04 | 반도체 소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970012519A KR19980076030A (ko) | 1997-04-04 | 1997-04-04 | 반도체 소자의 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980076030A true KR19980076030A (ko) | 1998-11-16 |
Family
ID=65954694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970012519A KR19980076030A (ko) | 1997-04-04 | 1997-04-04 | 반도체 소자의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980076030A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487415B1 (ko) * | 2000-12-30 | 2005-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 콘택홀 형성방법 |
-
1997
- 1997-04-04 KR KR1019970012519A patent/KR19980076030A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487415B1 (ko) * | 2000-12-30 | 2005-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 콘택홀 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030081052A (ko) | 반도체 장치 제조 방법 | |
| KR100641506B1 (ko) | 반도체 소자 세정 방법 | |
| KR19980076030A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100529654B1 (ko) | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| US8940641B1 (en) | Methods for fabricating integrated circuits with improved patterning schemes | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| KR100641485B1 (ko) | 반도체 소자 제조 방법 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100239711B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100652285B1 (ko) | 포토레지스트 잔여물 제거 방법 | |
| KR100312379B1 (ko) | 반도체소자의다중금속배선형성방법 | |
| KR100443351B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100996160B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100701388B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
| KR100734695B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100447325B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100831572B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2000269326A (ja) | 半導体装置の製造方法 | |
| KR20060070157A (ko) | 콘택홀을 갖는 반도체 소자의 형성 방법 | |
| KR20050007698A (ko) | 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |