KR20060052785A - 접촉 인쇄를 이용한 후막 페이스트에 의한 바이어의 충전 - Google Patents

접촉 인쇄를 이용한 후막 페이스트에 의한 바이어의 충전 Download PDF

Info

Publication number
KR20060052785A
KR20060052785A KR1020067000362A KR20067000362A KR20060052785A KR 20060052785 A KR20060052785 A KR 20060052785A KR 1020067000362 A KR1020067000362 A KR 1020067000362A KR 20067000362 A KR20067000362 A KR 20067000362A KR 20060052785 A KR20060052785 A KR 20060052785A
Authority
KR
South Korea
Prior art keywords
thick film
paste
photoresist
film paste
substrate
Prior art date
Application number
KR1020067000362A
Other languages
English (en)
Other versions
KR101041330B1 (ko
Inventor
랍-탁 앤드루 쳉
알랜 베이크모하마디
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20060052785A publication Critical patent/KR20060052785A/ko
Application granted granted Critical
Publication of KR101041330B1 publication Critical patent/KR101041330B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/30453Carbon types
    • H01J2201/30469Carbon nanotubes (CNTs)
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139Blade or squeegee, e.g. for screen printing or filling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0514Photodevelopable thick film, e.g. conductive or insulating paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 전자 구조 내의 바이어를 후막 페이스트로 충전시키는 방법에 관한 것이다. 바이어는 후막 재료로 이루어진 기판 내에 미리 존재할 수 있거나 기판을 오버 코팅하는 포토레지스트 층 내에 제작될 수 있다. 본 발명은 바이어가 미세 크기 (<100 ㎛ 직경)를 가지며 탄소 나노튜브를 함유할 수 있는 전자 이미터 후막 페이스트가 아주 유용한 전자계 방출 트리오드 어레이의 제작에 특히 유용하다.
전자 이미터 후막 페이스트, 바이어, 기판, 탄소 나노튜브, 전자계 방출 트리오드 어레이

Description

접촉 인쇄를 이용한 후막 페이스트에 의한 바이어의 충전{FILLING VIAS WITH THICK FILM PASTE USING CONTACT PRINTING}
본 발명은 전자 구조 내의 바이어(via)를 후막 페이스트로 충전시키는 방법에 관한 것이다. 본 발명은 바이어가 미세 치수 (<100 ㎛ 직경)를 가지며 탄소 나노튜브를 함유할 수 있는 전자 이미터 후막 페이스트가 아주 유용한 전자계 방출(emission) 트리오드 어레이의 제작에 특히 유용하다.
부챠드 등 (WO 01/99146호)은 전계 이미터 후막 페이스트 조성물, 종래의 스크린 인쇄 및 포토이미징에 의한 상기 후막 페이스트의 도포 방법, 및 전계 이미터의 개선 방법을 기술하고 있다.
그러나, 종래의 스크린 인쇄의 이용은 몇가지 단점을 나타낸다. 첫째, 후막 페이스트가 스크린의 미세 메쉬를 통해 밀어넣어져야 하므로, 스크린 메쉬의 쉐도우 마크가 인쇄된 페이스트 필름에 항상 존재한다. 이러한 메쉬 마크는 미세크기의 바이어 또는 슬롯의 불완전하고 고르지 않은 충전을 일으킬 수 있다. 둘째, 스크린 인쇄된 필름은 한정된 두께를 가지는데, 기판 상의 바이어 또는 슬롯을 언제나 과다하게 충전시킬 것이다. 셋째, 기판 상의 바이어 또는 슬롯 면적이 전형적으로 총 인쇄 면적의 2 내지 10% 만을 나타내므로, 종래의 스크린 인쇄에 의해서는 아주 과량의 페이스트가 사용된다. 이러한 과량의 페이스트로 인해 재료 비용이 상당히 높아질 뿐만 아니라, 건조 시간이 길어지고 불필요한 면에서 모든 과량의 페이스트를 제거하는데 어려움이 더 많아진다.
본 발명은 기판 상의 바이어 또는 슬롯을 충전시키는 개선된 방법을 제공한다. 접촉 인쇄방법은 외부 스크린 사용을 배제하고 코팅 에지를 기판과 직접 접촉하도록 함으로써 종래의 스크린 인쇄 방법과 구별된다. 코팅 에지는 후막 페이스트의 침착물을 퍼지게 하는데 사용되는 선형 에지이다. 코팅 에지는 경질 또는 탄성 재료로 만들어진 블레이드 또는 막대일 수 있다. 코팅 에지는 에지 자체 내에 개구를 갖도록 장치될 수 있으며, 그 개구를 통해 후막 페이스트가 기판 상에 정량 첨가되거나 후막이 코팅 에지 앞에 위치된 별개의 후막 페이스트 용기로부터 정량 첨가될 수 있다.
발명의 요약
본 발명은
a) 바이어 (via)를 갖는 다층 전자 소자 상에 후막 페이스트 침착물을 도포하고;
b) 상기 다층 전자 소자의 상부 표면과 직접 접촉하는 코팅 에지를 이용하여 상기 다층 전자 소자의 표면에 대해 후막 페이스트 침착물을 퍼지게 하여 후막 페이스트가 상기 바이어를 충전하도록 하는
것을 포함하는 방법에 관한 것이다.
본 발명은 또한
a) 기판 상에 포토레지스트를 코팅하고;
b) 상기 포토레지스트 내에 바이어를 패터닝하고;
c) 코팅 에지를 이용하여 상기 포토레지스트 상에 후막 페이스트 침착물을 도포하고;
d) 상기 포토레지스트의 상부 표면과 직접 접촉하는 코팅 에지를 이용하여 상기 포토레지스트 표면에 대해 후막 페이스트 침착물을 퍼지게 하여 후막 페이스트가 상기 바이어를 충전하도록 하는
것을 포함하는 방법에 관한 것이다.
본 발명은 또한
a) 포토레지스트를 기판 상에 코팅하고;
b) 상기 포토레지스트 내에 바이어를 패터닝하고;
c) 상기 포토레지스트 위에 버퍼층을 침착시켜 상기 바이어가 상기 버퍼층으로 코팅되기는 하나 충전되지는 않도록 하고;
d) 코팅 에지를 이용하여 상기 버퍼층 상에 후막 페이스트 침착물을 도포하고;
e) 상기 버퍼층의 상부 표면과 직접 접촉하는 코팅 에지를 이용하여 상기 버퍼층의 표면에 대해 후막 페이스트 침착물을 퍼지게 하여 후막 페이스트가 상기 바이어를 충전하도록 하는
것을 포함하는 방법에 관한 것이다.
상기 방법에서, 후막 페이스트는 코팅 에지 상에 장치된 개구를 통해 또는 코팅 에지 앞에 위치된 용기로부터 정량 첨가될 수 있다.
본 발명은 또한 후막 페이스트가 침상 (acicular) 방출 물질을 포함하는 상기 방법을 포함한다.
본 발명은 또한 침상 방출 물질이 탄소 나노튜브인 상기 방법을 포함한다.
한 실시태양에서, 코팅 에지는 상부 표면과 접촉하는 어느 하나의 말단 상에 하나 이상의 날개를 포함한다. 날개들은 코팅 에지에 대해 수직이며 페이스트 유출을 방지할 목적으로 제공된다. 날개는 금속, 플라스틱 등의 재료를 포함한 임의의 적합한 재료로부터 형성될 수 있다.
또다른 실시태양에서, 코팅 에지가 최대 길이의 바이어 측면 (에지)과 직교하지 않고 평행인 경우에 후막 페이스트가 인쇄될 수 있다. 이 결과 재료가 바이어 내에 더 많이 침착된다.
본 발명은 또한 상기 개략된 방법에 의해 침착되는 후막 페이스트로 코팅된 기판을 포함하는 전자 소자를 설명한다.
도 1은 패터닝된 유전체 및 전도체를 가진 소자 구조를 나타낸다.
도 2는 바이어의 내부로부터 포토레지스트를 제거한 후의 소자 구조를 나타낸다.
도 3은 버퍼층으로 코팅된 소자 구조를 나타낸다.
도 4는 접촉 인쇄를 위한 준비시의 작은 비드의 이미터 페이스트의 침착 및 코팅 에지의 위치 결정을 나타낸다.
도 5는 접촉 인쇄에 의한 바이어 내의 인쇄된 후막 페이스트의 구조를 나타낸다.
도 6은 역방향으로 이동하는 코팅 에지에 의한 선택적 반복 인쇄를 나타낸다.
도 7은 바이어 내의 후막 페이스트의 후방 UV 조사를 나타낸다.
도 8은 후막 페이스트 및 버퍼제의 분무 현상 및 헹굼을 나타낸다.
도 9는 포토레지스트 제거 후의 소자의 구조를 나타낸다.
도 10은 후막 페이스트 소성 후의 소자의 구조를 나타낸다.
도 11은 침상 방출 물질을 함유하는 후막 페이스트에 대한 선택적 활성화 단계를 예시한다.
도 12는 20 ㎛ 바이어 및 버퍼층의 어레이를 포함하는 패터닝된 포토레지스트를 가진 실제 소자의 구조 및 영상을 나타낸다.
도 13은 이미터 페이스트의 접촉 인쇄 및 건조 후의 실제 장치의 표면 영상을 나타낸다.
도 14는 페이스트 현상 후의 실제 장치의 표면 영상을 나타낸다.
도 15는 포토레지스트의 세정 제거 후의 이미터 페이스트 도트를 나타낸다.
도 16은 접착 테이프 활성화 공정 후의 이미터 도트의 표면 영상을 나타낸다.
도 17은 테이프로의 이미터 전사를 나타내는 활성화 테이프의 표면 영상을 나타낸다.
도 18은 접촉 인쇄 방법으로 침착된 이미터 페이스트 도트 어레이에 의한 애노드의 전자계 방출 조사를 나타낸다.
본 발명은 패터닝된 후막 페이스트로 코팅된 기판을 포함하는 전자 소자의 제작 방법이다. 본 발명은 또한 본 발명의 방법에 의해 제조된 소자를 포함한다. 그러한 소자의 일례는 후막 페이스트가 그의 전자계 방출 특성을 향상시키기 위해 탄소 나노튜브와 같은 침상 방출 물질을 포함하는, 비주얼 디스플레이에 사용하기 위한 전자계 방출 트리오드 어레이이다. 침상 방출 물질은 높은 '길이 대 폭의 종횡비', 단부에서의 예리한 곡률반경 및 인가된 전위하에 전자계 방출을 촉진시키는 전기전도성을 가진 물질이다.
본 발명의 방법에서, 상기 구조는 산화 인듐-주석과 같은 전도성 필름으로 코팅된, 유리와 같은 투명 기판 상에 제작된다. 그후에, 유전층은 코팅된 기판 상에 침착되고 포토리소그래피 또는 습식 에칭과 같은 기술에 의해 패터닝된다. 특정 설계에서, 바이어 또는 슬롯은 유전체 침착물을 거쳐 코팅된 기판까지 연장되어 제작된다. 바이어는 다층 전자 소자의 표면에 있는 층 내의 홀이다. 홀은 임의의 형태일 수 있다. 이들 바이어 또는 슬롯은 전자 이미터 후막 재료를 수용하기 위한 것이다. 그후에, 크롬일 수 있는 전도성 게이트 전극은 바이어를 깨끗하게 남겨두고 유전체 상에 침착된다. 크롬 게이트 전극은 증발 또는 스퍼터링 기술에 이어서 리소그래피 및 에칭 단계에 의해 침착될 수 있다. 제작 과정의 이 시점에서의 소자의 구조의 일례는 도 1에 도시되어 있으며, 여기서 Cr 게이트는 (1)이고, 유전체는 (2)이고 바이어는 (3)이다. 다른 설계에서는, 바이어 또는 슬롯이 유전체 층 상에 형성되지 않는다. 대신에, 이미터 후막 페이스트의 미세 패턴들이 전극 구조에 대해 엄격한 공차로 침착된다.
바이어 또는 슬롯이 내장된 기판은 본 발명에 개시된 접촉 인쇄방법을 이용하여 이미터 후막 페이스트로 바이어 충전하는데 편리하다. 그러나, 보호되지 않은 기판은 코팅 에지에 의한 손상 또는 긁힘에 대해 약하다. 그러므로, 기판 표면 보호를 위해 포토레지스트 층의 도포를 권장한다. 내장 바이어 또는 슬롯이 없는 기판의 경우, 포토레지스트 층은 포토레지스트 내의 바이어 또는 슬롯의 정확한 패터닝에 의해 이미터 후막 페이스트의 배치를 정의하는데 이용될 수 있다. 이미터 페이스트의 배치를 정의하는 것 외에, 포토레지스트 층은 또한 후막 페이스트의 깨끗한 현상을 확실하게 하기 위해 리프트-오프(lift-off) 층으로서 작용한다.
포토레지스트는 포지티브 또는 네가티브형일 수 있으며 전형적으로 스핀 코팅 또는 슬롯 다이 코팅에 의해 침착된다. DNQ/노볼락 또는 화학 증폭형 레지스트와 같은 포지티브형 포토레지스트의 경우, 바이어 또는 슬롯은 바이어 또는 슬롯 면의 마스크 UV 노광에 이은 현상에 의해 포토레지스트 층 내에 형성될 수 있다. 포토레지스트의 바이어 또는 슬롯 조사된 면은 1% KOH 또는 2.6% 테트라메틸 암모늄 수용액과 같은 약염기 현상제에 가용성이 되며 기판으로부터 제거될 수 있다. 바이어 또는 슬롯으로부터 포토레지스트를 제거한 후의 소자의 구조는 도 2에 도시되어 있다.
일부 포토레지스트는 후막 페이스트의 일부 배합물에 사용되는 용매와 상용성이 아닌 것으로 관찰되었다. 후막 내의 용매가 포토레지스트를 공격하여 불량한 페이스트 침착을 유도할 수 있다. 후막 페이스트 배합물에 사용되는 용매에 불활성인 재료의 버퍼층의 사용은 포토레지스트를 보호하고 정확한 페이스트 침착을 보장할 수 있는 것으로 밝혀졌다. 폴리비닐 알콜 (PVA)이 적절한 버퍼층의 일례이다. PVA는 스핀 코팅 또는 슬롯 다이 코팅에 의해 소자 구조에 도포될 수 있다. 그러나, 버퍼층 (5)의 사용은 후막 페이스트와 포토레지스트 사이의 화학적 상용성에 따라 선택적이다. 가공 중의 이 시점에서의 소자의 구조는 도 3에 도시되어 있다.
본 발명의 방법에서의 다음 단계는 후막 페이스트의 침착이다. 후막 페이스트는 전형적으로 용매, 유기 및 무기 성분을 포함한다. 용매는 전형적으로 고비점 액체, 예를 들면 부틸 카르비톨, 부틸 카르비톨 아세테이트, 디부틸 카르비톨, 디부틸 프탈레이트, 텍사놀 및 β-테르핀올일 수 있다. 유기 성분은 결합제 폴리머, 광활성 모노머, 개시제, 분산제 및(또는) 기타 레올로지 개질제를 포함한다. 무기 성분은 유리 프릿, 무기 분말 및(또는) 금속성 분말을 포함한다. 특별한 경우의 후막 페이스트는 페이스트의 전자계 방출을 향상시키기 위해 탄소 나노튜브와 같은 침상 방출 물질을 포함하는 페이스트이다.
페이스트를 기판에 도포하기 위해, 통상의 스크린 인쇄가 통용된다. 통상의 스크린 인쇄에서는, 고장력하에 연신된 미세 메쉬로 이루어진 스틸 또는 폴리머 스크린을 기판 위에 놓는다. 먼저, 스크린 메쉬의 관통 개구를 폴리머 에멀젼으로 패터닝하여 인쇄 영역을 정의한다. 포토이미징가능한 후막 페이스트의 경우, 전형적으로 후막 페이스트의 비-패터닝 플루드 프린트를 이용하여 거의 전체 기판 표면을 커버한다. 스크린 인쇄를 위해, 먼저 과량의 후막 페이스트를 스크린 상에 퍼지게 한다. 코팅 에지, 전형적으로 다양한 경도의 탄성체로부터 제작된 블레이드상 장치를 스크린 메쉬와 접촉하게 한다. 그후에, 블레이드를 후막 페이스트 상의 스크린에 대해 밀어서 스크린의 개구 메쉬 영역을 통해 후막 페이스트를 밀어넣어 기판 상에 페이스트를 침착시킨다. 종래의 스크린 인쇄에서, 코팅 에지는 기판 자체와 전혀 접촉하지 않았다.
그러나, 종래의 스크린 인쇄 이용시에는 몇가지 단점을 나타낸다. 첫째, 후막 페이스트가 스크린의 미세 메쉬를 통해 밀어넣어져야 하므로, 스크린 메쉬의 쉐도우 마크가 인쇄 페이스트 필름 내에 존재할 수 있다. 이들 메쉬 마크는 바이어 또는 슬롯의 불완전하고 고르지못한 충전을 야기할 수 있다. 둘째, 스크린 인쇄 필름은 한정된 두께를 가지며 항상 기판 상에 바이어 또는 슬롯을 과다하게 충전시킬 것이다. 셋째, 기판 상의 바이어 또는 슬롯이 전형적으로 총 인쇄 면적의 2 내지 10% 만을 나타내므로, 종래의 스크린 인쇄에 의해서는 아주 과량의 페이스트가 사용된다. 이러한 과량의 페이스트로 인해 재료 비용이 상당히 더 높아질 뿐만 아니라, 건조 시간이 더 길어지고 기판의 불필요한 면으로부터 모든 과량의 페이스트를 제거하는데 어려움이 많아진다.
본 발명은 기판 상의 바이어 또는 슬롯을 충전시키기 위해, 접촉 인쇄로 불리우는 개선된 방법을 제공한다. 접촉 인쇄방법은 외부 스크린 사용을 배제하고 종래의 스크린 인쇄에 사용되는 것과 유사한 코팅 에지를 기판 표면과 직접 접촉하도록 함으로써 종래의 스크린 인쇄 방법과 구별된다. 코팅 에지는 후막 페이스트의 침착물을 퍼지게 하는데 사용되는 선형 에지이다. 코팅 에지는 경질 또는 탄성 재료로 만들어진 블레이드 또는 막대일 수 있다. 코팅 에지에는 개구가 장치되어 있으며, 그 개구를 통해 후막 페이스트가 기판 상에 정량 첨가될 수 있다. 후막은 또한 별개의 후막 용기로부터 코팅 에지 앞의 위치에서 기판 상에 정량 첨가될 수 있다.
본 발명의 한 실시태양에서, 먼저 작은 비드의 페이스트를 기판의 선단 에지 상에 도포한다. 페이스트는 후막 페이스트로 충전된 시린지에 연결된 정량 펌프를 이용하여 편리하게 도포될 수 있다. 시린지가 기판의 선단 에지를 횡단할 때 페이스트 비드는 정확하게 침착될 수 있다. 대형 기판의 경우, 후막 페이스트가 기판 상에 연속적으로 정량 첨가될 수 있게 하는 개구를 가진 코팅 에지를 갖추거나 또는 기판을 따라 분포된 위치에서 다중 비드 페이스트를 정량 배출할 필요가 있다. 종래의 스크린 인쇄에 이용되는 탄성체 블레이드와 유사할 수 있는, 블레이드 또는 막대상 장치인 코팅 에지는 페이스트 비드 바로 앞의 위치에서 기판과 접촉하게 된다. 상기 장치가 기판 표면을 가로질러 전진하는 동안 정압을 이용하여 상기 장치와 기판 표면 사이의 접촉을 유지한다. 장치가 페이스트 비드에 대해 당겨질 때, 장치는 페이스트를 집어올려 그것을 기판 상의 바이어 또는 슬롯 개구로 밀어넣는다. 종래의 스크린 인쇄와 다르게, 아주 미량의 페이스트 만이 기판, 포토레지스트 또는 버퍼층 표면 위에 줄 형태로 남겨진다. 바이어 충전 페이스트를 제외하고는, 거의 모든 페이스트가 코팅 에지 앞에서 접촉 표면에서 벗어나게 밀려난다. 에지 형태 및 경도, 가해진 압력 및 인쇄 속도는 모두 바이어 충전 깊이 및 접촉 표면 위에 남겨지는 잔류 페이스트 침착물의 양에 영향을 준다. 80 쇼어 A 경도계의 블레이드, 30 psi의 압력 및 0.5 inch/초의 인쇄 속도를 이용하면, 20 ㎛ 직경 및 10 ㎛ 깊이 바이어의 완전 충전이 이루어진다. 그러나, 접촉 인쇄 방법은 코팅 에지의 이동 방향과 직교하는 100 미크론을 초과하는 바이어 크기에 대해 바이어의 불완전한 충전을 유도할 수 있다. 임의로, 코팅 에지는 바이어를 후막 페이스트로 더 충전시키기 위해 제2 통과에 대해 역방향으로 횡단될 수 있다. 장치 제작에서의 이들 단계는 도 4, 5 및 6에 예시되어 있다.
본 발명의 또다른 실시태양에서, 후막 페이스트를 먼저 전체 기판 표면 상에 퍼지게 할 수 있다. 이는 종래의 스크린 인쇄 또는 슬롯 다이 코팅으로 실시할 수 있다. 그후에, 코팅 에지를 상기 표면과 접촉시켜 표면에 대해 당겨서 바이어 및 슬롯을 페이스트로 채우고 모든 과량의 페이스트를 접촉 표면으로부터 제거한다. 이러한 대안은 분명히 하나의 추가의 단계를 포함하며 따라서 바람직하지 않다.
그후에, 침착된 페이스트를 용매 제거 조건에서 건조시킨다. 건조는 전형적으로 35-100 ℃의 온도에서 15 내지 30분 동안 대류 가열로에서 또는 가열 램프로 수행된다. 건조 후에, 바이어 충전 영역 내의 페이스트는 원위치에서(in-situ) 또는 외부 포토마스크를 통해 UV 선에 노광된다. 특정 상황에서, 도 7에 도시된 바와 같이 바이어 내에 충전된 페이스트는 투명 기판을 통해 적당한 UV 광선량 (50 내지 100 mJ/㎠)에 노광될 수 있다. 접촉 표면 위에 침착된 잔류 페이스트는 전극 코팅, 유전체 및(또는) 포토레지스트의 UV 흡광도/반사율로 인해 이 절차에 의해 조사되지 않는다. 후막 페이스트는 포토폴리머와 배합되므로 페이스트가 광 조사시에 많은 용매에 불용성이 된다.
조사 후에, 상기 구조는 비-조사된 후막 페이스트를 제거하는 적절한 현상액으로 분무하고 헹굼으로써 현상된다. 산성 결합제 폴리머를 함유하는 페이스트의 경우, 0.5% 탄산 나트륨 수용액을 사용할 수 있다. 많은 페이스트 배합액의 경우, 30 내지 45초의 분무 시간이 필요하다. 후막 페이스트로부터 포토레지스트를 분리하기 위해 버퍼층을 사용한다면, 그것은 또한 이러한 분무 및 헹굼 단계 중에 제거될 수 있다. 도 8은 본 공정 중의 분무 및 헹굼 단계를 나타낸다.
공정에서 다음 단계는 포토레지스트의 제거이다. 포토레지스트는 적절한 용매에 기판을 침지시킴으로써 제거될 수 있다. DNQ/노볼락 포토레지스트의 경우, 이는 30초 노출되는 아세톤 또는 2 내지 3분 노출되는 3% 수산화 칼륨 수용액일 수 있다. 포토레지스트 제거 후의 소자의 구조는 도 9에 도시되어 있다.
공정에서 다음 단계는 후막 페이스트의 소성이다. 이 단계는 후막 페이스트의 유기 결합제를 태워버리고 무기 상을 소결시킨다. 무기 상은 유리 프릿, 금속 분말 및 탄소 물질을 함유할 수 있다. 탄소 나노튜브 함유 페이스트의 경우, 질소 중 10 내지 20분 동안 460 ℃ 내지 525 ℃의 소성 조건을 이용할 수 있다. 도 10은 이 공정 단계를 예시한다.
또다른 실시태양에서, 코팅 에지가 최장 길이의 바이어 측면 (에지)과 직교하지 않고 평행인 경우에 후막 페이스트가 인쇄된다. 이 결과 재료가 바이어 내에 더 많이 침착된다.
코팅 에지는 상부 표면과 접촉하는 어느 하나의 말단 상에 하나 이상의 "날개"를 포함한다. 날개들은 코팅 에지에 대해 수직이며 페이스트 유출을 방지할 목적으로 제공된다.
소자가 탄소 나노튜브 후막 페이스트 전자계 이미터인 경우, 접착제 접촉 방법에 의해 이미터 침착물을 활성화할 필요가 있다. 이는 소자 상에 폴리머 시트를 적층시킴으로써 행해진다. 폴리머는 후막 페이스트 침착물 표면에 부착된다. 그후에, 폴리머 시트를 장치에서 벗겨낸다. 폴리머 시트의 이러한 층간분리는 후막 페이스트 전계 이미터의 표면을 균열시키고 재배열하여 전계 방출을 향상시킨다. 공정에서의 이 단계는 도 11에 나타내어져 있다.
다음 실시예는 바이어의 종래의 스크린 인쇄 충전의 단점 뿐만 아니라 본 발명에 의해 제공되는, 바이어 충전에서의 접촉 인쇄 이용 효능을 예시한다.
실시예 1
이 실시예는 전자계 방출 장치를 제작하기 위한 방법의 일부로서 미세크기 바이어를 후막 페이스트로 충전시키기 위해 사용된 종래의 스크린 인쇄의 단점을 설명한다.
먼저 유리 기판 상에 약 2000 Å의 Cr층을 스퍼터링하여 원위치 크롬 포토마스크로 코팅된 유리 기판을 제조하였다. Cr 코팅을 에칭한 20 ㎛ 원(圓)의 어레이를 갖도록 Cr 층을 패터닝하였다. 클라리언트 코퍼레이션 (Clariant Cooperation; Sulzbach am Taunus, Germany)으로부터 구입한 노볼락형 포토레지스트, AZ4620을 유리 기판의 Cr 코팅 면 상에 회전 코팅하였다. 회전 속도는 1000 rpm이고 회전 시간은 45초였다. 노볼락 폴리머 필름을 95 ℃ 열판 상에서 10분 동안 건조시켰다. 건조 후에 12 ㎛ 두께의 노볼락 폴리머 필름을 얻었다. 포토레지스트를 기판의 뒤쪽에서부터 원위치 Cr 포토마스크를 통해 UV (350-450 ㎚) 방사선에 노광시켰다. 사용된 UV 선량은 400 mJ/㎠였다. 포토레지스트를 역시 클라리언트사로부터 구입한 AZA21K 현상액 (1% 수산화 칼륨 포함)에서 90초 동안 현상하였다. 현상 후에, 기판을 120 ℃ 열판에서 3분 동안 베이킹하였다.
버퍼층으로 사용하기 위하여 폴리비닐알콜 (PVA) 수용액을 제조하였다. 냉수 용해 뿐만 아니라 높은 유기용매 내성 면에서, 130,000의 분자량을 가진 완전 가수분해 (99%) 등급의 PVA를 선택하였다. 폴리머 4 g을 온수 (> 90℃) 200 ㎖에 용해시켜 완전 가수분해 PVA 용액을 제조하였다. 그 용액을 실온으로 냉각시켰다. 포토레지스트 표면의 습윤을 개선시키기 위해 도입된 이소프로필 알콜 (IPA)과 물을 각각 100 ㎖씩 혼합한 200 ㎖ 혼합물을 별도로 제조하였다. 이 혼합물을 PVA 용액내에 서서히 교반시켜 약 1 중량%의 PVA를 함유하는 400 ㎖의 버퍼층 용액을 완성하였다.
PVA 단일 버퍼층을 노볼락 포토레지스트로 미리 패터닝된 기판 상에 회전 코팅하였다. 회전 속도는 1000 rpm이고 회전 시간은 45초였다. 버퍼층을 실온에서 회전 건조시킨 결과 0.5 ㎛의 건조 두께를 얻었다. 도 12는 버퍼층으로 코팅된 20 ㎛ 바이어의 어레이를 포함하는 패터닝된 포토레지스트를 나타낸다.
페이스트 용매로서 β-테르핀올을 사용하여 결합제 폴리머, 광개시제, 모노 머, 은 입자, 유리 프릿 및 탄소 나노튜브 (CNT)를 함유하는 포토이미징가능한 후막 페이스트를 제조하였다. 이러한 CNT 페이스트는 다이오드 및 트리오드 전자계 방출 소자 둘다의 제작에 효과적이다. 종래의 스크린 인쇄 방법을 이용하여, CNT 페이스트의 블랭킷 필름을 기판 상에 침착하여 패터닝된 포토레지스트를 오버 코팅한다. C400 메쉬 스크린을 인쇄에 이용하였다. CNT 페이스트 필름을 강제 순환식 오븐에서 50 ℃에서 30분 동안 건조시켰다. 건조된 CNT 페이스트 필름의 두께는 버퍼 포토레지스트 위에서 8 ㎛ 이하인 것으로 보였다. 건조 페이스트 필름의 정밀한 검사 결과 메쉬 마크의 존재 및 레올로지로 인해 오렌지 껍질 (orange peel) 결함이 생기는 것으로 밝혀졌다. 이들 결함은 포토레지스트 내의 바이어의 불완전한 충전을 일으킨다. 건조 이미터 필름의 총 중량은 25 inch2 커버 범위에 대해 0.52 g인 것으로 밝혀졌다.
후막 페이스트 필름을 기판의 뒤쪽에서부터 내장 포토마스크를 통해 약 300 mJ/㎠의 노광 선량으로 UV 방사선에 노광시켰다. 노광 CNT 페이스트 필름에 0.5% NaCO3 수용액을 1분 동안 분무하면서 조사되지 않은 페이스트 영역에서 CNT 페이스트 필름을 씻어내었다. 페이스트가 UV 방사선에 노광된 경우, CNT 페이스트 도트 어레이가 남게된다. 이미터 페이스트 바이어 충전 중량은 0.03 g인 것으로 확인되었다. 그러므로, 스크린 인쇄된 이미터 페이스트의 94% 이상이 현상 중에 씻겨졌으며, 이는 종래의 스크린 인쇄 방법에 의한 CNT 이미터 페이스트의 아주 비효율적인 사용을 예증하는 것이다.
실시예 2
이 실시예는 접촉 인쇄 방법을 설명하며, 탄소 나노튜브를 함유하는 포토이미징가능한 후막 페이스트에 의한 바이어 충전에 이용되는 접촉 인쇄의 이점을 예증한다.
실시예 1에서와 같이, 20 ㎛의 개구 원의 어레이를 갖도록 패터닝된 원위치(in-situ) Cr 포토마스크로 코팅된 유리 기판을 제조하였다. 클라리언트 코퍼레이션으로부터 구입한 노볼락형 포토레지스트, AZ4620을 유리 기판의 Cr 코팅 면 상에 회전 코팅하였다. 회전 속도는 1000 rpm이고 회전 시간은 45초였다. 노볼락 폴리머 필름을 95 ℃ 열판 상에서 10분 동안 건조시켰다. 건조 후에 12 ㎛ 두께의 노볼락 폴리머 필름을 얻었다. 포토레지스트를 기판의 뒤쪽에서부터 원위치 Cr 포토마스크를 통해 UV (350-450 ㎚) 방사선에 노광시켰다. 사용된 UV 선량은 400 mJ/㎠였다. 포토레지스트를 역시 클라리언트사로부터 구입한 AZA21K 현상액에서 45초 동안 현상하였다. 현상 후에, 기판을 120 ℃ 열판에서 3분 동안 베이킹하였다. 실시예 1에서와 같이, 단일층의 PVA 폴리머를 버퍼층으로서, 포토레지스트 상에 회전 코팅하였다. 도 12는 다시 20 ㎛ 바이어의 어레이를 포함하며 버퍼층으로 코팅된 패터닝된 포토레지스트를 나타낸다.
실시에 1에 사용된 바와 같이 일정량의 포토이미징가능한 CNT 후막 페이스트를 개구 2 ㎜ 니들이 장치된 시린지 내에 충전시켰다. 약 2 ㎜ 두께의 페이스트 비드를 기판의 선단 에지를 따라 정량 첨가하였다. 기판을 종래의 스크린 인쇄기의 기판 홀더 상에 장착하였다. 쇼어 A 경도가 80인 종래의 스크린 인쇄 블레이드 를 페이스트 비드의 수 ㎜ 앞의 위치에서 포토레지스트 코팅 기판과 직접 접촉하게 하였다. 30 psi의 정압을 이용하여 블레이드가 0.5 inch/초의 속도로 기판 표면을 가로질러 전진하는 동안 블레이드와 기판 표면 사이의 접촉을 유지하도록 하였다. 블레이드가 페이스트 비드에 대해 당겨질 때, 장치는 페이스트를 집어서 기판 상의 바이어 내로 페이스트를 밀어넣는다. 종래의 스크린 인쇄와 다르게, 아주 미량의 페이스트 만이 기판 표면 위에 줄 형태로 남겨진다. 바이어 충전 페이스트를 제외하고는, 대부분의 페이스트가 블레이드 앞에서 결국은 기판 접촉 표면에서 벗어나게 밀려난다.
CNT 페이스트 필름을 강제 순환식 오븐에서 50 ℃에서 10분 동안 건조시켰다. 더 작은 페이스트 부피로 인해, 건조 시간이 훨씬 더 짧을 수 있으며, 이는 접촉 인쇄 방법의 이점 중의 하나를 예증한다. 건조된 CNT 페이스트 필름의 두께는 포토레지스트 위의 줄 영역에서 1-2 ㎛이고 바이어 내에서 5-6 ㎛인 것으로 관찰되었다. 이는 접촉 인쇄에 의해 바이어를 과다 충전하지 않는 이점을 예증한다. 건조 페이스트 필름의 정밀한 검사 결과 모든 바이어의 양호한 페이스트 충전을 보였으며, 이는 또다른 이점을 예증한다. 건조 이미터 필름의 총 중량은 25 inch2 커버 범위에 대해 단 0.04 g인 것으로 확인되었다. 그러므로, 접촉 인쇄의 이용은 이미터 페이스트의 이용을 10배 이상 만큼 크게 감소시키는 것으로 입증되었다. 도 13은 가공 중의 이 시점에서의 실제 소자의 표면 영상을 나타낸다.
후막 페이스트 필름을 기판의 뒤쪽에서 내장 포토마스크를 통해 약 300 mJ/ ㎠의 노광 선량으로 UV 방사선에 노광시켰다. 노광된 CNT 페이스트 필름에 0.5% NaCO3 수용액을 1분 동안 분무하면서 조사되지 않은 페이스트 영역에서 CNT 페이스트 필름을 씻어내었다. 페이스트가 UV 방사선에 노광되는 경우, CNT 페이스트 도트 어레이가 남게된다. 이미터 페이스트 바이어 충전 중량은 0.02 g인 것으로 확인되었다. 도 14는 페이스트 현상 후의 실제 장치의 표면 영상을 나타낸다.
포토레지스트 리프트-오프를 위한 기판을 준비하기 위해, 기판을 1-2분 동안 실온수로 헹구어 CNT 페이스트에 의해 커버되지 않은 영역에서 버퍼층을 제거하였다. 이후에 포토레지스트를 3% KOH 수용액에 2분 동안 침지시켜 제거하였다. 도 15는 포토레지스트를 깨끗히 제거한 후의 CNT 이미터 페이스트 도트를 나타낸다.
기판을 최대 온도 465 ℃로 설정된 9-대역 벨트 가열로에서 최대 온도 대역에서의 체류 시간을 20분으로 하여 소성하였다. 소성된 기판을 감압 접착제로 코팅된 테이프를 이용하여 접착제 활성화 방법에 의해 활성화하였다. 활성화 후의 실제 장치 및 테이프의 표면 영상을 도 16 및 17에 도시하였다.
CNT 페이스트 도트 어레이로 침착된 기판을 캐소드 및 애노드로 이루어진 전자계 방출 다이오드 소자에서 캐소드로서 사용하였다. 애노드는 ITO 표면 상에 침착된 P13 인 입자를 가진 ITO 코팅 유리 기판으로 이루어졌다. 캐소드 및 애노드는 0.9 ㎜ 두께의 유리 스페이서로 분리하였다. 그후에, 고전압 펄스 전원장치에 연결된 캐소드 및 전위계를 통해 접지된 애노드를 가진 다이오드 어셈블리를 진공 챔버에 넣고 1 × 10-6 토르 미만의 배경 압력까지 배기하였다. 캐소드가 3 μsec 의 기간 및 100 Hz에서의 음극성 전압 펄스로 이루어진 고전압 펄스 트레인에 의해 에너지화될 때 고전류 전자계 방출을 관찰하였다. 4 kV의 인가 전압에서 12 μAmp/㎠의 평균 애노드 전계 방출 전류 밀도를 측정하였다. 도 18은 접촉 인쇄 방법에 의해 침착된 CNT 페이스트 도트 어레이에 의한 애노드의 전자계 방출 조사를 나타낸다.

Claims (10)

  1. a) 바이어 (via)를 갖는 다층 전자 소자 상에 후막 페이스트 침착물을 도포하고;
    b) 상기 다층 전자 소자의 상부 표면과 직접 접촉하는 코팅 에지를 이용하여 상기 다층 전자 소자의 표면에 대해 후막 페이스트 침착물을 퍼지게 하여 후막 페이스트가 상기 바이어를 충전하도록 하는
    것을 포함하는 방법.
  2. a) 기판 상에 포토레지스트를 코팅하고;
    b) 상기 포토레지스트 내에 바이어를 패터닝하고;
    c) 코팅 에지를 이용하여 상기 포토레지스트 상에 후막 페이스트 침착물을 도포하고;
    d) 상기 포토레지스트의 상부 표면과 직접 접촉하는 코팅 에지를 이용하여 상기 포토레지스트 표면에 대해 후막 페이스트 침착물을 퍼지게 하여 후막 페이스트가 상기 바이어를 충전하도록 하는
    것을 포함하는 방법.
  3. a) 포토레지스트를 기판 상에 코팅하고;
    b) 상기 포토레지스트 내에 바이어를 패터닝하고;
    c) 상기 포토레지스트 상부에 버퍼층을 침착시켜 상기 바이어가 상기 버퍼층으로 코팅되기는 하나 충전되지는 않도록 하고;
    d) 코팅 에지를 이용하여 상기 버퍼층 상에 후막 페이스트 침착물을 도포하고;
    e) 상기 버퍼층의 상부 표면과 직접 접촉하는 코팅 에지를 이용하여 상기 버퍼층의 표면에 대해 후막 페이스트 침착물을 퍼지게 하여 후막 페이스트가 상기 바이어를 충전하도록 하는
    것을 포함하는 방법.
  4. 제1항, 2항 및 3항 중 어느 한 항에 있어서, 후막 페이스트가 침상 (acicular) 방출 물질을 포함하는 것인 방법.
  5. 제4항에 있어서, 침상 방출 물질이 탄소 나노튜브인 것인 방법.
  6. 제1항 내지 5항 중 어느 한 항의 방법에 의해 침착되는 후막 페이스트를 포함하는 전자 소자.
  7. 제2항 또는 3항에 있어서, 후막이 코팅 에지 내의 개구를 통해 정량 첨가되고, 다음에 코팅 에지에 의해 기판 상에 퍼지는 것인 방법.
  8. 제2항 또는 3항에 있어서, 후막이 코팅 에지 앞에 위치한 용기로부터 정량 첨가되고, 다음에 코팅 에지에 의해 기판 상에 퍼지는 것인 방법.
  9. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 후막 페이스트가 최장 길이의 바이어측에 평행인 방향으로 상기 바이어에 대해 퍼지는 것인 방법.
  10. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 코팅 에지가 페이스트 유출을 방지하기 위해 하나 이상의 날개를 포함하는 것인 방법.
KR1020067000362A 2003-07-08 2004-07-08 접촉 인쇄를 이용한 후막 페이스트에 의한 바이어의 충전 KR101041330B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48541903P 2003-07-08 2003-07-08
US60/485,419 2003-07-08

Publications (2)

Publication Number Publication Date
KR20060052785A true KR20060052785A (ko) 2006-05-19
KR101041330B1 KR101041330B1 (ko) 2011-06-14

Family

ID=34215818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000362A KR101041330B1 (ko) 2003-07-08 2004-07-08 접촉 인쇄를 이용한 후막 페이스트에 의한 바이어의 충전

Country Status (8)

Country Link
US (1) US20050032254A1 (ko)
EP (1) EP1644953B1 (ko)
JP (1) JP4943148B2 (ko)
KR (1) KR101041330B1 (ko)
CN (1) CN100585772C (ko)
DE (1) DE602004027732D1 (ko)
HK (1) HK1096768A1 (ko)
WO (1) WO2005020295A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1586112B1 (en) * 2003-01-22 2006-12-27 E.I. du Pont de Nemours and Company Binder diffusion patterning of a thick film paste layer
US7608784B2 (en) * 2006-07-13 2009-10-27 E. I. Du Pont De Nemours And Company Photosensitive conductive paste for electrode formation and electrode
KR100754410B1 (ko) * 2006-08-31 2007-08-31 삼성전자주식회사 가스 센서의 제조방법
WO2009086100A1 (en) * 2007-12-21 2009-07-09 E. I. Du Pont De Nemours And Company Patterning a thick film paste in surface features
JP2010016259A (ja) * 2008-07-04 2010-01-21 Panasonic Corp パターン形成方法
WO2021092463A1 (en) 2019-11-06 2021-05-14 Ttm Technologies Inc. Systems and methods for removing undesired metal within vias from printed circuit boards
CN113275206B (zh) * 2021-04-02 2022-05-20 广东工业大学 用于纳米金属膏定厚涂覆的涂覆设备及涂覆方法
WO2023076432A1 (en) * 2021-10-26 2023-05-04 Ttm Technologies, Inc. Systems and methods for removing undesired metal within vias from printed circuit boards

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401686A (en) * 1982-02-08 1983-08-30 Raymond Iannetta Printed circuit and method of forming same
JPS6293999A (ja) * 1985-10-19 1987-04-30 大日本スクリ−ン製造株式会社 プリント基板のスル−ホ−ル穴埋め方法
EP0228671A1 (en) * 1985-12-23 1987-07-15 General Electric Company Method for the production of a coated substrate with controlled surface characteristics
JPH0797697B2 (ja) * 1989-03-14 1995-10-18 株式会社住友金属セラミックス 回路基板の製造方法
JPH04351560A (ja) * 1991-05-30 1992-12-07 Matsushita Electric Ind Co Ltd サーマルヘッドの製造方法
JP2770668B2 (ja) * 1992-08-19 1998-07-02 日本電気株式会社 銀ペースト供給ユニット
US5681387A (en) * 1993-04-30 1997-10-28 Jabil Circuit Company Segmented squeegee blade
JPH0728241A (ja) * 1993-07-12 1995-01-31 Sumitomo Chem Co Ltd カラーフィルター用ネガティブ型フォトレジスト
JPH07283512A (ja) * 1994-04-05 1995-10-27 Sumitomo Metal Ind Ltd 導体パターンの形成方法
US6074893A (en) * 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
JP2896296B2 (ja) * 1993-10-22 1999-05-31 株式会社住友金属エレクトロデバイス セラミックス配線基板の製造方法
US5624775A (en) * 1994-02-16 1997-04-29 Corning Incorporated Apparatus and method for printing a color filter
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
JPH07336019A (ja) * 1994-06-10 1995-12-22 Sumitomo Metal Ind Ltd 導体パターンの形成方法
US5637176A (en) * 1994-06-16 1997-06-10 Fry's Metals, Inc. Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials
CA2170719C (en) * 1995-03-01 2000-10-03 Okie Tani Screen printing method and apparatus therefor
JPH0999539A (ja) * 1995-10-07 1997-04-15 Tani Denki Kogyo Kk スキージーブレードとスキージー装置
JPH09321411A (ja) * 1996-05-31 1997-12-12 Sumitomo Metal Ind Ltd セラミックス配線基板の製造方法
JPH1093223A (ja) * 1996-09-17 1998-04-10 Sumitomo Kinzoku Electro Device:Kk セラミックス配線基板の製造方法
JPH1142762A (ja) * 1997-07-29 1999-02-16 Fujitsu Ltd スキージ装置、半田ペースト印刷方法、及び半田ペースト印刷装置
JP4069532B2 (ja) * 1999-01-11 2008-04-02 松下電器産業株式会社 カーボンインキ、電子放出素子、電子放出素子の製造方法、および画像表示装置
US7449081B2 (en) * 2000-06-21 2008-11-11 E. I. Du Pont De Nemours And Company Process for improving the emission of electron field emitters
CN100524577C (zh) * 2000-07-19 2009-08-05 松下电器产业株式会社 电子发射元件及采用其的图象显示装置
TW479323B (en) * 2000-10-26 2002-03-11 United Microelectronics Corp Manufacturing method of dual damascene
JP3700584B2 (ja) * 2001-01-25 2005-09-28 松下電器産業株式会社 スクリーン印刷装置およびスクリーン印刷方法
JP3820892B2 (ja) * 2001-02-09 2006-09-13 ミナミ株式会社 スクリーン印刷装置
US20070023912A1 (en) * 2003-03-14 2007-02-01 Acm Research, Inc. Integrating metal with ultra low-k-dielectrics
US20060172061A1 (en) * 2003-06-05 2006-08-03 Toshimi Kohmura Method and apparatus for substrate fabrication

Also Published As

Publication number Publication date
EP1644953A2 (en) 2006-04-12
WO2005020295A3 (en) 2005-09-15
CN100585772C (zh) 2010-01-27
WO2005020295A2 (en) 2005-03-03
HK1096768A1 (en) 2007-06-08
CN1820342A (zh) 2006-08-16
JP4943148B2 (ja) 2012-05-30
EP1644953B1 (en) 2010-06-16
JP2007529088A (ja) 2007-10-18
US20050032254A1 (en) 2005-02-10
DE602004027732D1 (de) 2010-07-29
KR101041330B1 (ko) 2011-06-14

Similar Documents

Publication Publication Date Title
TW461228B (en) Method to manufacture the non-photosensitive polyimide pixel definition layer of organic electro-luminescent display panel
US20080166666A1 (en) Positive imageable thick film composition
KR101041330B1 (ko) 접촉 인쇄를 이용한 후막 페이스트에 의한 바이어의 충전
KR101012586B1 (ko) 후막 페이스트 층의 결합제 확산 패턴화
US8269210B2 (en) Cathode assembly containing an ultraviolet light-blocking dielectric layer
JP2004152651A (ja) 表面伝導型電子放出素子及び画像形成装置の製造方法
JP4469188B2 (ja) 電界放出素子の製造方法
US8298034B2 (en) Patterning a thick film paste in surface features
CN101125944A (zh) 组合物及由其形成的电子发射源和电子发射装置
KR100918045B1 (ko) 전계 방출 표시소자의 제조 방법
JP2006100259A (ja) 導電性部材パターンの製造方法、これを用いた電子源及び画像表示装置の製造方法
JPH1050207A (ja) 画像表示用素子基板の製造方法
JPH04259732A (ja) 蛍光体ドットアレイ管における蛍光面形成方法
JPH04248224A (ja) 蛍光体ドットアレイ管における蛍光面形成方法
KR20030081666A (ko) 전계 방출 표시장치용 면 전자원 형성 방법
JPH04209442A (ja) 蛍光面形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee