KR20060052111A - 범프를 갖는 멤브레인, 그 제조 방법 및 전기 회로 검사방법 - Google Patents

범프를 갖는 멤브레인, 그 제조 방법 및 전기 회로 검사방법 Download PDF

Info

Publication number
KR20060052111A
KR20060052111A KR1020050094362A KR20050094362A KR20060052111A KR 20060052111 A KR20060052111 A KR 20060052111A KR 1020050094362 A KR1020050094362 A KR 1020050094362A KR 20050094362 A KR20050094362 A KR 20050094362A KR 20060052111 A KR20060052111 A KR 20060052111A
Authority
KR
South Korea
Prior art keywords
bumps
membrane
metal film
diameter
layer
Prior art date
Application number
KR1020050094362A
Other languages
English (en)
Other versions
KR100989482B1 (ko
Inventor
이즈루 마츠다
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060052111A publication Critical patent/KR20060052111A/ko
Application granted granted Critical
Publication of KR100989482B1 publication Critical patent/KR100989482B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

형상에 있어서의 편차를 최소한으로 줄이고, 미세 전기 회로를 지지할 수 있는 범프를 갖는 멤브레인을 제공한다. 범프를 갖는 멤브레인은, 일단으로부터 타단으로 갈수록 작아지는 직경을 가지는 프로브와, 상기 프로브의 일단의 직경보다 더 큰 직경을 가지는 전극으로 구성되는, 복수의 범프; 및 상기 범프들을 서로 절연되도록 소정의 위치에 유지하는 절연 베이스를 포함하며, 프로브는 절연 베이스를 두께 방향으로 관통하도록 배치되고, 금속막이 전극과 절연 베이스 사이에 배치된다.

Description

범프를 갖는 멤브레인, 그 제조 방법 및 전기 회로 검사 방법{MEMBRANE WITH BUMPS, METHOD OF MANUFACTURING THE SAME, AND METHOD OF TESTING ELECTRICAL CIRCUIT}
도 1은 종래의 볼록형 전극을 도시한 단면도,
도 2는 종래의 볼록형 전극의 실제 형상을 도시한 단면도,
도 3은 종래의 이방성 도전막을 사용한 프로브 및 측정 대상이 되는 전기 회로를 도시한 단면도,
도 4는 범프를 갖는 멤브레인의 일부를 잘라낸 부분을 도시한 사시 단면도,
도 5는 본 발명의 일 실시형태에 따라서 범프를 갖는 멤브레인의 제조 공정의 흐름을 도시한 플로우 차트,
도 6a 내지 도 6g는 범프를 갖는 멤브레인의 제조 공정 순서에 따라 층상 시트의 일부를 대략적으로 도시한 단면도,
도 7은 등방성 탄성 도전체와 범프를 갖는 멤브레인의 일부를 잘라낸 부분을 도시한 사시 단면도,
도 8은 본 발명의 다른 실시형태에 따라서 범프를 갖는 멤브레인의 제조 공정의 흐름을 도시한 플로우 차트,
도 9a 및 도 9b는 등방성 탄성 도전체가 각각 형성된 사각형 전극을 도시한 단면도,
도 10은 본 발명의 또 다른 실시형태에 따라서 범프를 갖는 멤브레인의 제조 공정의 흐름을 도시한 플로우 차트,
도 11a 및 도 11b는 어떻게 각 개구부가 등방성 탄성 도전체 페이스트로 충진되는지를 도시한 단면도,
도 12는 범프를 갖는 멤브레인을 구비한 프로브 카드의 일부를 잘라낸 부분을 도시한 분해 사시도,
도 13은 상기 범프를 갖는 멤브레인을 구비한 프로브 카드 일부를 도시한 단면도,
도 14는 어떻게 전기적 특성 검사가 프로브 카드를 이용해서 실시되는지를 도시한 개략도이다.
본 발명은, 범프를 미세 전기 회로의 접촉부와 면 접촉시켜서, 동시에 복수의 전기 접촉을 하게 함으로써 반도체 웨이퍼, 액정 디스플레이 패널, 태양 전지 등에 형성된 미세 전기 회로를 검사하는, 범프를 갖는 멤브레인에 관한 것이며, 또한 범프를 갖는 멤브레인 등을 포함하는 프로브(probe) 카드의 제조 방법에 관한 것이다.
최근, 더욱 정교한 반도체 장치를 제공하고 그 비용을 절감하기 위해서 더 큰 반도체 장치뿐만 아니라, 더 높은 정확도와 더 높은 속도를 얻기 위한 노력이 활발히 진행 중이다. 예를 들면, 반도체 웨이퍼로서 더 큰 웨이퍼를 얻으려는 노력뿐만 아니라 반도체 웨이퍼 상에 형성되는 전기 회로의 더 미세한 패터닝을 얻기 위한 노력이 진행 중이다. 따라서, 전기 회로의 동작을 검사하기 위해, 접촉부 간의 피치(pitch) 간격이 더 작아야 하며, 동시에 구비되는 전기 접촉의 수도 더 많아야 할 것이 요구된다.
이하에서, 프로브 카드를 제조하는 종래의 방법을 설명한다(예컨대, 일본 특개평 08-235935호 참조).
도 1을 참조하면, 관통홀(1102)이 폴리이미드 막(1101)에 형성된다. 그리고 나서, 이 관통홀(1102)은 금속 물질로 충진되어서, 리벳 형상의 금속 돌기(1104)가 형성되며, 이 리벳 형상의 금속 돌기(1104)는, 관통홀(1102)의 직경보다 직경이 더 큰, 상기 막 양면 상의 팽출부(swollen portion, 1103)를 포함한다. 이 리벳 형상의 볼록형 전극(1104)의 형상은 일본 특허 제3098130호(이하, 특허문헌 2라고 함)에 공개된 바와 같이, 금속 도금법에 의해 형성되는 전극의 전형적인 형상이다.
하지만, 이런 리벳 형상의 볼록형 전극(1104)은 금속 도금법으로 형성되기 때문에, 그 형상을 제어하기가 어렵다. 팽출부(1103)의 직경 크기를 제어하는 것은 극히 어려운데, 이는 그 직경이, 모서리가 깍인(chamfered) 모양뿐만 아니라 폴리이미드 막(1101) 상에 홀을 형성하는 정확도, 이 홀의 형상 및 표면 거칠기와 같은 다양한 요소들에 의해 크게 영향받기 때문이다.
본 발명의 발명자(이하, “본 발명자”라 함)에 의해 실시된 평가의 결과는, 팽출부의 직경이 100㎛인 1000개의 리벳 형상 볼록형 전극(1104)이 형성되는 경우, 결과적으로 형성된 팽출부의 직경은 φ100±10㎛의 범위에 있음을 보여주며, 따라서 모든 전극이 동동하고 정상적인 전기적 접촉을 갖도록 하는 것은 어렵다는 것을 보여준다. 볼록형 전극의 수가 증가되는 경우에는, 팽출부의 형상에 있어서 편차가 증가할 수도 있다.
한편, 리벳 형상의 볼록형 전극(1104)이 도금법에 의해 형성되는 경우에는, 팽출부가 매끄러운 반구 형상을 갖지 못하고, 도 2에 도시된 바와 같이 찌그러진 형상을 가진다.
프로브 카드를 이용해서, 볼록형 전극(1104)과 전기 회로의 접촉부가 면 접촉하게 함으로써, 복수의 전기적 접촉을 동시에 갖도록 한다. 따라서, 볼록형 전극(1104)의 직경이 일정하지 않고, 매끄러운 반구 형상을 갖지 않는 경우에는, 이런 볼록형 전극(1104)과 접촉하게 되는 접촉부의 크기가 필요 이상으로 커야하고, 이는 미세 전기 회로의 경우에 결함을 유발하며, 그리고 아주 큰 압력이 가해지지 않으면 소정의 전기 접촉을 확보할 수 없다는 것과 같은 문제를 발생시킨다.
또한, 자연스러운 도금 성장에 의해 성장된 팽출부(1103)를 제어하는 것은 어렵기 때문에, 많은 결함이 발생하며 따라서, 수율의 하락에 의해 프로브 카드에 대한 비용이 증가한다는 심각한 문제도 있다.
이하 두번째 종래 기술에 따라서 프로브 카드를 제조하는 방법을 설명한다(예컨대, 특허 문헌 2 참조).
특허 문헌 2에 개재된 방법은 특허 문헌 1에 개재된 기술의 문제점에 대한 해결책이다. 도 3을 참조하면, 특허 문헌 1에서 문제되었던, 볼록형 전극(1104)의 불균일한 직경에 의해 야기되는 볼록형 전극(1104)의 높이에 있어서의 편차를 흡수함으로써 전기적인 도통을 확보하기 위해, 이방성 도전막(1302)이 볼록형 전극(1104)과 배선 회로(1303) 사이에 더해진다. 이런 구조로, 검사 대상 전기 회로(1301)에 의해 생성되는 각각의 전기 신호가, 볼록형 전극(1104)이 이방성 도전막(1302)의 일부분을 압축함으로써 형성된 압축 부분을 통해 배선 회로(1303)에 독립적으로 전송된다.
하지만, 이 방법은 비교적 고가인 이방성 도전막(1302)을 사용하기 때문에, 이방성 도전막(1302)의 열화에 기인한 이용 수명의 단축 및 비용의 증가라는 문제가 있다. 더 구체적으로, 이방성 도전막(1302)은 도전 입자가 배열된 탄성막으로 이루어지며, 어느 정도까지 압축됨으로써, 압축된 부분에 있는 도전 입자들이 서로 밀착하여 전기가 흐르게 된다. 하지만, 전기 회로(1301)의 작동 검사가 20℃ 내지 100℃ 사이 또는 그 이상의 범위에서 이루어지는 경우에는, 열팽창에 의해서 탄성막이 막의 평면 방향으로 크게 신축하게 된다. 또한, 상기 검사는, 특허 문헌 2에 개재된 바와 같이, 보통, 검사 대상물을 교환해서 복수회 이루어지고, 검사가 시행될 때마다 탄성막은 일정 정도의 힘으로 압축된다. 이런 상황에서는, 도전 입자가 원래의 배치에 있을 때 전기 저항값이 안정적이었다 하더라도, 가압됨으로써 탄성막의 형상이 지속적으로 변하기 때문에, 이방성 도전막(1302) 내에 포함된 도전 입자의 전기 저항값이 시간에 따라 변한다. 즉, 도전 입자의 최초 배치가 열 신축에 의한 왜곡 및 반복해서 인가되는 부하에 의한 왜곡으로 인해 변경됨으로써, 그 전 기 저항값이 불안정해지는 것이다.
본 발명자에 의해 실시된 평가의 결과는, 이방성 도전막(1302)의 접촉부의 전기 저항값이, 전기 회로(1301)의 작동 검사가 수백회 시행된 후에 더 커지는 경향이 있음으로 보여주며, 따라서 안정적인 시험 결과를 얻을 수 없다는 것을 보여준다.
본 발명은 종래 기술의 상기 문제점을 감안하여 착상된 것이며, 반도체 웨이퍼, 액정 디스플레이, 태양 전지 등에 형성된 전기 회로의 검사에 있어서, 이런 전기 회로의 전극이 좁은 피치 간격을 가지며 따라서 전극의 수가 증가하는 경우에도, 높은 정확도로 전기적인 접촉을 제공할 수 있으며, 멤브레인을 반복 사용하는 경우에도 전기 회로 검사가 안정적으로 실시될 수 있도록 하는 범프를 갖는 멤브레인을 제공하는 것이 본 발명의 목적이다.
상기한 문제들을 해결하기 위해, 본 발명에 따른 범프를 갖는 멤브레인은, 일단으로부터 타단으로 갈수록 작아지는 직경을 가지는 프로브와, 상기 프로브의 일단의 직경보다 더 큰 직경을 가지는 프로브로 구성되는, 복수의 범프; 및 상기 범프들을, 서로 절연되도록 소정의 위치에 유지하는 절연 베이스를 포함하며, 상기 프로브는, 상기 절연 베이스를 두께 방향으로 관통하도록 배치되어 있고, 금속막이 상기 전극과 상기 절연 베이스 사이에 배치되어 있다.
범프를 갖는 본 멤프레인의 각 범프의 직경은 프로브의 일단으로부터 타단으 로 갈수록 작아지기 때문에, 예컨대, 전기 회로의 전극과 같은 접촉되는 부분 사이의 피치 간격이 작은 경우에도, 범프를 각각의 전극에 정확하게 접촉하게 함으로써 각각의 전극으로부터 신호를 수신할 수 있다.
또한, 각각의 범프에 구비된 전극이 이 범프를 지지하는 금속막에 의해 절연 베이스에 접합되기 때문에, 접합 강도가 증가되며, 따라서 범프가 절연 베이스로부터 떨어져 나가는 것이 어렵게 된다.
또한, 본 발명에 따른 범프를 갖는 멤브레인에 있어서는, 각 범프의 일부가 등방성 탄성 전도체인 것이 바람직하다.
따라서, (a) 예컨대 전극과 같은, 접촉되는 부분의 높이에 있어서 다소의 편차가 있는 경우, (b) 범프 자체의 형상에 공차가 있는 경우 및 (c) 범프를 갖는 멤브레인을 반복 사용한 결과로서 범프의 마모 정도에 있어서 차이가 있는 경우에도, 이러한 편차와 차이를 흡수함으로써 아주 정확하고, 안정적인 전기 접촉을 확보할 수 있다.
또한, 상기 문제를 해결하기 위해서, 본 발명에 따른 범프를 갖는 멤브레인을 제조하는 방법은, 금속막 층, 절연체 층, 몰드 베이스 층 및 정지층이 언급된 순서로 적층된 층상체를 준비하는 공정; 상기 층상체에 미세 홀을 형성하는 공정으로서, 상기 미세 홀의 각각은 상기 금속막 층으로부터 상기 몰드 베이스 층으로 갈수록 작아지는 직경을 가지는, 공정; 상기 절연 베이스 층을 대면하지 않는 상기 금속막의 면 상에 수지 패턴층을 형성하는 공정으로서, 상기 수지 패턴층은, 상기 절연 베이스 층을 대면하지 않는 상기 금속막 층의 면에서, 상기 미세 홀의 직경보 다 더 큰 직경을 가지며, 상기 미세 홀과 각각이 연통되어 있는, 개구부를 구비한, 공정; 상기 미세 홀과 상기 개구부를 도전성 물질로 충진함으로써, 일단으로부터 타단으로 갈수록 작아지는 직경을 갖는 프로브와, 상기 프로브의 일단의 직경보다 더 큰 직경을 갖는 전극을 구비하는 각각의 범프를 형성하는 공정; 상기 범프가 서로 절연되도록 상기 금속막 층의 일부를 제거하는 공정; 상기 절연 베이스 층으로부터 상기 몰드 베이스 층을 제거하는 공정; 및 상기 수지 패턴층을 제거하는 공정을 포함한다.
따라서, 균일한 형상을 가지는 다수의 범프를 형성하는 것이 가능하며, 따라서 형상이 안정적인 범프를 갖는 멤브레인을 제공할 수 있다. 특히, 본 방법은 균일한 높이를 가지는 범프를 생산하기 때문에, 모든 접촉부에서 안정적인 전기 접촉을 갖는 것이 가능하다.
또한, 웨이퍼 상에 형성된 복수의 반도체 디바이스에 대응하는 배선 패턴을 가지는 배선 회로 기판과 상술한 범프를 갖는 멤브레인으로 구성되는 프로브 카드에 의해서도 동일한 효과가 발생된다.
또한, 상기 프로브 카드를 이용해서, 범프를 각각의 반도체 장치의 전극과 접촉하게 함으로써, 반도체 장치의 검사를 실시하는 경우에, 상술한 문제에 대한 중요한 해결 방안이 얻어진다.
본 명세서와 청구항에서 “직경”은 원의 직경 뿐만 아니라, 그 면적의 크기가, 원형이 아닌 면적의 크기와 동일한 원의 직경 또한 가리킨다는 것을 주의해야 한다.
또한, 본 명세서와 청구항에서, 금속은 한 종류의 금속에 국한되지 않고, 복수의 금속 원소 또는 금속 이외의 원소를 포함하는 합금을 지칭하기도 한다는 것을 주의해야 한다.
본 발명에 따른 범프를 갖는 멤브레인은, 반도체 웨이퍼, 액정 디스플레이, 태양 전지 등에 형성된 전기 회로의 검사에 있어서, 이런 전기 회로의 전극이 좁은 피치 간격을 가지며 따라서 전극의 수가 증가하는 경우에도, 높은 정확도로 전기적인 접촉을 제공할 수 있으며, 멤브레인을 반복 사용하는 경우에도 전기 회로 검사가 안정적으로 실시될 수 있게 한다.
명세서와 도면, 청구항을 포함하여 2004년 10월 8일에 출원된 일본특허출원 제2004-296948호에 개재된 내용은, 그 전체가 본 명세서의 내용에 포함된다.
(제1 실시형태)
도면을 참조하여, 각각의 범프가, 8인치 웨이퍼 상에 형성된 전기 회로의 작동을 검사를 하기 위해 이용되는 프로브 카드의 전기 접촉 단말로서 역할을 하는, 범프를 갖는 멤브레인과 그 제조 방법에 관하여 설명한다.
도 4는 범프를 갖는 멤브레인의 일부를 잘라낸 부분을 도시한 사시 단면도이다. 도 4에 도시된 바와 같이, 범프를 갖는 멤브레인은, 직경 300 ㎜의 원반 모양 절연 베이스(12); 각각 (ⅰ) 기단(base end)으로부터 선단(tip)으로 갈수록 직경이 작아지는 프로브로서 역할을 하는 볼록형 도전부(31) 및 (ⅱ) 볼록형 도전부(31)의 기단과 일체로 되어 있고, 볼록형 도전부(31)의 기단의 직경보다 직경이 큰, 전극으로서 역할을 하는 사각형 전극(30)을 가지고 있는 범프(32); 및 각각 사각형 전 극(30)과 동일한 형상을 가지는 금속막 층으로서 역할을 하며, 다른 금속막(11)과 전기적으로 도통되어 있지 않은 금속막(11)으로 구성된다.
소정의 위치에 배치된 범프(32)는 절연 베이스 층으로서의 역할을 하는 절연 베이스(12)에 의해 서로 절연되어 있다. 각 범프(32)의 일부를 형성하고 있는 볼록형 도전부(31)는 절연 베이스(12)를 두께 방향으로 관통하여, 볼록형 도전부(31)의 선단이 절연 베이스(12)로부터 돌출한다. 각 범프(32)는, 적어도 사각형 전극(30)과 절연 베이스(12)가 금속막(11)에 의해 접합되는 것에 의해 절연 베이스(12)에 강고하게 접합된다.
도 5는 제1 실시형태에 따라서 범프를 갖는 멤브레인의 제조 공정의 흐름을 도시한 플로우 차트이다.
도 6a 내지 도 6g는 범프를 갖는 멤브레인의 제조 공정 순서에 따라 층상 시트 부분을 대략적으로 도시한 단면도이다.
우선, 층상 시트(10)가 층상체로서 준비된다(S101).
도 6(a)를 참조하면, 직경 300㎜의 원반 형상을 갖는 층상 시트(10)는, 2㎛ 두께의 구리 박막으로 이루어진 금속막(11); 25㎛ 두께의 폴리이미드 수지로 이루어진 절연 베이스(12); 몰드가 형성되는 층으로서의 역할을 하는, 30㎛ 두께의, 레지스트로 이루어진 몰드 베이스(13); 5㎛ 두께의 구리 박막으로 이루어지며, 미세 홀의 형성이 여기에서 정지되는 정지층(14); 및 300㎛ 두께의 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 수지로 이루어진 핸들링 층(handling layer, 15)으로 구성되며, 핸들링 층(15)은 다루기 쉽도록 가장 바깥쪽 층 부분에 위치한다.
몰드 베이스(13)를 구성하는 레지스트로 사용되는 레지스트는 자외선과 열에 의해 경화되며, 몰드 베이스(13)의 상하에 위치하는 절연 베이스(12)와 정지층(14)에 잘 부착된다.
절연 베이스(12)를 만드는 폴리이미드 수지와 몰드 베이스(13)는 적층에 의해서 층들로서 형성되지만, 최소한의 장력을 가하여 적층한다. 이런 적층 방법은 몰드 베이스(13)가 분리될 때, 각 범프(32)의 위치 이탈을 5㎛ 이하로 최소화하는 것을 가능하게 한다. 이를 몰드 베이스(13)와 정지층(14)의 적층에 적용한다.
한편, 물리적 기상 증착법의 하나인 스퍼터링에 의해, 금속막(11)을 절연 베이스(12)의 한 면에 형성한다. 스퍼터링은 절연 베이스(12) 상에 밀착력이 뛰어난 금속막(11)을 형성하기에 적합하다.
다음으로, 도 6(b)를 참조하면, 수지 패턴층을 형성하는 공정으로서, 수지 패턴층(20)이 상기 층상 시트(10)의 외면에 형성된다(S102).
수지 패턴층(20)은, 금속막(11)의 외면에 걸쳐 20㎛ 두께의 패터닝 레지스트를 도포하고; 80㎛×220㎛의 사각 형상을 갖는 대략 2만 개의 개구부(21)를, 8 인치 웨이퍼 상에 형성된 전기 회로와 접촉하게 되는 위치에서 노광함으로써 형성하는 방식으로 만들어진다.
개구부(21)의 수는 웨이퍼 상에 형성되는 전기 회로와 접촉하게 되는 범프(32)의 수에 대응하기 때문에, 개구부(21)의 수는 웨이퍼 상에 형성되는 장치의 종류에 따라서 달라진다. 본 발명자가 실시한 평가의 결과는, 본 실시형태에 있어 서, 최대 약 4만 군데에 개구부(21)를 형성할 수 있으며, 따라서 동일한 수의 범프(32)가 형성될 수 있다는 것을 보여준다.
이어서, 도 6(b)를 참조하면, 미세 홀을 형성하는 공정으로서, 레이저 빔 조사(irradiation)에 의해 사각형 개구부(21) 각각의 중심에 홀이 형성된다(S103). 레이저 빔이 조사되는 위치에 관한 정보는 레이저 스테이지를 이동시키는 프로그램에, 좌표로서, 미리 입력되어 있지만, 최종 위치는, 노광으로 형성된 각 개구부(21)의 형상을CCD 카메라를 이용하여 인식하고, 이런 각각의 개구부(21)의 중심 위치를 보정함으로써 결정된다. 노광에 의해 형성된 개구부(21)의 위치는 상당히 정확하며 동일한 개구부(21)를 반복가능한 방법으로 형성할 수 있기 때문에, 개구부(21)의 위치에 기초해서, 홀이 형성될 위치를 보정함으로써, ±10㎛ 이하의 위치 정확도를 가지며 빈번한 위치 보정을 요구하는, 값비싼 레이저 스테이지를 이용할 필요가 없게 된다. 또한, 고도로 정확한 레이저 스테이지의 정확성을 유지하기 위한, 온도 조절 장치(thermostat)와 습도 조절 장치(humidistat)를 이용할 필요가 없게 된다. 따라서, 본 발명을 이용함으로써 비용을 많이 들이지 않고도 높은 위치 정밀도를 확보할 수 있게 된다.
보충적으로, 최근 기술의 레이저 빔 장치의 성능을 설명한다. 홀 형성 공정에서 형성되는 홀의 크기는 주로 φ50㎛ 이상이다. 따라서, 현재 기술 수준의 레이저 빔 장치의 레이저 스테이지는 상기 홀의 직경, 예컨대, ±10㎛ 이상에 대응하는 위치 정확도를 가지도록 특화되어 있다. 형성될 홀의 수를 고려하면, 8 인치 레벨 범위에 5000 개 이상의 홀을 형성하는 것은 일반적이지 않으므로, 본 실시형 태에 따라서 형성되어야 하는 모든 2만 개의 홀 각각의 위치 정확도를 만족시켜야만 한다는 것은 상기 레이저 스테이지 사양에 기재된 요건을 넘어서는 것이다.
본 실시형태에서 사용되는 레이저 정렬법은, 이에 관한 문제를 해결하면서, 현재 기술 수준의 레이저 빔 장치의 레이저 스테이지를 활용하기 때문에 더 선호할만하다. 정렬 표지로서의 역할을 하는 각 개구부(21)의 형상 및 위치는 상당히 정확해야 할 것이 당연히 요구되지만, 현재 기술 수준의 노광 및 레지스트 물질로, 비용과 기술의 양 관점에서, 서브마이크론 단위의 정확도를 확보하는 데는 문제가 없다. 하지만, 정렬 표지로서의 역할을 하는 사각형 개구부(21)가 0.04㎟ 보다 큰 면적을 갖는 경우에는, 그 범위가 ±5㎛ 이하의 위치 정확도를 인식할 수만 있는 CCD 카메라의 인식 범위에 들어가지 않기 때문에 유효한 결과를 얻을 수 없다. 따라서, 정렬 표지 역할을 하는 각 개구부(21)의 단면적이 평면 방향으로 0.04㎟ 이하인 것이 바람직하다.
다음으로, 레이저 빔 조사에 의한 홀 형성을 설명한다. 금속막(11)을 관통하기 위해서는 어느 정도의 전력이 요구되지만, 레지스트로 이루어진 몰드 베이스(13)와 폴리이미드 수지로 구성되는 절연 베이스(12)를 관통한 뒤에 정지층(14)의 표면에서 홀이 형성되는 것을 멈추게 하기 위해서, 조사되는 레이저 빔의 출력 전력은 낮아야만 한다. 본 발명자는 파장이 355㎚인 YAG 제3 고조파를 0.02초 동안200㎽의 출력 전력으로 조사함으로써 금속막(11)을 관통했다. 조사 시간은 다음과 같은 식을 통해서 산출했으며, 여기서 0.01은 상기 조건 하에서 레이저 빔의 조사에 의해 단위 길이를 관통하는데 필요한 시간을 나타내며, 2는 금속막(11)의 두께 를 나타낸다.
조사 시간 = 0.01(초/㎛)×2(㎛) = 0.02 초.
여기서는, 355㎚의 파장을 이용해서 홀 형성에 의해 형성되는 각 미세 홀(19)의 직경이 50㎛ 이하가 되도록 한다. 이는 파장이 짧을수록 집광점의 직경이 작아지기 때문이지만, 홀 형성에 의해 형성되는 각 미세 홀(19)의 직경이 50㎛ 이하가 되길 바라는 경우에는 파장이 532㎚인 YAG 제2 고조파를 이용해서 동일한 결과를 얻을 수 있다. 하지만, 550㎚ 보다 큰 파장을 이용하는 것은 작은 홀 직경을 가지게 하는 것이 극히 어렵기 때문에 바람직하지 않다.
출력 전력을 고려하면, 그 값이 80㎽ 보다 작은 경우에는, 금속막(11)에 있는 홀의 직경에 편차가 생기는 것처럼 결함이 발생할 수 있다. 한편, 그 값이 500㎽ 보다 큰 경우에는, 조사 시간에 상관없이 레이저 빔이 정지층(14)을 관통하거나 깎아낼 수가 있다. 따라서, 2㎛ 두께의 금속막을 관통할 수 있는 레이저 빔의 출력 전력은 80㎽ 이상, 500㎽ 이하의 범위인 것이 바람직하다.
금속막(11)이 1㎛보다 얇은 경우에는, 레이저 빔의 출력 전력이 더욱 제한되어야 한다. 본 발명자는 파장이 532㎚인 YAG 제2 고조파가 정지층(14)에 도달해서 일부를 용해시키는 것을 확인하였다. 따라서, 파장이 355㎚인 YAG 제3 고조파를 80㎻로 조사함으로써, 금속막(11)의 두께가 1㎛ 이상인 경우에 대한 것과 동일한 결과를 얻을 수 있었다. 금속막(11)의 두께가 1㎛ 이하인 경우에는, 홀 형성에 사용되는 레이저 빔의 출력 전력이 60㎽ 이상, 100㎽ 이하의 범위인 것이 바람직한데, 이는 (ⅰ) 출력 전력이 60㎽ 이하인 경우에는, 금속막(11)을 안정되게 원형으 로 관통하지 못하고, (ⅱ) 출력 전력이 100㎽ 이상인 경우에는, 금속막(11)이 얇기 때문에 홀 주위가 산화되며, 이런 산화에 의해 이후의 공정이 악영향을 받기 때문이다.
레지스트로 이루어진 몰드 베이스(13)와 폴리이미드 수지로 형성되는 절연 베이스(12)를 관통하며, 그리고 나서 정지층(14)의 표면에서 홀 형성을 멈추게 하는 조건으로서, 금속막(11)의 관통 조건의 경우에서처럼, 파장이 355㎚인 YAG 제3 고조파와, 30㎽의 출력 전력이 설정된다. 또한, 홀의 직경으로서, 즉 집광된 레이저 빔의 직경은, φ15㎛ ± 2㎛로 설정된다. 이와 같은 파장을 선택한 이유는 상술한 바와 같다. 레이저의 출력 전력을 고려하면, 10㎽ 이하의 출력 전력에서는, 레이저 빔이 안정적으로 출력되지 않거나, 저전력에서도 비교적 깎이기 쉬운 몰드 베이스(13)을 형성하는 레지스트에서도 홀을 안정적으로 형성할 수 없다. 한편, 50㎽ 보다 높은 출력 전력은, 정지층(14)의 외면이 제거되거나 용해되기 때문에, 바람직하지 않다. 따라서, 레이저 빔의 출력 전력은 10㎽ 이상, 50㎽ 이하의 범위인 것이 바람직하다.
레이저 빔 조사에 대한 조건을 아래에 요약한다.
(1) 두께가 1㎛ 이상, 5㎛ 이하의 범위에 있는 금속막(11)을 관통하기 위한 바람직한 조건은, 조사되는 레이저 빔의 파장이 550㎚ 이하이고; 레이저 빔의 출력 전력이 80㎽ 이상, 500㎽ 이하의 범위에 있고; 조사 시간이,
조사 시간 = 0.01(초/㎛)×금속막(11)의 두께(㎛) ± 50% 이다.
(2) 두께가 0.1㎛ 이상, 1㎛ 이하의 범위에 있는 금속막(11)을 관통하기 위 한 바람직한 조건은, 조사되는 레이저 빔의 파장이 400㎚ 이하이고; 레이저 빔의 출력 전력이 60㎽ 이상, 100㎽ 이하의 범위에 있고; 조사 시간이,
조사 시간 = 0.05(초/㎛)×금속막(11)의 두께(㎛) ± 50% 이다.
(3) 정지층을 관통하지 않고, 전체 두께가 1㎛ 이상, 500㎛ 이하의 범위에 있는 절연 베이스(12)와 몰드 베이스(13)를 관통해서, 정지층의 외면이 미세 홀(19)의 저면으로서의 역할을 하도록 하는 바람직한 조건은, 조사되는 레이저 빔의 파장이 400㎚ 이하이고; 레이저 빔의 출력 전력이 10㎽ 이상, 50㎽ 이하의 범위에 있는 것이다.
정지층(14)의 두께는 1㎛ 이상인 것이 바람직하며, 이는 정지층(14)이 레이저 빔의 조사에 대한 저항을 구비할 수 있는 두께를 가질 필요가 있기 때문이다.
홀 형성이 정지층(14)의 표면에서 멈춰야 하는 경우에, 파장이 266㎚인 YAG 제4 고조파를 이용해서, 10㎽ 이상, 50㎽ 이하의 범위에 있는 출력 전력으로, 홀 형성이 이루어지면, 홀의 저면으로서의 역할을 하는 정지층(14)의 외면이 1에서 3㎛의 중심선 평균 거칠기를 가진다는 것이 확인되었고, 따라서 이러한 표면 거칠기가 범프(32)에 전사되어, 각 범프(32)와 웨이퍼 상에 형성된 전기 회로가 서로 접촉할 때, 각 범프(32)와 전기 회로 사이의 전도성에 있어서 상당히 양호한 효과를 낳게 된다는 것이 확인되었다.
웨이퍼 상의 전기 회로의 접촉부는 도전막, 전형적으로는 알루미늄 등으로 구성된다. 하지만, 자연 산화막이 이런 접촉부의 외면에 부착되기 때문에, 이런 자연 산화막이 접촉시에 제거되거나 물리적으로 뚫리지 않는다면, 효과적인 전기적 도통(electrical continuity)을 확보할 수 없다. 하지만, 본 실시형태에 따르면, 정지층(14)의 표면 거칠기가 전사된 범프(32)를 이용해서, 상기 산화막을 쉽게 물리적으로 뚫을 수 있게 되고, 따라서 양호한 전기적 도통을 확보할 수 있게 된다. 이 구조는 비용을 크게 절감시키게 하는데, 이는 웨이퍼 상의 각 전기 회로의 산화막을 제거하는 공정을 새롭게 추가할 필요가 없거나, 자연 산화막의 형성을 방지하기 위해 질소 분위기에서 웨이퍼를 운반할 필요가 없기 때문이다.
홀의 저면으로서 역할을 하는 정지층(14)의 표면 거칠기가 1㎛ 이하인 경우에는, 상기 산화막을 뚫기가 어렵게 된다. 한편, 3㎛ 이상인 표면 거칠기는 양호한 전기적 도통을 확보하기 어렵게 만드는데, 이는 전기 회로와 접촉하게 되는 면적이 작아지기 때문이다. 따라서, 표면 거칠기는 1㎛ 이상, 3㎛ 이하의 범위에 있는 것이 바람직하다.
파장이 248㎚인 krF 엑시머 레이저를 10㎽ 이상, 50㎽ 이하의 범위에 있는 출력 전력으로 조사하여 홀 형성이 이루어지는 경우에 상술한 것과 동일한 표면 거칠기가 얻어질 수 있다는 것을 유의해야 한다.
다음으로, 스미어(smear)를 제거하기 위해 세정을 실시한다(S104).
이어서, 도 6(c)를 참조하면, 도전성 물질을 충진하는 공정으로서, 각 미세 홀(19)과 개구부(21)를 도전성 물질인 니켈로 충진한다(S105). 본 실시형태에서는, 도전성 물질이 개구부(21)의 깊이, 20㎛에 대하여 약 20% 까지, 각 사각형 개구부(21)의 깊이를 초과하여 충진되는 방식으로, 각각의 미세 홀(19)과 개구부(21)가 도전성 물질로 충진된다. 각 개구부(21)를 도전성 물질로 충진하여 도전성 물 질이 개구부(21)의 개구면으로부터 돌출되도록 함으로써, 도금 성장의 속도에 편차가 있는 경우에도 각각의 미세 홀(19)과 사각형 개구부(21)를 니켈로 충진하는 것이 가능하다.
다음으로, 도 6(d)를 참조하면, 각 개구부(21)의 개구면으로부터 돌출된 부분이 연마에 의해 제거되는데, 이 부분은 불필요하기 때문이다(S106). 이 연마는, 각 개구부(21)를 채우고 있는 니켈의 외면이 수지 패턴층(20)의 외면과 같은 높이가 되어서 거의 평평한 표면을 형성할 때까지 실행된다.
이어서, 도 6(e)를 참조하면, 수지 패턴층을 제거하는 공정으로서, 수지 패턴층(20)이 습식 에칭에 의해 제거된다(S107). 그 결과, 대략 2만 개의 사각 전극(30)이 금속막(11)을 통해서 폴리이미드로 이루어진 절연 베이스(12) 상에 노출되며, 각각의 사각 전극(30)은 폭 80㎛, 높이 220㎛ 및 두께 19㎛인 전극이다.
다음으로, 도 6(f)를 참조하면, 금속막을 제거하는 공정으로서, 각각의 사각 전극(30)을 마스크로 이용하여 금속막(11)이 에칭되어서(S108), 각각의 사각 전극(30)에 대응하는 부분에만 금속막(11)이 남겨지게 된다. 따라서, 각각의 두 사각 전극(30) 사이에는 적어도 금속막(11)의 존재에 기인한 전기적 도통은 이루어지지 않는다.
이 공정을 통해서, 각 사각 전극(30)의 바깥쪽 가장자리와 잔여 금속막(11)은 거의 평평하게 된다. 에칭 공정은 각 금속막(11)의 바깥 가장자리의 사이즈에 있어서의 공차가, 대응하는 사각 전극(30)의 바깥 가장자리의 사이즈에 대하여 ±10㎛가 되도록 제어된다. 이런 제어가 필요한 이유는, (ⅰ) 각 금속막(11)의 바깥 가장자리가 대응하는 사각 전극(30)의 바깥 가장자리 안쪽으로 10㎛ 들어오는 경우에는, 절연 베이스(12)와 범프(32) 사이의 접합 강도가 낮아지며, (ⅱ) 각 금속막(11)의 바깥 가장자리가 대응하는 사각 전극(30)의 바깥 가장자리보다 10㎛까지 돌출하는 경우에는, 이웃하는 사각 전극(30) 사이에서 단락 회로가 발생할 확률이 높기 때문이다.
특히, 사각 전극(30) 사이의 피치 간격이 작은 경우(대략, 100㎛)에, 에칭 공정을 엄격하게 제어해서, 각 금속막(11)의 바깥 가장자리 사이즈에서의 공차가, 대응하는 사각 전극(30)의 바깥 가장자리 사이즈에 대하여 ±5㎛가 되도록 하는 것이 바람직하다.
본 실시형태에서는, 폴리이미드 수지로 이루어진 절연 베이스(12)의 외면상에, 스퍼터링에 의해 2㎛의 두께까지 금속막(11)이 성장된다. 그 결과로, 절연 베이스(12)와 금속막(11) 사이의 밀착 강도가 높아지며, 3 N/㎝의 필(peel) 강도를 얻게 된다.
상술한 것처럼, 우선 절연 베이스(12)와 금속막(11) 사이에서 높은 밀착 강도가 확보되며, 그리고 나서 금속막(11)에 강하게 밀착될 수 있는 도금법을 이용하여 사각 전극(30)이 형성되기 때문에, 절연 베이스(12)와 사각 전극(30)이 금속막(11)에 의해 강하게 접합된다. 그 결과로, 범프(32)가 절연 베이스(12)로부터 떨어져 나가는 것이 방지된다.
또한, 도금법에 의한 도전성 물질의 충진 외에, 스크린 프린트를 사용해서 도전성 은(silver) 페이스트로 각각의 미세 홀(19)과 개구부(21)를 충진함으로써, 범프(32)가 절연 베이스(12)로부터 떨어져 나가는 것을 방지하는 것도 가능한데, 이는 도전성 은 페이스트가 각각의 금속막(11)과 각각의 사각 전극(30)이 서로 분리되는 것을 어렵게 만들기 때문이다. 이것은, 유기막(예컨대, 폴리이미드 수지)이 도전성 은 페이스트에 비하여 습윤성이 약하기 때문에, 일반적으로, 높은 밀착성을 갖는 금속막이 유기막에 도포된 뒤에, 도전성 은 페이스트가 금속막에 도포되기 때문이다.
다음으로, 도 6(g)를 참조하면, PET로 이루어진 핸들링 층(15)과 정지층(14)을 몰드 베이스(13)로부터 제거하고, 몰드 베이스를 제거하는 공정으로서, 레지스트로 형성된 몰드 베이스(13)가 습식 에칭에 의해 제거된다(S109). 정지층(14) 및 핸들링 층(15)는 물리적 힘을 가함으로써 몰드 베이스(13)로부터 쉽게 제거할 수 있다.
상기 공정을 통해서, 각각이 프로브로서 역할을 하는 볼록형 도전부(31)가 사각 전극(30)이 형성된 면의 반대쪽 면에 형성된다.
본 실시형태는 몰드 베이스(13)와 수지 패턴층(20)을 동일한 습식 에칭 장치에 의해 처리할 수 있다는 장점을 가지는데, 이는 동일한 물질이 몰드 베이스(13)와 수지 패턴층(20)에 이용되기 때문이다.
본 실시형태에서는, 스미어 세정 등이 실시된 후에, 레이저 빔 조사에 의한 홀 형성 시에, 각 미세 홀의 선단의 직경이 조금 더 커지는 이유로 해서, 각각의 볼록형 도전부(31)의 선단의 직경은 φ18㎛ ± 2㎛이 된다.
스미어 세정 등에 기인한 각 미세 홀(19)의 직경에 있어서 확대의 정도는 안 정적이며, 따라서, 각각의 볼록형 도전부(31)의 선단의 직경 사이즈를 제어해서 홀 형성 시에 각각의 볼록형 도전부(31)의 예상 직경 사이즈를 미리 설정해 놓음으로써 원하는 직경 사이즈를 갖도록 할 수 있다.
또한, 절연 베이스(12)의 외면으로부터 돌출한 각각의 볼록형 도전부(31)의 높이는 몰드 베이스(13)의 두께에 의해 결정된다. 본 실시형태에서는, 모든 볼록형 도전부(31)의 높이를 30㎛ ± 0.5㎛ 이내로 제어할 수 있었다. 상술한 바와 같이, 다수 존재하는 범프(32)의 높이에 거의 편차가 없기 때문에, 웨이퍼 상의 각 전기 회로와 각 범프(32) 사이의 전기적 접촉에 있어서 성능을 현저하게 향상시킬 수 있다.
상술한 것처럼, 수지 패턴층(20) 및 층상체로서 역할을 하는 층상 시트(10)을 이용하여 몰드를 제조하며, 그리고 나서, 이 몰드를 도전성 물질로 충진함으로써, 형상뿐만 아니라 각 범프(32)의 정확도를 용이하게 제어할 수 있게 된다. 도금이 자류롭게 팽창되도록 함으로써 도금법을 이용하여 리벳 형상의 범프를 제조하는 종래의 기술과 비교하면, 본 실시형태의 방법은 쉽고 효과적이다. 따라서, 본 발명은 범프(32)를 갖는 멤브레인의 수율을 현저히 향상시킬 수 있다.
또한, 수지 패턴층이, 노광 기술과 레지스트 물질을 이용해서, 그리고 그 패턴을 범프(32)의 몰드로서, 또한 정렬 표지로서 이용하여 형성되기 때문에, 본 발명은 범프(32)의 제조 비용을 줄이고, 각 범프(32)의 위치 정확도를 향상시키는 상반된 효과를 동시에 만들어 낼 수 있다.
(제2 실시형태)
도면을 참조하여, 본 발명의 제2 실시형태에 대하여 설명한다.
도 7은 등방성 탄성 도전체와 범프를 갖는 멤브레인의 일부를 잘라낸 부분을 도시한 사시 단면도이다.
이 도면에서, 범프를 갖는 멤브레인은, 제2 실시형태의 범프를 갖는 멤브레인이 각각의 사각 전극(30) 위에 접합된 등방성 탄성 도전체(51)를 포함하며, 각각의 등방성 탄성 도전체(51)는 대응하는 범프(32)와 전기적으로 도통되어 있다는 것을 제외하고는 제1 실시형태에 기술된 것과 동일하다.
등방성 도전 고무로 이루어진 상기 등방성 탄성 도전체(51) 각각은, 힘이 가해지면 변형될 수 있고, 힘이 사라지면 원래의 형상을 회복할 수 있는 탄성을 가지고 있으며, 압력이 가해지는 경우에도 도전성이 변하지 않는다.
도 8은 제2 실시형태에 따라서 범프를 갖는 멤브레인의 제조 공정의 흐름을 도시한 플로우 차트이다.
먼저, 제1 실시형태에서와 같이 층상 시트(10)를 준비한다(S601).
다음으로, 금속막(11)이 형성되어 있는 상기 층상 시트(10)의 외면 상에 수지 패턴층(20)을 형성한다(S602). 이 수지 패턴층(20)은 금속막(11)을 에칭할 때 마스크로서의 역할을 한다. 이 수지 패턴층(20) 상에, 사각 전극(30)이 형성될 위치마다 레지스트를 도포하며, 다른 부분에는 레지스트를 도포하지 않는다.
이어서, 금속막을 제거하는 공정으로서, 금속막(11)을 에칭하여 필요없는 부분을 제거한다(S603).
다음으로, 각각의 잔존 금속막(11)을 정렬 표지로 사용해서, CCD 카메라를 이용하여 홀 형성의 위치를 보정하면서, 레이저 빔 조사에 의해 미세 홀(19)을 형성한다(S604). 상술한 것과 동일한 레이저 빔 조사 조건을 여기서도 이용한다. 각각의 잔존 금속막(11)을 정렬 표지로 사용함으로써, 홀 형성의 마크와 위치가 동일한 평면에 있게 되는데, 이것은 홀 형성이 더 정확하게 이루어질 수 있게 한다.
세정을 실행(S605)한 후에, 수지 패턴층(20)을 추가적으로 형성한다(S606). 패터닝 레지스트로 이루어지는 이 수지 패턴층(20)의 두께는 5㎛이다.
이 새로 형성된 수지 패턴층(20)은 각 사각 전극(30)의 형상을 제어하기 위한 것이며, 각각의 잔존 금속막(11)에 대응하는 위치에서, 이 수지 패턴층(20) 상에, 개구부(21)가 형성된다.
이어서, 제1 실시형태의 경우에서와 같이, 도전성 물질로 개구부(21)를 충진함으로써 범프(32)를 형성한다(S607).
다음으로, 수지 패턴층(20)을 제거하고(S608), 몰드 베이스(13) 등을 제거한다(S609).
상기 공정을 통해, 도 9(a)를 참조하면, 각각 폭이 80㎛, 높이가 220㎛ 그리고 두께가 대략 4㎛인 사각 전극(30)이, 금속막(11)을 통해, 직경이 300㎜이며 폴리이미드 수지로 이루어진 절연 베이스(12) 위에 접합되고, 각각 볼록형 도전부(31)을 가지는 대략 2만 개의 범프(32)가 형성된다. 제1 실시형태의 경우에서와 같이, 각 볼록형 도전부(31)의 선단부의 직경은 φ18㎛ ± 2㎛이고, 절연 베이스(12)의 외면으로부터 각 볼록형 도전부(31)의 높이는 30㎛ ± 0.5㎛의 범위에 있다.
이어서, 도 9(b)를 참조하면, 등방성 도전 고무로 이루어진 등방성 탄성 도전체(51)가 각각의 사각 전극(30) 상에 형성된다(S610). 먼저, 두께 20㎛의 실리콘 등방성 도전 고무 시트가, 도전성 접착제를 이용해서, 사각 전극(30)이 대응하는 금속막(11)을 대면하지 않는 사각 전극(30)의 면 상에 부착된다. 따라서, 레이저 빔 조사에 의해 홀을 형성할 때 사용되는, 동일한 위치 보정 프로그램을 이용해서, 등방성 도전 고무 시트가 레이저 빔에 의해 각 사각 전극(30)의 외형과 일치하게 절취된다. 상기 공정을 통해서, 등방성 탄성 도전체(51)가 각 2만 개의 사각 전극(30) 상에 서로 독립된 방식으로 형성된다.
본 실시형태에서는, 볼록형 도전부(31)가 웨이퍼 상의 전기 회로에 대하여 눌려지는 경우에 등방성 탄성 도전체(51)가 높이 방향으로 용수철 같은 탄성을 제공한다. 압력이 인가되어서 각 등방성 탄성 도전체(51)의 두께가 20㎛에서 15㎛까지 줄어든 상태에서 전기 접촉을 하게 함으로써, 예컨대 0.32 범프/㎟ 이상의 고밀도로 배치된 모든 범프(32)가 용이하게 전기 회로와 전기으로 도통하게 됨을 확인했다.
제2 실시형태에서 채용된 제조방법은 금속막(11)과 범프(32)가 동일한 에칭제(劑)를 이용하는 경우에 적합하다.
등방성 탄성 도전체(51), 사각 전극(30) 및 볼록형 도전부(31)의 전체 두께는 약 71㎛이지만, 등방성 탄성 도전체(51)의 두께는, 안정적인 전기 접촉을 만들기 위해서 전체 두께에 대하여 최소한 10%까지 (압축되어) 변하는 것이 바람직하다. 이는, 만약 두께의 변화가 10% 이하라면, 범프(32)의 두께에 있어서의 근소 한 편차를 흡수하여 양호한 전기적 접촉을 확보하는 것이 불가능하기 때문이다. 한편, 50% 이상의 두께 변화는, 그 변화가 검사 대상물에 너무 큰 부하가 되어서, 검사 대상물에 결함을 야기할 수 있기 때문에 바람직하지 않다. 또한, 등방성 탄성 도전체(51)는 검사 대상 웨이퍼 상에 형성된 접촉부의 높이에 있어서의 근소한 편차를 흡수할 수도 있다. 본 발명자는, 접촉부의 높이에 있어서의 편차가 40㎛ 이하인 경우에, 두께 200㎛의 등방성 탄성 도전체(51)가 이런 편차를 감당할 수 있다는 것을 확인하였다.
또한, 등방성 탄성 도전체(51)를 사각 전극(30) 위에 부착하는 방법으로서, 사각 전극(30) 위에 부착될, 등방성 탄성 도전체(51) 시트를 몰드를 이용하여 잘라내어도 된다.
(제3 실시형태)
도면을 참조하여, 본 발명의 제3 실시형태를 설명한다.
도 10은 제3 실시형태에 따라서 범프를 갖는 멤브레인의 제조 공정의 흐름을 도시한 플로우 차트이다.
층상 시트(10)의 준비(S801)에서부터 세정(S805)까지의 공정은 제2 실시형태에서 설명한 것과 동일하며, 따라서 설명을 생략한다.
다음으로, 패터닝 레지스트로 이루어진 두께 25㎛의 수지 패턴층(20)이 금속막(11)이 형성되어 있는 층상 시트(10)의 외면 상에 형성된다(S806). 이 새로 형성된 수지 패턴층(20)은 높이가 비교적 높은 등방성 탄성 도전체(51) 각각의 형상뿐만 아니라 사각 전극(30) 각각의 형상을 제어하기 위한 것이며, 각각의 잔존 금 속막(11)에 대응하는 위치에서, 이 수지 패턴층(20) 상에, 개구부(21)가 형성된다.
제3 실시형태에서는, 제2 실시형태의 경우에서처럼, 금속막(11)이 에칭된 뒤에, 각각의 잔존 금속막(11)을 정렬 표지로 이용해서 홀 형성이 이루어지며, 그리고 나서, 다른 수지 패턴층(20)이 추가적으로 형성된다. 이는, 마지막에 형성된 수지 패턴층(20)이 비교적 두껍기 때문에, 이렇게 두꺼운 수지 패턴층에 형성된 개구부(21)를 정렬 표지로 사용하는 경우에는 홀 형성의 위치 정확도가 감소할 가능성이 있다는 이유에서 행해지는 것이다.
이어서, 도 11(a)에 도시된 바와 같이, 수지 패턴층(20)의 중간에 도달할 때까지 도금법에 의해 도전성 물질이 성장된다(S807).
다음으로, 도 11(b)에 도시된 바와 같이, 각 개구부(21)의 빈 공간이 등방성 탄성 도전체 페이스트로 채워진다(S808). 따라서, 대응하는 개구부(21)의 형상과 동일한 형상을 가지는 등방성 탄성 도전체(51)가 형성된다.
각각의 개구부(21)에 충진될 등방성 탄성 도전체(51)는, 페이스트 상태에서는, 그 모양이 변형 및 복원되는 동안에 전기적 도통을 유지하는 등방성 탄성 도(51)로서 기능하지 못하기 때문에, 공지의 가황법에 의해 개구부(21)에 충진된 페이스트 상태의 등방성 탄성 도전체(51)에 탄성을 부여한다(S809).
마지막으로, 필요없는 부분, 즉 수지 패턴층(20)을 제거하고(S810), 몰드 베이스(13)를 제거한다(S811). 이들을 제거하는 방법은 제2 실시형태에서 설명한 것과 동일하다.
상술한 바와 같이, 비교적 높이가 높은 등방성 탄성 도전체(51)의 형상을 제 어하면서, 각각의 범프(32)에 등방성 탄성 도전체(51)를 접합하는 것이 가능하다.
또한, 등방성 탄성 도전체(51)의 높이가 높을수록, 전체 범프의 압축률이 높아지기 때문에, 만일 전기 회로와 같은 검사 대상물 상의 구획들의 높이에 있어서 편차가 있다면, 이를 흡수함으로써, 효과적인 전기적 접촉, 즉 접촉부에서의 전기적 도전성을 확보할 수 있다.
도 12는 상기 범프를 갖는 멤브레인을 구비한 프로브 카드의 일부를 잘라낸 부분을 도시한 분해 사시도이다.
도 13은 상기 범프를 갖는 멤브레인을 구비한 프로브 카드 일부를 도시한 단면도이다.
이 도면에 도시된 바와 같이, 프로브 카드(100)는 상술한 범프를 갖는 멤브레인(1001)과, 각각의 범프(32)에 의해 획득된 전기 신호를 전달하는 배선 회로 기판(1002)을 포함한다.
배선 회로 기판(1002)은, 절연성을 가지는 카드 기판(1003)으로 구성되며, 그 외면 상에, 각각의 범프에 접속되는 접속부(1004); 및 이 접속부(1004)를 도 12에는 도시되지 않은 측정기와 접속시키는 배선(1005)이 패턴으로서 구비되어 있다. 이 배선 회로 기판(1002)은 전기 회로와 같은 검사 대상물과 접촉하고 있는 범프(32)로부터의 모든 신호를 측정기에 송신하는 역할을 한다.
각 범프(32)와 접속부(1004) 사이의 전기적 도통의 면적이 0.04㎟ 이하로 작음에도 불구하고, 이 프로브 카드(1000)는, 종래 기술에서 사용되던 이방성 도전 고무를 이용하기 보다, 통상의 도전체인 등방성 탄성 도전체(51)를 이용한다. 등 방성 탄성 도전체를 이용함으로써, 이방성 도전 고무를 사용하는 경우와 비교하여, 그 수명의 관점에서 아주 양호한 효과가 발생한다. 이는, 등방성 탄성 고무와 같은 등방성 탄성 도전체가, 시간에 따라 발생하는 도전 입자 배치의 변화에 의해 야기되는 저항값의 변화를 겪지 않기 때문이다.
본 발명자는 실리콘 고무 페이스트에 도전 입자로서 은 충전재(filler)를 첨가함으로써 얻어지는 등방성 탄성 도전체(51)를 사용한다. 또한, 본 발명자는 도전 입자의 형상에 주목하여, 구형(spherical) 도전 입자를 이용한다. 바늘 형상 및 비늘 형상의 도전 충전재와 비교하면, 형상이 변하는 경우에, 베이스 고무에 많은 손상을 주지 않으며, 따라서 베이스 고무의 수명을 연장시킬 수 있다는 장점이 있다. 또한, 사각 전극(30)의 더욱 미소한 면적에 대응하기 위해, 구형 도전 입자의 평균 직경은 20~30㎛로 설정되고, 그 결과로 안정적인 저항률(resistivity)이 확보된다. 이는, 만약 구형 도전 입자의 직경이 30㎛ 이상이면, 제한된 영역 내에 배치될 수 있는 도전 입자의 수가 감소하며, 그 결과 저항값이 불안정하게 되고, 반면에 구형 도전 입자의 직경이 20㎛ 이하이면, 도전 입자가 고무 내에 고르게 확산되기 어렵다는 것이 확인되었기 때문이다.
등방성 탄성 도전체를 이용해서 위와 같이 설명하였지만, 본 발명은 이에 국한되지 않는다. 따라서, 다른 도전체들도, 탄성 도전체라면 이용할 수 있다.
또한, 상술한 실시형태에서는 폴리이미드 수지를 절연 베이스(12)로 사용하였으나, 본 발명은 이에 국한되지 않는다. 따라서, 임의의 수지라도, 그 수지가 선팽창 계수가 크고 형상 안정도가 높다면, 사용할 수 있다.
또한, 상술한 실시형태는 사각 전극을 이용하고 있으나, 본 발명은 전극의 형상을 사각형으로 한정하지 않는다. 따라서, 전극은 환형, 삼각형 등과 같이 임의의 형상이어도 된다.
또한, 상술한 실시형태는 금속막의 예로서 구리 박막을 이용하였으나, 본 발명은 구리에 국한되지 않는다. 따라서, 임의의 금속이라도, 금속막의 재료로서 사용될 수 있다.
<프로브 카드의 평가>
제1 ~ 제3 실시형태의 각각의 방법에 따라서 제조된 범프를 가진 멤브레인을 구비한 프로브 카드를 준비하고, 이 프로브 카드들을 사용하여 전기적 특성 검사를 실시했다. 검사에서는, 제1 ~ 제3 실시형태의 범프를 갖는 멤브레인 각각을 웨이퍼 상에 형성된 전기 회로와 면 접촉시킴으로써 복수의 전기 접촉을 동시에 만들어냈다. 검사 결과는 검사 대상 전기 회로의 접촉부의 직경이 φ100㎛인 경우에도 안정적인 전기 접촉이 확보됐다는 것을 나타낸다.
또한, 다수의 범프를 갖는 열개의 멤브레인을 200㎜ 웨이퍼와 300㎜ 웨이퍼에 대하여 각각 준비해서, 상기 전기적 특성 검사를 20개 멤브레인 모두에 대하여 실행했다. 검사 결과는 범프를 갖는 모든 멤브레인으로부터 양호한 전기 신호가 얻어진 것을 나타낸다. 따라서, 본 발명에 따른 범프를 갖는 멤브레인을 이용한 프로브 카드는 상당히 양호한 수율을 얻을 수 있다는 것을 확인했다.
또한, 전기 회로의 인접한 접촉부와의 사이에 상이한 피치 간격을 가지는 몇가지 종류의 검사 대상을 준비하고, 대응하는 피치 간격을 가지는, 범프를 갖는 멤 브레인을 형성해서, 이들을 이용하여 상기 전기 특성 검사를 실시하였다. 검사 결과는, 전기 회로의 접촉부 사이의 피치 간격이 80㎛인 경우에도, 동일한 피치 간격을 가지는, 범프를 갖는 멤브레인으로부터 양호한 전기 신호를 얻는 것이 가능했다는 것을 나타낸다. 각 볼록형 도전부(31)의 선단의 직경은 φ18㎛ ± 2㎛였다. 범프(32)의 형상을 예리하게 함으로써 피치 간격을 30㎛까지 줄일 수 있는 것 역시 확인하였다.
더 구체적으로는, 각각의 전기 특성 검사가 아래에 기술되는 것처럼 실시되었다.
먼저, 웨이퍼(2000)와 이 웨이퍼(2000) 상에 형성된 전기 회로(2001)의 배선 패턴에 대응하는 프로브 카드(1000)를 상술한 절차에 따라서 준비했다.
다음으로, 도 14에 도시된 바와 같이, 프로브 카드(1000)를 웨이퍼(2000) 상에 배치한다. 이 단계에서, 전기 회로(2001) 상의 전극과 범프(32)의 선단은 면 접촉해야 한다.
이어서, 신호 인가 장치(2002)가 고주파 신호를 프로브 카드(1000)를 통해서 전기 회로(2001)에 인가한다. 프로브 카드(1000)에 포함된 범프(32)는 두 종류로 분류되는데, 배선 기판(1002)에서 어떻게 배선되어 있는가에 따라서, 하나는 신호 인가용이며, 다른 하나는 신호 수신용이 된다.
한편, 신호 측정 장치(2003)가, 프로브 카드(1000)에 포함된 신호 수신용 범프(32)에 의해서 신호를 수신한다.
상술한 것처럼, 전기 특성 검사는 인가되는 고주파 신호와 수신되는 고주파 신호를 비교함으로써 실시된다.
본 발명의 단지 몇가지 예시적인 실시형태만을 위에서 상세하게 설명하였지만, 본 기술분야에서 숙련된 자라면, 본 발명의 새로운 내용과 이점으로부터 크게 벗어나지 않고도 예시적인 실시형태에서 많은 변형이 가능하다는 것을 알 것이다. 따라서, 이러한 변형은 모두 본 발명의 범위 내에 포함된다고 하겠다.
본 발명에 따른 범프를 갖는 멤브레인의 제조 방법은 프로브 카드의 안정된 품질, 저비용, 및 정교함에 기여하며, 각각의 프로브 카드를 전기 회로 상의 전극들과 면 접촉하게 해서 전기 접촉들을 동시에 만들어냄으로써, 일반적으로 반도체 웨이퍼, 액정 디스플레이 패널, 태양 전지 등에 형성되는 미세 전기 회로를 검사하는 프로브 카드에 적합하다.

Claims (13)

  1. 범프를 갖는 멤브레인으로서,
    일단으로부터 타단으로 갈수록 작아지는 직경을 가지는 프로브와, 상기 프로브의 일단의 직경보다 더 큰 직경을 가지는 전극으로 구성되는, 복수의 범프; 및
    상기 범프들을, 서로 절연되도록 소정의 위치에 유지하는 절연 베이스를 포함하며,
    상기 프로브는, 상기 절연 베이스를 두께 방향으로 관통하도록 배치되어 있고, 금속막이 상기 전극과 상기 절연 베이스 사이에 배치되어 있는, 범프를 갖는 멤브레인.
  2. 제1항에 있어서,
    각각의 상기 범프의 선단에서의 표면 거칠기(Ra)가 1㎛ 이상, 3㎛ 이하의 범위에 있는, 범프를 갖는 멤브레인.
  3. 제1항에 있어서,
    상기 금속막이 (a) Ni, (b) Cu, 또는 (c) Ni와 Cu 중 적어도 하나가 주성분인 합금 중의 하나로 이루어져 있는, 범프를 갖는 멤브레인.
  4. 제1항에 있어서,
    각각의 상기 범프의 일부가 등방성 탄성 도전체인, 범프를 갖는 멤브레인.
  5. 제4항에 있어서,
    상기 등방성 탄성 도전체의 압축률이 10% 이상, 50% 이하의 범위에 있는, 범프를 갖는 멤브레인.
  6. 프로브 카드로서,
    전기 회로의 외부로 노출되어 있고, 상기 외부와 전기적으로 도통할 수 있는 전극을 포함하는 상기 전기 회로에 대응하는 배선 패턴을 구비하고 있는 배선 회로 기판; 및
    제1항 내지 제5항 중 어느 한 항의 범프를 갖는 멤브레인을 포함하는, 프로브 카드.
  7. 범프를 갖는 멤브레인의 제조 방법으로서, 상기 방법은,
    금속막 층, 절연체 층, 몰드 베이스 층 및 정지층이 언급된 순서로 적층된 층상체를 준비하는 공정;
    상기 층상체에 미세 홀을 형성하는 공정으로서, 상기 미세 홀의 각각은 상기 금속막 층으로부터 상기 몰드 베이스 층으로 갈수록 작아지는 직경을 가지는, 공정;
    상기 절연 베이스 층을 대면하지 않는 상기 금속막의 면 상에 수지 패턴층을 형성하는 공정으로서, 상기 수지 패턴층은, 상기 절연 베이스 층을 대면하지 않는 상기 금속막 층의 면에서, 상기 미세 홀의 직경보다 더 큰 직경을 가지며, 상기 미세 홀과 각각이 연통되어 있는, 개구부를 구비한, 공정;
    상기 미세 홀과 상기 개구부를 도전성 물질로 충진함으로써, 일단으로부터 타단으로 갈수록 작아지는 직경을 갖는 프로브와, 상기 프로브의 일단의 직경보다 더 큰 직경을 갖는 전극을 구비하는 각각의 범프를 형성하는 공정;
    상기 범프가 서로 절연되도록 상기 금속막 층의 일부를 제거하는 공정;
    상기 절연 베이스 층으로부터 상기 몰드 베이스 층을 제거하는 공정; 및
    상기 수지 패턴층을 제거하는 공정을 포함하는, 범프를 갖는 멤브레인의 제조 방법.
  8. 제7항에 있어서,
    상기 미세 홀을 형성하는 공정은, 레이저 빔을 상기 층상체에 조사하여, 상기 층상체가 상기 금속막 층으로부터 상기 정지층까지 관통되도록 함으로써 실행되는, 범프를 갖는 멤브레인의 제조 방법.
  9. 제8항에 있어서,
    상기 레이저 빔은, 레이저 빔 조사에 대한 조건을 연속적으로 변화시키면서 조사되는, 범프를 갖는 멤브레인의 제조 방법.
  10. 제7항에 있어서,
    상기 범프를 형성하는 공정에서는, 금속 도금법에 의해 상기 도전체 물질이 상기 미세 홀 및 상기 개구부에 충진되는, 범프를 갖는 멤브레인의 제조 방법.
  11. 제7항에 있어서,
    각각의 상기 범프의 전극 외면 상에 등방성 탄성 도전체를 형성하는 공정을 더 포함하는, 범프를 갖는 멤브레인의 제조 방법.
  12. 전기 회로의 검사 방법으로서, 상기 방법은 제6항의 프로브 카드를 상기 전기 회로 상의 전극과 접촉하도록 하여 실행되는, 전기 회로의 검사 방법.
  13. 제12항에 있어서,
    상기 전기 회로가 웨이퍼 상의 복수의 반도체 장치인, 전기 회로의 검사 방법.
KR1020050094362A 2004-10-08 2005-10-07 범프를 갖는 멤브레인, 그 제조 방법 및 전기 회로 검사방법 KR100989482B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00296948 2004-10-08
JP2004296948A JP4852236B2 (ja) 2004-10-08 2004-10-08 バンプ付きメンブレンおよびその製造方法およびウエハの検査方法

Publications (2)

Publication Number Publication Date
KR20060052111A true KR20060052111A (ko) 2006-05-19
KR100989482B1 KR100989482B1 (ko) 2010-10-22

Family

ID=36144622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094362A KR100989482B1 (ko) 2004-10-08 2005-10-07 범프를 갖는 멤브레인, 그 제조 방법 및 전기 회로 검사방법

Country Status (3)

Country Link
US (1) US7292056B2 (ko)
JP (1) JP4852236B2 (ko)
KR (1) KR100989482B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366033B1 (ko) * 2012-07-06 2014-02-24 (주) 루켄테크놀러지스 프로브 필름, 그를 포함하는 프로브 유닛 및 프로브 필름의 제조방법
US12000098B2 (en) 2016-06-14 2024-06-04 MKB Company, LLC Silt fence configured for capturing pollutants and fabric forming the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR100752672B1 (ko) * 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
JP4612605B2 (ja) * 2006-10-03 2011-01-12 株式会社みくに工業 コンタクトプローブの製造方法
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) * 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
JP2011258591A (ja) 2010-06-04 2011-12-22 Mitsubishi Electric Corp 半導体素子の検査方法、半導体素子の検査装置、及び半導体素子
CN102289107A (zh) * 2011-07-01 2011-12-21 深圳市华星光电技术有限公司 液晶面板预倾角的制作装置和方法
KR20130062720A (ko) * 2011-12-05 2013-06-13 삼성전기주식회사 기판 및 그 제조방법, 그리고 프로브 카드
JP5859834B2 (ja) * 2011-12-06 2016-02-16 エルフィノート・テクノロジー株式会社 プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法
US9310649B2 (en) * 2014-08-19 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd Alignment method of alignment film
CN104133323A (zh) * 2014-08-19 2014-11-05 深圳市华星光电技术有限公司 导向膜配向方法
CN113533805B (zh) * 2020-04-20 2024-01-23 台湾中华精测科技股份有限公司 分隔式薄膜探针卡及其弹性模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224515A (ja) * 1989-02-27 1990-09-06 Tdk Corp 圧電振動子及びその製造方法
JP3098130B2 (ja) 1993-02-01 2000-10-16 日東電工株式会社 テストヘッド構造体およびこの使用方法
JPH07123490A (ja) * 1993-10-27 1995-05-12 Toto Ltd 骨伝導マイクロホン
JP2984205B2 (ja) 1996-01-10 1999-11-29 日東電工株式会社 異方導電フィルム
JPH10163805A (ja) * 1996-11-26 1998-06-19 Kyocera Corp ラダー型フィルタ
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JP3900732B2 (ja) * 1999-02-17 2007-04-04 Jsr株式会社 異方導電性シートおよびその製造方法
JP2001066341A (ja) * 1999-08-30 2001-03-16 Ibiden Co Ltd 導通検査方法及び導通検査装置
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP4556327B2 (ja) * 2000-12-25 2010-10-06 凸版印刷株式会社 検査治具の製造方法
JP2003043066A (ja) * 2001-07-26 2003-02-13 Hoya Corp コンタクトプローブ部材及びその製造方法
KR101047711B1 (ko) * 2002-08-07 2011-07-08 호야 가부시키가이샤 콘택 부품과 그 제조방법 및 콘택 부품을 구비한 검사 기구
JP2004172588A (ja) * 2002-10-28 2004-06-17 Jsr Corp シート状コネクターおよびその製造方法並びにプローブ装置
JP2005172509A (ja) 2003-12-09 2005-06-30 Jsr Corp シート状プローブおよびその製造方法並びにその応用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366033B1 (ko) * 2012-07-06 2014-02-24 (주) 루켄테크놀러지스 프로브 필름, 그를 포함하는 프로브 유닛 및 프로브 필름의 제조방법
US12000098B2 (en) 2016-06-14 2024-06-04 MKB Company, LLC Silt fence configured for capturing pollutants and fabric forming the same

Also Published As

Publication number Publication date
US20060076967A1 (en) 2006-04-13
JP4852236B2 (ja) 2012-01-11
US7292056B2 (en) 2007-11-06
JP2006105933A (ja) 2006-04-20
KR100989482B1 (ko) 2010-10-22

Similar Documents

Publication Publication Date Title
KR100989482B1 (ko) 범프를 갖는 멤브레인, 그 제조 방법 및 전기 회로 검사방법
US7049837B2 (en) Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
US8378704B2 (en) Substrate for a probe card assembly
JPH09281144A (ja) プローブカードとその製造方法
US11061070B2 (en) Guide plate for probe card and manufacturing method thereof, and probe card having same
KR20090128186A (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
US20210199696A1 (en) Method of manufacturing probe card and probe card manufactured using same
KR20140079283A (ko) 시험 장치 및 그 시험 방법
JP2796070B2 (ja) プローブカードの製造方法
US20130206460A1 (en) Circuit board for semiconductor device inspection apparatus and manufacturing method thereof
JP3955795B2 (ja) 半導体装置の製造方法
JP5859834B2 (ja) プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法
JP6333225B2 (ja) プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
JP4246558B2 (ja) プローブ用配線基板及び半導体素子の製造方法
JP3693218B2 (ja) 半導体装置用コンタクタ
WO2024004205A1 (ja) プローブカード
JP2002134572A (ja) 半導体素子検査装置
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
TWI601959B (zh) Proximity patch for probe card, method for manufacturing patch for probe card and probe card
WO2022208708A1 (ja) プローブカード
JP5164543B2 (ja) プローブカードの製造方法
JP2005172509A (ja) シート状プローブおよびその製造方法並びにその応用
JP2009047565A (ja) シート状プローブおよびその製造方法
JPH1090307A (ja) プローブカードの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee