KR20060042727A - 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치 - Google Patents

유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치 Download PDF

Info

Publication number
KR20060042727A
KR20060042727A KR1020040091489A KR20040091489A KR20060042727A KR 20060042727 A KR20060042727 A KR 20060042727A KR 1020040091489 A KR1020040091489 A KR 1020040091489A KR 20040091489 A KR20040091489 A KR 20040091489A KR 20060042727 A KR20060042727 A KR 20060042727A
Authority
KR
South Korea
Prior art keywords
derivatives
insulating layer
semiconductor layer
organic semiconductor
organic
Prior art date
Application number
KR1020040091489A
Other languages
English (en)
Other versions
KR100669752B1 (ko
Inventor
양남철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040091489A priority Critical patent/KR100669752B1/ko
Priority to JP2005200427A priority patent/JP4384623B2/ja
Priority to US11/267,425 priority patent/US8030642B2/en
Priority to EP05110398A priority patent/EP1657751B1/en
Priority to DE602005010185T priority patent/DE602005010185D1/de
Priority to CNB2005101315368A priority patent/CN100568572C/zh
Publication of KR20060042727A publication Critical patent/KR20060042727A/ko
Application granted granted Critical
Publication of KR100669752B1 publication Critical patent/KR100669752B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Abstract

본 발명은, 기판 일면 상에 형성된 소스/드레인 전극;
상기 소스/드레인 전극 상부에 배치되며 소스/드레인 영역 및 채널 영역을 구비하는 유기 반도체 층;
상기 유기 반도체 층의 상부에 배치되는 게이트 전극;을 구비하고,
상기 유기 반도체 층 일면 상에 형성되는 제 1 절연층이 구비되되, 상기 유기 반도체 층의 소스/드레인 영역 및 채널 영역을 포함하는 활성 영역 외곽부를 따라 상기 유기 반도체 층 및 상기 제 1 절연층의 적어도 일부에 관통부가 구비되는 것을 특징으로 하는 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치와, 이들을 제조하는 방법을 제공한다.

Description

유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시장치{Organic thin film transistor, method for manufacturing the same and Flat panel display with the same}
도 1a 내지 도 1f는 본 발명의 일실시예에 따른 유기 박막 트랜지스터의 제조 과정을 도시하는 부분 단면도들,
도 2a 및 도 2b는 상기 실시예의 변형예에 따른 유기 박막 트랜지스터의 제조 과정을 도시하는 부분 단면도들,
도 3은 본 발명의 다른 일실시예에 따른 유기 전계 발광 디스플레이 장치를 도시하는 부분 단면도.
<도면의 주요 부분에 대한 간단한 설명>
110, 210...기판 120a,b...소스/드레인 전극
130...유기 반도체 층 131...유기 반도체 층 관통부
140a...제 1 절연층 140b...제 2 절연층
142a...절연 관통부 150...게이트 전극
160...평탄화 층 270...제 1 전극
280...화소 정의층 290...유기 전계 발광부
300...제 2 전극
본 발명은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는, 인접한 유기 박막 트랜지스터 소자 간의 크로스-토크로 인한 소자 오작동을 방지할 수 있는 구조의 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 반도체층은 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.
이러한 플렉서블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는 데, 이렇게 플라스틱 기판을 사용할 경우에는 전술한 바와 같이, 고온 공정을 사용하지 않고, 저온 공정을 사용해야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.
그런데, 이와 같은 유기 반도체에서 인접한 소자들 간의 크로스-토크로 인한 오작동 문제가 대두되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 간단한 공정을 통하여 형성되어 인접 소자 간의 크로스-토크를 저감 내지 방지할 수 있는 구조의 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면,
기판 일면 상에 형성된 소스/드레인 전극;
상기 소스/드레인 전극 상부에 배치되며 소스/드레인 영역 및 채널 영역을 구비하는 유기 반도체 층;
상기 유기 반도체 층의 상부에 배치되는 게이트 전극;을 구비하고,
상기 유기 반도체 층 일면 상에 제 1 절연층이 구비되되, 상기 유기 반도체 층의 소스/드레인 영역 및 채널 영역을 포함하는 활성 영역 외곽부를 따라 상기 유기 반도체 층 및 상기 제 1 절연층의 적어도 일부에 관통부가 구비되는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 관통부는 상기 소스/드레인 영역 및 채널 영역을 포함하는 유기 반도체 층의 외곽부를 따라 폐곡선을 이룰 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 관통부는 상기 유기 반도체 층의 상기 소스/드레인 영역 및 채널 영역 이외의 영역을 모두 포함할 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유 도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함할 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 제 1 절연층은 포토-레지스트를 포함할 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 제 1 절연층은 네가티브 포토-레지스트를 포함할 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 네가티브 포토-레지스트는 폴리이미드계 수지, 아크릴계 수지, 에폭시계 수지, 하이드록시스타이렌계 수지, 페놀계 수지, 폴리페놀계 수지, 및 이들의 유도체 중의 하나 이상을 포함할 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 제 1 절연층의 일면 상에 상기 제 1 절연층을 덮도록 제 2 절연층이 더 구비될 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 제 2 절연층은 SiO2, SiNx, SiON, Al2O3, Ta2O5, BST, PZT 중의 하나 이상을 포함하는 무기 절연층일 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 제 2 절연층은 PMMA(poly methylmethacrylate) 유도체를 포함하는 아크릴계 고분자, PS(polystyrene) 유도체를 포함하는 폴리스타이렌계 공중합체, PVN(poly(1-vinylnaphthalene)) 유도체를 포함하는 폴리비닐아릴렌계 고분자, 폴리부타디엔계 공중합체, 폴리이소부티렌계 공중합체, PVP(poly(4-vinylphenol)) 유도체를 포함하는 페놀계 고분자, 노볼락계 수지, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소로 부분 치환 또는 완전 치환된 불소계 고분자, 파릴렌(parylene) 유도체를 포함하는 p-자일리렌계 고분자, PVA(polyvinylalcohol) 유도체를 포함하는 비닐알콜계 고분자, 메틸실록산 고분자, 및 이들의 하나 이상을 포함하는 고분자계 유기 절연층일 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 고분자계 유기 절연층은 비경화 고분자로 구성될 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 고분자계 유기 절연층은 경화 고분자로 구성될 수도 있다.
본 발명의 유기 박막 트랜지스터에 따르면, 상기 제 1 절연층과 상기 제 2 절연층은 동일한 재료로 구성될 수도 있다.
본 발명의 다른 일면에 따르면,
기판 일면 상에 형성되는 유기 박막 트랜지스터 층과;
상기 유기 박막 트랜지스터 층과 전기적 소통을 이루는 화소부를 구비하는 평판 디스플레이 장치에 있어서,
상기 유기 박막 트랜지스터 층은:
기판 일면 상에 형성된 소스/드레인 전극;
상기 소스/드레인 전극 상부에 배치되며 소스/드레인 영역 및 채널 영역을 구비하는 유기 반도체 층;
상기 유기 반도체 층의 상부에 배치되는 게이트 전극;을 구비하고,
상기 유기 반도체 층 일면 상에 제 1 절연층이 구비되되, 상기 유기 반도체 층의 소스/드레인 영역 및 채널 영역을 포함하는 활성 영역 외곽부를 따라 상기 유기 반도체 층 및 상기 제 1 절연층의 적어도 일부에 관통부가 구비되는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 관통부는 상기 소스/드레인 영역 및 채널 영역을 포함하는 유기 반도체 층의 외곽부를 따라 폐곡선을 이룰 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 관통부는 상기 유기 반도체 층의 상기 소스/드레인 영역 및 채널 영역 이외의 영역을 모두 포함할 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함할 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 제 1 절연층은 포토-레지스트를 포함할 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 제 1 절연층은 네가티브 포토-레지스트를 포함할 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 네가티브 포토-레지스트는 폴리이미드계 수지, 아크릴계 수지, 에폭시계 수지, 하이드록시스타이렌계 수지, 페놀계 수지, 폴리페놀계 수지, 및 이들의 유도체 중의 하나 이상을 포함할 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 제 1 절연층의 일면 상에 상기 제 1 절연층을 덮도록 제 2 절연층이 더 구비되도록 할 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 제 2 절연층은 SiO2, SiNx, SiON, Al2O3, Ta2O5, BST, PZT 중의 하나 이상을 포함하는 무기 절연층일 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 제 2 절연층은 PMMA(poly methylmethacrylate) 유도체를 포함하는 아크릴계 고분자, PS(polystyrene) 유도체를 포함하는 폴리스타이렌계 공중합체, PVN(poly(1-vinylnaphthalene)) 유도체를 포함하는 폴리비닐아릴렌계 고분자, 폴리부타디엔계 공중합체, 폴리이소부티렌계 공중합체, PVP(poly(4-vinylphenol)) 유도체를 포함하는 페놀계 고분자, 노볼락계 수지, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소로 부분 치환 또는 완전 치환된 불소계 고분자, 파릴렌(parylene) 유도체를 포함하는 p-자일리렌계 고분자, PVA(polyvinylalcohol) 유도체를 포함하는 비닐알콜계 고분자, 메틸실록산 고분자, 및 이들의 하나 이상을 포함하는 고분자계 유기 절연층일 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 고분자계 유기 절연층은 비경화 고분자로 구성될 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 고분자계 유기 절연층은 경화 고분자로 구성될 수도 있다.
본 발명의 평판 디스플레이 장치에 따르면, 상기 제 1 절연층과 상기 제 2 절연층은 동일한 재료로 구성될 수도 있다.
본 발명의 또 다른 일면에 따르면,
기판 일면 상에 소스/드레인 전극을 형성하는 단계;
상기 소스/드레인 전극의 일면 상에 유기 반도체 층을 형성하는 단계;
상기 유기 반도체 층의 일면 상에 제 1 절연층을 형성하는 단계;
상기 유기 반도체 층의 소스/드레인 영역 및 채널 영역을 포함하는 활성 영역 외곽부를 따라 상기 제 1 절연층의 적어도 일부에 절연 관통부를 형성하도록 상기 제 1 절연층을 패턴화하는 단계;
상기 관통부를 통하여 노출된 상기 유기 반도체 층의 적어도 일부를 제거하여 유기 반도체 층 관통부를 형성하는 단계;
상기 제 1 절연층의 상부에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법을 제공한다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 상기 절연 관통부 및 상기 유기 반도체 층 관통부는 폐곡선을 이룰 수도 있다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 상기 절연 관통부 및 상기 유기 반도체 층 관통부는 상기 유기 반도체 층의 상기 소스/드레인 영역 및 채널 영역 이외의 영역을 모두 포함할 수도 있다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 상기 유기 반도체 층으로, 상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공 중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 재료를 사용할 수도 있다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 상기 제 1 절연층을 포토-레지스트를 포함하는 재료를 사용할 수도 있다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 상기 제 1 절연층으로 네가티브 포토-레지스트를 포함하는 재료를 사용할 수도 있다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 상기 네가티브 포토-레지스터는 폴리이미드계 수지, 아크릴계 수지, 에폭시계 수지, 하이드록시스타이렌계 수지, 페놀계 수지, 폴리페놀계 수지, 및 이들의 유도체 중의 하나 이상을 포함 수도 있다.
상기 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면, 상기 유기 반도체 층 관통부를 형성하는 단계와 상기 게이트 전극을 형성하는 단계 사이에, 적어도 상기 제 1 절연층의 상부에 제 2 절연층을 포함하는 하나 이상의 추가 절연층을 더 형성하는 단계를 더 포함하고, 상기 게이트 전극을 형성하는 단계는, 상기 추가 절연층의 일면 상에 게이트 전극을 형성하는 단계일 수도 있다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.
도 1a 내지 도 1f에는 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 부분 단면도들이 도시되어 있다. 먼저 도 1a에 도시된 바와 같이, 기판(110)의 일면 상에는 도전층이 형성된 후, 적절한 패턴화 과정을 거쳐 소스/드레인 전극(120a,b)이 형성된다.
여기서, 기판(110)은 글래스 재일 수도 있고, 예를 들어 폴리에틸렌 테레프탈레이트(polyethylene terephthalate: PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에테르 술폰(polyether sulfone: PES), 폴리에테르 이미드(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 재일 수도 있다.
소스/드레인 전극(120a,b)은 다양한 도전성 재료로 형성될 수 있으나, 하부 기판(110)과의 밀착성을 고려하여 금속층으로 이루어지는 것이 바람직하다. 경우에 따라서는, 소스/드레인 전극(120a,b)을 형성하는 과정에서 발생 가능한 하부 기판(110)의 손상을 방지하기 위하여 버퍼층(미도시)이 더 구비될 수도 있다.
소스/드레인 전극(120a,b)이 형성된 후, 도 1b에 도시된 바와 같이, 소스/드 레인 전극(120a,b)의 일면 상에는 유기 반도체 층(130)이 전면 형성된다. 유기 반도체 층(130)은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것이 바람직하다.
유기 반도체 층(130)은, 하부에 배치된 소스/드레인 전극(120a,b)과의 교차 유무에 따른 소스 영역(130a), 드레인 영역(130b) 및 채널 영역(130c)을 포함하는 활성 영역(130')과, 활성 영역(130)의 외측을 따라 배치되는 외곽부, 즉 비활성 영역(130'')을 구비한다.
유기 반도체 층(130)이 형성된 후, 유기 반도체 층(130)의 일면 상에는 복수의 절연층이 형성된다. 먼저, 도 1c에 도시된 바와 같이, 유기 반도체 층(130)의 일면 상에는 제 1 절연층(140a)이 형성된다. 그리고, 도 1d에 도시된 바와 같이, 적절한 패턴화 공정을 통하여 유기 반도체 층(130)의 일면 상에 형성된 제 1 절연층(140a)에는 절연 관통부(142a)가 형성된다.
이러한 제 1 절연층(140a)의 패턴화 공정은 다양한 방법이 사용될 수 있으나, 도 1c 및 도 1d에 도시된 바와 같은 본 발명에 따른 일 실시예로서 포토리소그라피 법을 이용할 수도 있다. 즉, 도 1c 및 도 1d에 도시된 바와 같이, 제 1 절연층(140a)으로 포토-레지스트를 포함하는 재료를 사용함으로써 간단한 노광 및 현상 공정을 통하여 제 1 절연층(140a)을 패턴화시킬 수 있다. 제 1 절연층(140a)으로는 포토-레지스트 이외에도 다양한 절연성 재료가 사용될 수 있으나, 차후 형성되는 절연 관통부(142a)를 고려하여, 공정상 용이한 재료로 선택되는 것이 바람직하다.
상기 제 1 절연층(140a)에 형성된 관통부(142a)는 소스/드레인 영역, 채널 영역을 포함하는 유기 반도체 층의 활성 영역(130', 도 1b 참조)의 외곽부, 즉 각의 유기 박막 트랜지스터 사이의 영역에 형성된다. 상기 관통부(142a)는 유기 반도체 층(130)의 외곽부 어느 일측에 형성될 수도 있고, 경우에 따라서 관통부(142a)는 유기 반도체 층(130)의 외곽부를 둘러싸는 폐곡선을 이룰 수도 있다. 하지만, 본 발명이 이에 국한되는 것은 아니다. 즉, 잔류 부분으로 인한 제작 오류를 최소화시키기 위하여, 관통부(142a)는 소스/드레인 영역 및 채널 영역을 포함하는 유기 반도체 층의 활성 영역(130', 도 1b 참조)을 제외한 모든 영역에 형성될 수도 있다.
이러한 관통부(142a)는 다양한 방법으로 이루어질 수 있으나, 공정의 용이함을 위하여, 전술한 바와 같이 제 1 절연층(140a)을 포토-레지스트를 포함하는 재료로 구성하여 포토 리소그라피법을 이용하여 관통부(142a)를 형성할 수도 있다. 즉, 도 1c에 도시된 바와 같이, 네가티브 포토-레지스트를 포함하는 재료로 제 1 절연층(140a)을 구성한 후, 적절한 마스크 패턴을 통하여 유기 반도체 층(130)의 활성 영역(130')에 대응하는 제 1 절연층(140a)의 영역 이외의 부분을 광원(미도시)을 통하여 노광시키고 이를 현상함으로써, 도 1d에 도시된 바와 같이 제 1 절연층(140a)에 절연 관통부(142a)를 형성할 수 있다. 제 1 절연층(140a)으로 네가티브 포토-레지스트를 사용함으로써, 관통부를 통해 노출된 하부 유기 반도체 층(130)의 제거 공정에서 절연층(140a)이 내용제성을 가질 수 있고, 상부에 제 2 절연층(140b)의 성막 공정에서 하부 절연층(140a)의 치수안정성을 확보하는 효과를 가질 수도 있다. 본 실시예에서는 노광 및 현상 공정을 통한 절연 관통부(142a) 형성에 대하여 기술되었으나, 본 발명에 따른 절연 관통부는 이에 국한되지 않고 에칭 공정을 통하여 이루어질 수도 있는 등 다양한 방법을 통하여 절연 관통부(142a)를 형성할 수도 있다.
제 1 절연층(140a)에 절연 관통부(142a)를 형성한 후, 도 1e에 도시된 바와 같이, 제 1 절연층(140a)에 형성된 절연 관통부(142a)를 통하여 노출된 유기 반도체 층(130)의 비활성 영역(130'')의 적어도 일부를 제거하여 유기 반도체 층 관통 부(131)를 형성한다.
이러한 제거 공정, 즉 유기 반도체 층 관통부(131) 형성 공정은, 유기 반도체 층(130)을 이루는 유기 반도체 물질을 용해시킬 수 있는 용제(solvent)를 사용함으로써 이루어지는데, 유기 반도체 층(130)으로 제 1 절연층(140a)에 의하여 노출되지 않은 부분들은 용제와의 직접적인 접촉이 차단됨으로써 용제로부터 보호된다. 다만, 용제를 사용하여 유기 반도체 층(130)의 비활성 영역(130'')의 적어도 일부를 제거함에 있어, 절연 관통부(142a)의 측면으로부터 유기 반도체 층(130)의 활성 영역(130')으로의 침습을 방지하기 위하여, 절연 관통부(142a)의 폭과 사용되는 용제의 양을 적절하게 선택하는 것이 바람직하다. 특히, 사용되는 용제의 용해도가 지나치거나 사용 양이 과도한 경우, 측면으로부터 유기 반도체 층(130)을 침습함으로써 원치 않는 영역에 손상을 가할 수도 있고, 사용되는 용제의 용해도가 너무 작거나 사용 양이 과소한 경우, 절연 관통부(142a)를 통하여 노출된 유기 반도체 층(130)의 비활성 영역(130'')이 완전히 제거되지 않고 잔류함으로써 완벽한 크로스-토크 방지를 달성하지 못할 수도 있기 때문에, 사용되는 용제의 적절한 선택이 중요하다.
유기 반도체 층 관통부(131)는 유기 반도체 층(130) 활성 영역(130')의 외곽부, 즉 비활성 영역(130'')의 적어도 일부에 형성됨으로써, 서로 인접한 박막 트랜지스터 간의 크로스-토크(cross-talk)로 인한 개개의 유기 박막 트랜지스터의 오작동을 방지할 수도 있다. 이러한 유기 반도체 층 관통부(131)는 상기한 절연 관통부(142a)의 경우와 마찬가지로 폐곡선을 이룰 수도 있으며, 상기한 바와 같이 유기 반도체 층의 활성 영역을 제외한 모든 영역에 대하여 제거된 영역으로 구성될 수도 있다.
유기 반도체 층 관통부(131)가 형성된 후, 도 1f에 도시된 바와 같이, 제 1 절연층(140a)의 상부에는 게이트 전극(150)이 형성된다. 상기 게이트 전극(150)은 적어도 소스/드레인 전극(120a,b) 및 유기 반도체 층(130)의 활성 영역(130')과 교차되는 위치에 형성될 수 있다. 형성 방법으로는 파인 메탈 마스크(FMM; fine metal mask) 등을 이용한 증착 등의 방법이 이용될 수 있으며, 그 외에도 다양한 방법이 이용될 수 있다. 상기 게이트 전극(150)으로는 Mo, W 등과 같은 금속성 재료뿐만 아니라 도전성 고분자 물질과 같은 다양한 도전성 재료가 사용될 수도 있다.
한편, 상술한 바와 같은 유기 박막 트랜지스터의 변형예로서, 도 2a 및 도 2b에 도시된 바와 같은 구조를 사용할 수도 있다.
즉, 도 1e에 도시된 바와 같이 상기 유기 반도체 층 관통부(131)가 형성된 후, 도 2a에 도시된 바와 같이, 제 1 절연층(140a)의 상부에 제 2 절연층(140b)이 형성되도록 할 수 있다. 제 2 절연층(140b)을 구성하는 재료로 다양한 재료가 선택될 수 있는데, 경우에 따라서는 하부의 제 1 절연층(140a)과의 밀착성 및 공정성을 고려하여 SiO2, SiNx, SiON, Al2O3, Ta2O5, BST, PZT 중의 하나 이상을 포함하는 무기 절연층으로 구성될 수도 있고, PMMA(poly methylmethacrylate) 유도체를 포함하는 아크릴계 고분자, PS(polystyrene) 유도체를 포함하는 폴리스타이렌계 공중합체, PVN(poly(1-vinylnaphthalene)) 유도체를 포함하는 폴리비닐아릴렌계 고분 자, 폴리부타디엔계 공중합체, 폴리이소부티렌계 공중합체, PVP(poly(4-vinylphenol)) 유도체를 포함하는 페놀계 고분자, 노볼락계 수지, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소로 부분 치환 또는 완전 치환된 불소계 고분자, 파릴렌(parylene) 유도체를 포함하는 p-자일리렌계 고분자, PVA(polyvinylalcohol) 유도체를 포함하는 비닐알콜계 고분자, 메틸실록산 고분자, 및 이들의 하나 이상을 포함하는 고분자계 유기 절연층으로 구성될 수도 있으며, 무기 절연층 및 유기 절연층을 포함하는 복수의 절연층으로 구성될 수도 있는 등 다양한 변형이 가능하며, 고분자계 유기 절연층은 비경화 고분자로 구성될 수도 있고, 열 및/또는 자외선에 의한 경화 고분자로 구성될 수도 있다.
제 2 절연층(140b)은 적어도 절연 관통부(142a) 및 유기 절연층 관통부(131)에 채워짐으로써, 차후 형성되는 게이트 전극(150, 도 1g 참조) 등과 같은 도전성 층이 형성되는 과정에서 유기 절연층 관통부(131)의 하면에 도전성 재료가 형성되어 인접한 박막 트랜지스터 간의 전기적 소통을 가능하게 하여 크로스-토크를 유발시키는 것을 방지할 수 있다.
본 실시예에서는, 제 1 절연층(140a)과 제 2 절연층(140b)을 서로 상이한 재료로 구성하는 것으로 기술되었으나, 본 발명이 이에 국한되는 것은 아니다. 즉, 제 1 절연층과 제 2 절연층을 포함하는 복수의 절연층이 구비되되, 유기 반도체 층의 활성 영역의 외곽부를 따라 유기 반도체 층 및 제 1 절연층의 적어도 일부에 관통부가 구비되는 범위에서, 제 1 절연층과 제 2 절연층은 서로 동일한 재료로 구성될 수도 있는 등 다양한 변형이 가능하다.
제 2 절연층(140b)이 형성된 후, 도 2b에 도시된 바와 같이, 제 2 절연층(140b)의 일면 상으로, 적어도 소스/드레인 전극(120a,b) 및 유기 반도체 층(130)의 활성 영역(130')과 교차되는 위치에 게이트 전극(150)을 형성한다. 게이트 전극(150)으로는 Mo, W 등과 같은 금속성 재료뿐만 아니라 도전성 고분자 물질과 같은 다양한 도전성 재료가 사용될 수도 있다.
한편, 상기한 바와 같은 구조의 유기 박막 트랜지스터는 다양한 구현예를 이룰 수 있다. 도 3에는 본 발명의 일실시예에 따른 평판 디스플레이 장치, 특히 유기 전계 발광 디스플레이 장치가 도시되어 있는데, 여기서, 한 개의 유기 박막 트랜지스터와 한 개의 디스플레이 화소가 도시되었으나 이는 본 발명을 설명하기 위한 일예로서 본 발명이 이에 국한되지는 않는다.
전계 발광 디스플레이 장치(200)의 디스플레이 영역은 화소부(200a)와 유기 박막 트랜지스터 층(200b)으로 구성된다. 유기 박막 트랜지스터 층(200b)은 상기한 유기 박막 트랜지스터의 구조와 동일하다. 기판(210)의 일면에는 소스/드레인 전극(220a,b)이 형성되고, 소스/드레인 전극(220a,b)을 덮도록 유기 반도체 층(230)이 형성된다. 유기 반도체 층(230)의 상부에는 제 1 절연층(240a)과 제 2 절연층(240b)이 형성되고, 제 2 절연층(240b)의 상부에는 게이트 전극(250)이 배치되며, 이들 유기 박막 트랜지스터 층을 덮도록 절연층으로서의 평탄화 층(260)이 배치된다. 도 3에서 게이트 전극(250)은 평탄화 층(260)에 의하여 덮이는 것으로 도시되었으나, 게이트 전극(250)과 평탄화 층(260) 사이에는 무기 절연층(미도시)이 추가적으로 형성될 수 있는 등 다양한 변형이 가능하다.
평탄화 층(260)의 일면 상에는 제 1 전극층(270)이 형성되는데, 제 1 절연층(240a), 제 2 절연층(240b) 및 평탄화 층(260)에 형성된 비아홀(261)을 통하여 제 1 전극층(270)은 유기 박막 트랜지스터 층의 드레인 전극(220b)과 전기적으로 소통을 이룬다.
제 1 전극층(270)은 다양한 구성이 가능한데, 예를 들어, 도 3에 도시된 바와 같이 제 1 전극층(270)이 애노드 전극으로 작동하고 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있고, 배면 발광형인 경우 제 1 전극층(270)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있으며, 제 1 전극층(270)은 단일층, 이중층에 한정되지 않고 , 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
평탄화 층(260)의 일면 상에는 화소 정의층(280)이 형성되는데, 화소 정의층(280)은 제 1 전극층(270)의 일면으로 빛을 취출시키기 위한 화소 개구부(271)를 정의한다. 제 1 전극층(270)의 일면 상에는 유기 전계 발광부(290)가 형성된다.
유기 전계 발광부(290)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
제 2 전극층(300)도, 제 1 전극층(270)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제 2 전극층(300)이 캐소드 전극으로 작동하고 발광 유형이 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(290)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있고, 배면 발광형인 경우 제 2 전극층(300)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있으며, 제 2 전극층(300)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시예에서는 제 1 전극층(270)이 애노드 전극으로, 그리고 제 2 전극층(300)이 캐소드 전극으로 작동하는 경우에 대 하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다.
또 한편, 도면에는 도시되지 않았으나, 기판(210) 상에 형성된 유기 박막 트랜지스터 층 및 화소부로 구성되는 디스플레이 영역은 밀봉 부재에 의하여 밀봉된다. 즉, 제 2 전극층(300)의 상부에 밀봉 기판이 개재되어, 적어도 디스플레이 영역을 밀봉시킬 수도 있고, 제 2 전극층의 일면 상에 하나 이상의 층을 구비하는 박막 형태의 밀봉층이 형성될 수도 있는 등, 밀봉 구조는 어느 특정 형태에 한정되는 것은 아니다.
상기한 실시예들은 본 발명을 설명하기 위한 일예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 유기 박막 트랜지스터가, 인접하는 유기 박막 트랜지스터와의 관계에 있어 유기 반도체 층의 적어도 일부에 유기 반도체 층 관통부를 구비하는 범위에서 다양한 변형이 가능하다. 즉, 상기한 유기 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형예를 고려할 수 있다.
상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 유기 반도체 층의 형성 과정을 단순하게 유지하면서도, 추가적인 간단한 공정을 통하여 인근 박막 트랜지스터와 격리시킴으로써 박막 트랜지스터들 간의 크로스-토크로 인한 간섭을 방지하여 오작동을 방지할 수 있다.
둘째, 절연 관통부를 형성시 유기 반도체 층의 일면 상에 형성된 절연층을 포토-레지스터, 특히 네가티브 포토-레지스트를 사용함으로써 공정의 신속성 및 높은 해상도를 유지함과 동시에 하부 유기 반도체 층과의 밀착성을 증대 내지 유지함으로써, 공정 단가 및 제품 성능을 확보할 수도 있다.
셋째, 상기한 유기 박막 트랜지스터를 구비하는 평판 디스플레이 장치를 통하여, 화소 간의 오작동을 방지하여 화면 품질이 개선된 구조의 평판 디스플레이 장치를 제공할 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (34)

  1. 기판 일면 상에 형성된 소스/드레인 전극;
    상기 소스/드레인 전극 상부에 배치되며 소스/드레인 영역 및 채널 영역을 구비하는 유기 반도체 층;
    상기 유기 반도체 층의 상부에 배치되는 게이트 전극;을 구비하고,
    상기 유기 반도체 층 일면 상에 제 1 절연층이 구비되되, 상기 유기 반도체 층의 소스/드레인 영역 및 채널 영역을 포함하는 활성 영역 외곽부를 따라 상기 유기 반도체 층 및 상기 제 1 절연층의 적어도 일부에 관통부가 구비되는 것을 특징 으로 하는 유기 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 관통부는 상기 소스/드레인 영역 및 채널 영역을 포함하는 유기 반도체 층의 외곽부를 따라 폐곡선을 이루는 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 관통부는 상기 유기 반도체 층의 상기 소스/드레인 영역 및 채널 영역 이외의 영역을 모두 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜 의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 1항에 있어서,
    상기 제 1 절연층은 포토-레지스트를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제 1항에 있어서,
    상기 제 1 절연층은 네가티브 포토-레지스트를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제 6항에 있어서,
    상기 네가티브 포토-레지스트는 폴리이미드계 수지, 아크릴계 수지, 에폭시계 수지, 하이드록시스타이렌계 수지, 페놀계 수지, 폴리페놀계 수지, 및 이들의 유도체 중의 하나 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 제 1항에 있어서,
    상기 제 1 절연층의 일면 상에 상기 제 1 절연층을 덮도록 제 2 절연층이 더 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제 8항에 있어서,
    상기 제 2 절연층은 SiO2, SiNx, SiON, Al2O3, Ta2O5, BST, PZT 중의 하나 이상을 포함하는 무기 절연층인 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제 8항에 있어서,
    상기 제 2 절연층은 PMMA(poly methylmethacrylate) 유도체를 포함하는 아크릴계 고분자, PS(polystyrene) 유도체를 포함하는 폴리스타이렌계 공중합체, PVN(poly(1-vinylnaphthalene)) 유도체를 포함하는 폴리비닐아릴렌계 고분자, 폴리부타디엔계 공중합체, 폴리이소부티렌계 공중합체, PVP(poly(4-vinylphenol)) 유도체를 포함하는 페놀계 고분자, 노볼락계 수지, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소로 부분 치환 또는 완전 치환된 불소계 고분자, 파릴렌(parylene) 유도체를 포함하는 p-자일리렌계 고분자, PVA(polyvinylalcohol) 유도체를 포함하는 비닐알콜계 고분자, 메틸실록산 고분자, 및 이들의 하나 이상을 포함하는 고분자계 유기 절연층인 것을 특징으로 하는 유기 박막 트랜지스터.
  11. 제 10항에 있어서,
    상기 고분자계 유기 절연층은 비경화 고분자로 구성되는 것을 특징으로 하는 유기 박막 트랜지스터.
  12. 제 10항에 있어서,
    상기 고분자계 유기 절연층은 경화 고분자로 구성되는 것을 특징으로 하는 유기 박막 트랜지스터.
  13. 제 8항에 있어서,
    상기 제 1 절연층과 상기 제 2 절연층은 동일한 재료로 구성되는 것을 특징으로 하는 유기 박막 트랜지스터.
  14. 기판 일면 상에 형성되는 유기 박막 트랜지스터 층과;
    상기 유기 박막 트랜지스터 층과 전기적 소통을 이루는 화소부를 구비하는 평판 디스플레이 장치에 있어서,
    상기 유기 박막 트랜지스터 층은:
    기판 일면 상에 형성된 소스/드레인 전극;
    상기 소스/드레인 전극 상부에 배치되며 소스/드레인 영역 및 채널 영역을 구비하는 유기 반도체 층;
    상기 유기 반도체 층의 상부에 배치되는 게이트 전극;을 구비하고,
    상기 유기 반도체 층 일면 상에 제 1 절연층이 구비되되, 상기 유기 반도체 층의 소스/드레인 영역 및 채널 영역을 포함하는 활성 영역 외곽부를 따라 상기 유기 반도체 층 및 상기 제 1 절연층의 적어도 일부에 관통부가 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
  15. 제 14항에 있어서,
    상기 관통부는 상기 소스/드레인 영역 및 채널 영역을 포함하는 유기 반도체 층의 외곽부를 따라 폐곡선을 이루는 것을 특징으로 하는 평판 디스플레이 장치.
  16. 제 14항에 있어서,
    상기 관통부는 상기 유기 반도체 층의 상기 소스/드레인 영역 및 채널 영역 이외의 영역을 모두 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  17. 제 14항에 있어서,
    상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페 닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  18. 제 14항에 있어서,
    상기 제 1 절연층은 포토-레지스트를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  19. 제 14항에 있어서,
    상기 제 1 절연층은 네가티브 포토-레지스트를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  20. 제 19항에 있어서,
    상기 네가티브 포토-레지스트는 폴리이미드계 수지, 아크릴계 수지, 에폭시계 수지, 하이드록시스타이렌계 수지, 페놀계 수지, 폴리페놀계 수지, 및 이들의 유도체 중의 하나 이상을 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  21. 제 14항에 있어서,
    상기 제 1 절연층의 일면 상에 상기 제 1 절연층을 덮도록 제 2 절연층이 더 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  22. 제 21항에 있어서,
    상기 제 2 절연층은 SiO2, SiNx, SiON, Al2O3, Ta2O5, BST, PZT 중의 하나 이상을 포함하는 무기 절연층인 것을 특징으로 하는 평판 디스플레이 장치.
  23. 제 21항에 있어서,
    상기 제 2 절연층은 PMMA(poly methylmethacrylate) 유도체를 포함하는 아크릴계 고분자, PS(polystyrene) 유도체를 포함하는 폴리스타이렌계 공중합체, PVN(poly(1-vinylnaphthalene)) 유도체를 포함하는 폴리비닐아릴렌계 고분자, 폴리부타디엔계 공중합체, 폴리이소부티렌계 공중합체, PVP(poly(4-vinylphenol)) 유도체를 포함하는 페놀계 고분자, 노볼락계 수지, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소로 부분 치환 또는 완전 치환된 불소계 고분자, 파릴렌(parylene) 유도체를 포함하는 p-자일리렌계 고분자, PVA(polyvinylalcohol) 유도체를 포함하는 비닐알콜계 고분자, 메틸실록산 고분자, 및 이들의 하나 이상을 포함하는 고분자계 유기 절연층인 것을 특징으로 하는 평판 디스플레이 장치.
  24. 제 23항에 있어서,
    상기 고분자계 유기 절연층은 비경화 고분자로 구성되는 것을 특징으로 하는 평판 디스플레이 장치.
  25. 제 23항에 있어서,
    상기 고분자계 유기 절연층은 경화 고분자로 구성되는 것을 특징으로 하는 평판 디스플레이 장치.
  26. 제 21항에 있어서,
    상기 제 1 절연층과 상기 제 2 절연층은 동일한 재료로 구성되는 것을 특징으로 하는 평판 디스플레이 장치.
  27. 기판 일면 상에 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극의 일면 상에 유기 반도체 층을 형성하는 단계;
    상기 유기 반도체 층의 일면 상에 제 1 절연층을 형성하는 단계;
    상기 유기 반도체 층의 소스/드레인 영역 및 채널 영역을 포함하는 활성 영역 외곽부를 따라 상기 제 1 절연층의 적어도 일부에 절연 관통부를 형성하도록 상 기 제 1 절연층을 패턴화하는 단계;
    상기 관통부를 통하여 노출된 상기 유기 반도체 층의 적어도 일부를 제거하여 유기 반도체 층 관통부를 형성하는 단계;
    상기 제 1 절연층의 상부에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  28. 제 27항에 있어서,
    상기 절연 관통부 및 상기 유기 반도체 층 관통부는 폐곡선을 이루는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  29. 제 27항에 있어서,
    상기 절연 관통부 및 상기 유기 반도체 층 관통부는 상기 유기 반도체 층의 상기 소스/드레인 영역 및 채널 영역 이외의 영역을 모두 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  30. 제 27항에 있어서,
    상기 유기 반도체 층으로, 상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 재료를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  31. 제 27항에 있어서,
    상기 제 1 절연층을 포토-레지스트를 포함하는 재료를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  32. 제 27항에 있어서,
    상기 제 1 절연층으로 네가티브 포토-레지스트를 포함하는 재료를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  33. 제 32항에 있어서,
    상기 네가티브 포토-레지스터는 폴리이미드계 수지, 아크릴계 수지, 에폭시계 수지, 하이드록시스타이렌계 수지, 페놀계 수지, 폴리페놀계 수지, 및 이들의 유도체 중의 하나 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  34. 제 27항에 있어서,
    상기 유기 반도체 층 관통부를 형성하는 단계와 상기 게이트 전극을 형성하는 단계 사이에, 적어도 상기 제 1 절연층의 상부에 제 2 절연층을 포함하는 하나 이상의 추가 절연층을 더 형성하는 단계를 더 포함하고, 상기 게이트 전극을 형성하는 단계는, 상기 추가 절연층의 일면 상에 게이트 전극을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
KR1020040091489A 2004-11-10 2004-11-10 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치 KR100669752B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040091489A KR100669752B1 (ko) 2004-11-10 2004-11-10 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
JP2005200427A JP4384623B2 (ja) 2004-11-10 2005-07-08 有機薄膜トランジスタ、その製造方法、及びそれを具備した平板表示装置
US11/267,425 US8030642B2 (en) 2004-11-10 2005-11-04 Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
EP05110398A EP1657751B1 (en) 2004-11-10 2005-11-07 Organic thin film transistor and method of manufacturing the same
DE602005010185T DE602005010185D1 (de) 2004-11-10 2005-11-07 Organischer Dünnfilmtransistor und dessen Herstellungsmethode
CNB2005101315368A CN100568572C (zh) 2004-11-10 2005-11-10 有机薄膜晶体管，其制造方法以及具有该晶体管的平板显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091489A KR100669752B1 (ko) 2004-11-10 2004-11-10 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치

Publications (2)

Publication Number Publication Date
KR20060042727A true KR20060042727A (ko) 2006-05-15
KR100669752B1 KR100669752B1 (ko) 2007-01-16

Family

ID=35645539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091489A KR100669752B1 (ko) 2004-11-10 2004-11-10 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치

Country Status (6)

Country Link
US (1) US8030642B2 (ko)
EP (1) EP1657751B1 (ko)
JP (1) JP4384623B2 (ko)
KR (1) KR100669752B1 (ko)
CN (1) CN100568572C (ko)
DE (1) DE602005010185D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603393B1 (ko) * 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4922563B2 (ja) * 2005-03-14 2012-04-25 株式会社リコー 有機薄膜トランジスタ
KR100647693B1 (ko) * 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US7411213B2 (en) * 2006-04-03 2008-08-12 Chunghwa Picture Tubes, Ltd. Pixel structure, thin film transistor array substrate and liquid crystal display panel
US20080082960A1 (en) * 2006-09-29 2008-04-03 Mcdougal Monty D Method and System For Controlling The Release of Data For Multiple-Level Security Systems
JP5264089B2 (ja) * 2006-12-07 2013-08-14 三星ディスプレイ株式會社 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
EP1930963B1 (en) * 2006-12-07 2016-03-02 Samsung Display Co., Ltd. Method of manufacturing a semiconducting device and semiconducting device
GB0709093D0 (en) 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5458669B2 (ja) * 2009-05-28 2014-04-02 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
EP2486593B1 (en) * 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8614435B2 (en) * 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
JP5683507B2 (ja) * 2012-01-30 2015-03-11 株式会社沖データ 発光デバイス及びその製造方法
TWI493631B (zh) * 2012-05-31 2015-07-21 Au Optronics Corp 半導體元件及其製造方法
US8921867B2 (en) * 2012-06-08 2014-12-30 Panasonic Corporation Thin-film transistor, display panel, and method for producing a thin-film transistor
CN104871080B (zh) * 2012-12-28 2017-09-29 夏普株式会社 液晶显示器
JP2015041642A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 電子デバイス、画像表示装置、及び、画像表示装置を構成する基板
JP6234585B2 (ja) * 2013-08-29 2017-11-22 富士フイルム株式会社 有機層をリソグラフィでパターニングするための方法
EP3050108A1 (en) * 2013-09-27 2016-08-03 Covestro Deutschland AG Fabrication of igzo oxide tft on high cte, low retardation polymer films for lcd-tft applications
WO2016030800A1 (en) * 2014-08-28 2016-03-03 Basf Se Thin film semiconductor comprising small-molecular semiconducting compound and non-conductive polymer
CN104600206A (zh) * 2015-01-13 2015-05-06 昆山维信诺科技有限公司 Oled器件及oled器件的制作方法
CN104779272B (zh) * 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN105514034B (zh) * 2016-01-13 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
CN107845727A (zh) * 2017-11-07 2018-03-27 深圳市华星光电半导体显示技术有限公司 有机薄膜晶体管及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732659A (en) * 1984-06-11 1988-03-22 Stauffer Chemical Company Sputtering method for making thin film field effect transistor utilizing a polypnictide semiconductor
US4613398A (en) * 1985-06-06 1986-09-23 International Business Machines Corporation Formation of etch-resistant resists through preferential permeation
US6080606A (en) * 1996-03-26 2000-06-27 The Trustees Of Princeton University Electrophotographic patterning of thin film circuits
US5994157A (en) * 1998-01-22 1999-11-30 Ois Optical Imaging Systems, Inc. Method of making a large area imager with UV Blocking layer, and corresponding imager
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
GB9929614D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing a transistor
EP1243032B1 (en) * 1999-12-21 2019-11-20 Flexenable Limited Inkjet-fabricated integrated circuits
CA2395004C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP2005513788A (ja) 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2003318190A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器
KR100572926B1 (ko) * 2002-12-26 2006-04-24 삼성전자주식회사 폴리티에닐티아졸 유도체 및 이를 이용한 유기박막트랜지스터
JP2004221573A (ja) 2002-12-26 2004-08-05 Konica Minolta Holdings Inc 電気回路の製造方法、有機薄膜トランジスタ素子の製造方法、これらの製造方法で製造された電気回路、有機薄膜トランジスタ素子及び有機薄膜トランジスタ素子シート
JP4030885B2 (ja) * 2003-01-27 2008-01-09 シャープ株式会社 薄膜トランジスタ基板の製造方法
WO2004079833A1 (en) 2003-03-07 2004-09-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic arrangement
TW582059B (en) * 2003-03-11 2004-04-01 Ind Tech Res Inst Organic component, method for forming organic semiconductor layer with aligned molecules, and method for forming organic component
KR100490553B1 (ko) * 2003-03-18 2005-05-17 삼성에스디아이 주식회사 평판형 표시장치의 제조방법 및 이 방법을 이용한 박형평판 표시장치.
JP2004300365A (ja) 2003-04-01 2004-10-28 Asahi Fiber Glass Co Ltd 難燃性樹脂組成物、それを用いた成形用中間体及び成形品
DE602004006620T2 (de) * 2003-05-20 2008-01-24 Polymer Vision Ltd. Eine fet anordnung und eine methode zur herstellung einer fet anordnung
US6927108B2 (en) * 2003-07-09 2005-08-09 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603393B1 (ko) * 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치

Also Published As

Publication number Publication date
JP4384623B2 (ja) 2009-12-16
KR100669752B1 (ko) 2007-01-16
US8030642B2 (en) 2011-10-04
JP2006140436A (ja) 2006-06-01
DE602005010185D1 (de) 2008-11-20
US20060099526A1 (en) 2006-05-11
CN100568572C (zh) 2009-12-09
EP1657751A1 (en) 2006-05-17
EP1657751B1 (en) 2008-10-08
CN1808737A (zh) 2006-07-26

Similar Documents

Publication Publication Date Title
KR100669752B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100829743B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR100670255B1 (ko) 박막 트랜지스터, 이를 구비한 평판표시장치, 상기 박막트랜지스터의 제조방법, 및 상기 평판 표시장치의 제조방법
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100592278B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2006270093A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR20070045804A (ko) 평판 디스플레이 장치
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100749465B1 (ko) 유기 박막 트랜지스터, 그 제조 방법 및 이를 구비한 유기발광 표시 장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100730161B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20050110726A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14