KR20060034492A - 반도체 소자의 듀얼게이트 산화막 형성 방법 - Google Patents

반도체 소자의 듀얼게이트 산화막 형성 방법 Download PDF

Info

Publication number
KR20060034492A
KR20060034492A KR1020040083635A KR20040083635A KR20060034492A KR 20060034492 A KR20060034492 A KR 20060034492A KR 1020040083635 A KR1020040083635 A KR 1020040083635A KR 20040083635 A KR20040083635 A KR 20040083635A KR 20060034492 A KR20060034492 A KR 20060034492A
Authority
KR
South Korea
Prior art keywords
oxide film
forming
gate oxide
dual gate
boron
Prior art date
Application number
KR1020040083635A
Other languages
English (en)
Other versions
KR100672770B1 (ko
Inventor
조흥재
장세억
임관용
양홍선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040083635A priority Critical patent/KR100672770B1/ko
Publication of KR20060034492A publication Critical patent/KR20060034492A/ko
Application granted granted Critical
Publication of KR100672770B1 publication Critical patent/KR100672770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고온열산화 공정에 의한 채널영역 내의 붕소(Boron)의 손실을 최소화 하면서도 리프레쉬(Refresh)특성을 향상시킬 수 있는 반도체 소자의 듀얼게이트 산화막 형성 방법에 관한 것으로, 100℃ 내지 600℃온도에서 플라즈마 산화 공정을 실시하여 기판 상에 제1산화막을 형성하는 단계; 상기 제1산화막을 부분적으로 제거하는 단계; 및 상기 제1산화막이 부분적으로 제거된 기판의 전면에 제2산화막을 형성하는 단계를 포함한다.
리프레쉬(Refresh), 문턱전압(Threshold Voltage), 붕소(Boron)

Description

반도체 소자의 듀얼게이트 산화막 형성 방법{METHOD FOR FORMING DUAL GATE OXIDE IN SEMICONDUTOR DEVICE}
도 1은 채널길이에 따른 문턱전압(Threshold Voltage; Vt)의 변화를 나타내는 그래프,
도 2는 깊이에 따른 붕소(Boron)의 재분포를 나타내는 도면,
도 3은 깊이에 따른 붕소(Boron)의 농도변화를 나타내는 그래프,
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 듀얼게이트 산화막 형성 방법을 도시한 공정단면도,
도 5 내지 도 7은 같은 두께의 게이트 산화막에서 통상적인 열산화공정으로 형성된 산화막과 저온에서 플라즈마를 이용하여 형성된 산화막의 특성을 비교한 그래프.
*도면의 주요 부분에 대한 부호의 설명*
40 : 기판 41 : 제1산화막
42 : 포토레지스트 패턴 43 : 제2산화막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고온열산화 공정에 의한 붕소(Boron)의 손실을 최소화 하면서도 리프레쉬(Refresh)특성을 향상시킬 수 있는 반도체 소자의 듀얼게이트 산화막 형성 방법에 관한 것이다.
반도체 소자의 집적도 증가와 디자인룰 감소에 따라 최근 CMOS소자에서 소자의 동작 속도, 숏-채널 효과(Short Channel Effect)등을 개선하기 위해 게이트 산화막의 두께도 함께 얇아지고 있다. 또한, 최근에는 여러 가지 목적에 맞는 소자들을 한 칩내에 형성한 System On a Chip(이하, SOC라함)이 많이 연구 중이다.
이러한 SOC에는 각 소자의 동작전압이 틀린데, 이때 공정상 꼭 필요한 것이 서로 상이한 두께를 갖는 게이트 산화막을 형성하는 것이다. 즉, 높은 전압이 걸리는 소자에는 신뢰성 향상을 위해 두꺼운 게이트 산화막이 필요하며, 소자의 동작속도가 중요시 되는 소자에는 얇은 게이트 산화막이 사용되어야 한다.
특히. DRAM소자의 경우 캐패시터와 연결된 셀영역에서는 리프레쉬(Refresh)특성이 좋은 두꺼운 산화막을 사용하고, 상대적으로 소자의 속도를 향상시키기 위해서 주변영역에는 얇은 게이트 산화막을 사용하는 듀얼게이트 산화막이 적용되고 있다.
셀영역에서의 문턱전압은 약 0.8∼1V정도의 값을 가져야 하는데, 보통 채널영역에 다량의 붕소(Boron)를 주입하여 문턱전압을 맞추게 된다. 문턱전압을 높여 주기 위한 다른 한가지 방법은 게이트 산화막의 두께를 증가시키는 것이다.
도 1은 채널길이에 따른 문턱전압(Threshold Voltage; Vt)의 변화를 나타내는 그래프이다.
도 1을 참조하면, A는 게이트산화막의 두께가 27.4Å일때의 채널길이에 따른 문턱전압곡선, B는 게이트 게이트산화막의 두께가 36.14Å일때의 채널길이에 따른 문턱전압곡선, C는 게이트산화막의 두께가 50.51Å일때의 채널길이에 따른 문턱전압곡선을 나타내는 곡선으로 게이트 산화막의 두께를 증가시킬수록 문턱전압이 증가됨을 알 수 있다.
즉, 셀영역에 두꺼운 게이트 산화막을 형성하면 다량의 붕소(Boron)주입 없이 문턱전압을 증가시킬 수 있기 때문에 리프레쉬특성이 향상될 것으로 예상되나, 실제로 게이트 산화막의 증가로 문턱전압의 증가 및 리프레쉬특성의 향상이 없는데 이는 산화공정 중 채널영역에 있는 붕소(Boron)의 재분포가 일어나기 때문이다.
도 2는 깊이에 따른 붕소(Boron)의 재분포를 나타내는 도면이다.
도 2를 참조하면, 산화공정 동안 게이트산화막/기판의 계면에서 붕소(Boron)의 재분포가 D와 같이 일어난다. 일반적으로, 붕소(Boron)는 산화공정 동안 기판쪽 붕소(Boron)가 소비되면서 게이트산화막안에 일정한 평형상태의 농도로 포함하게 된다. 그러나, 산화온도가 증가되면 게이트산화막/기판의 계면에서 붕소(Boron)의 재분포가 증가되며, 특히, 듀얼게이트산화막은 두번의 고온 산화공정이 진행되기 때문에 붕소(Boron)의 재분포는 더욱 심하게 일어난다.
도 3은 깊이에 따른 붕소(Boron)의 농도변화를 나타내는 그래프이다.
도 3은 같은 두께의 게이트 산화막을 형성할 때, 한번 산화했을때(싱글게이트산화막; SGOx)와 두번 산화했을때(듀얼게이트산화막; DGOx)의 붕소(Boron)의 농도변화를 보여주는 그래프로 도 3의(a)는 셀영역이고, 도 3의 (b)는 페리영역의 PMOS가 형성된 영역이다.
도 3을 참조하면, 한번 산화할때보다 두번의 산화할때가 채널영역에서 붕소(Boron)의 손실이 심한 것을 알 수 있다. 즉, 듀얼게이트산화막을 형성하기 위해서는 붕소(Boron)의 손실을 보충하기 위해 싱글게이트 산화막 보다 많은 붕소(Boron)를 주입해야한다.
하지만 다량의 붕소(Boron)가 주입되면 채널영역과 소스 및 드레인영역에 전계가 증가하여 오히려 리프레쉬(Refresh)특성이 저하되는 문제점이 발생하였다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 고온열산화 공정에 의한 채널영역 내의 붕소(Boron)의 손실을 최소화 하면서도 리프레쉬(Refresh)특성을 향상시킬 수 있는 반도체 소자의 듀얼게이트 산화막 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은 100℃ 내지 600℃온도에서 플라즈마 산화 공정을 실시하여 기판 상에 제1산화막을 형성하는 단계; 상기 제1산화막을 부 분적으로 제거하는 단계; 및 상기 제1산화막이 부분적으로 제거된 기판의 전면에 제2산화막을 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 듀얼게이트 산화막 형성 방법을 도시한 공정단면도이다.
도 4a를 참조하면, 문턱전압(Threshold Voltage; Vt)조절을 위한 붕소(Boron)가 도핑된 기판(40) 상에 100℃ 내지 600℃온도의 플라즈마를 이용한 열산화 공정을 실시하여 제1산화막(41)을 5Å 내지 200Å의 두께로 형성한다.
여기서, 제1산화막(41)은 Ar, Ne, Kr 및 Xe중 적어도 어느 하나를 포함하는 비활성가스를 1slm 내지 1000slm로 주입하거나 비활성가스를 사용하지 않은 상태에서 RF(Radio Frequency) 또는 마이크로웨이브의 주파수를 갖는 플라즈마 분위기와 0.01Torr 내지 600Torr의 챔버압력에서, O2, O3, H2/O2, D 2/O2등의 산소를 포함하는 가스를 주입하여 형성한다.
만일, H2/O2 또는 D2/O2를 포함하는 가스를 사용하는 경우, H2/O2 또는 D2/O2를 포함하는 가스를 1sccm 내지 1000sccm로 주입한다.
이어서, 도 4b에 도시된 바와 같이, 제1산화막(41) 상에 포토레지스트를 증 착하고 마스크 형성공정을 진행하여 제1산화막(41)의 일부를 노출시키는 포토레지스트 패턴(42)을 형성한다.
이어서, 도 4c에 도시된 바와 같이, HF계열 또는 BOE등을 이용한 습식식각으로 노출된 제1산화막(41)을 제거한다. 제1산화막(41)이 제거된 영역은 반도체 메모리 소자의 주변영역일 수 있다.
이어서, 도 4d에 도시된 바와 같이, O2플라즈마를 이용한 건식식각 또는 H2SO4를 이용한 습식식각으로 포토레지스트 패턴(42)을 제거한다.
이어서, 도 4e에 도시된 바와 같이, 제1산화막(41)이 부분적으로 제거된 전면에 제2산화막(43)을 형성하여 듀얼게이트 산화막을 완성한다.
통상적인 열산화공정에서는 낮은 온도에서 산소를 포함한 가스를 주입하여도 약 20Å이상의 산화막을 형성하기 힘들지만 본 발명의 플라즈마를 이용한 열산화 공정은 플라즈마 분위기에서 산소를 포함하는 가스들이 분해되어 산화성의 라디칼(Radical)원자들이 형성되기 때문에, 낮은 온도에서 일정한 두께 이상의 산화막을 형성할 수 있다.
도 5 내지 도 7은 같은 두께의 게이트 산화막에서 통상적인 열산화공정으로 형성된 산화막과 저온에서 플라즈마를 이용하여 형성된 산화막의 특성을 비교한 그래프이다.
도 5 와 도 6은 각각 게이트전압(Vg) 크기에 따른 캐패시턴스(Capacitance) 및 드레인전류(Id)의 변화를 나타낸 그래프이다.
도 5와 도 6에 도시된 바와 같이, 플라즈마를 이용하여 형성된 산화막의 Vfb(Flat Band Voltage)가 통상적인 열산화공정으로 형성된 산화막에 비해 양의 방향으로 커짐을 알수 있다.
도 7은 채널길이에 따른 문턱전압(Threhold Voltage; Vt)의 변화를 나타내는 그래프이다.
도 7에 도시된 바와 같이, 채널길이에 따라 플라즈마를 이용하여 형성된 산화막의 문턱전압(Threhold Voltage; Vt)이 통상적인 열산화공정으로 형성된 산화막의 문턱전압(Threhold Voltage; Vt)보다 커짐을 알수 있다.
도 5 내지 도 7의 그래프에서 살펴본 바와 같이, 통상적인 열산화 공정에서는 붕소(Boron)의 손실이 심하게 일어나지만 플라즈마를 이용한 저온열산화공정에서는 붕소(Boron)의 손실이 거의 일어나지 않음을 알 수 있다.
상술한 본 발명의 바람직한 실시예에서 알 수 있듯이 낮은 온도에서 플라즈마를 이용한 열산화공정을 실시하여 제1산화막을 형성하면, 게이트산화막/기판의 계면의 붕소(Boron)의 재분포가 감소되어 붕소(Boron)의 손실을 최소화 하면서도 일정한 두께의 제1산화막을 형성할 수 있다. 이후, 제1산화막 상에 제2산화막을 형성하여 두께를 증가시켜 주면 추가 붕소(Boron)의 주입없이 게이트 산화막의 증가분에 따른 문턱전압(Threhold Voltage; Vt)을 증가시켜 리프레쉬(Refresh)특성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예를 들어, 본 발명의 바람직한 실시예에서는 제1산화막 형성공정에서만 플라즈마를 이용한 저온 열산화공정을 실시하는 예를 기술하였지만, 제1산화막 또는 제2산화막 형성 공정 중에서 선택적으로 적용가능하며, 제1산화막 및 제2산화막 형성공정 모두에 적용가능함을 알 수 있다. 또한, 본 발명에서는 듀얼게이트 산화막 형성 공정에 대해 기술하였지만, 멀티 게이트산화막(Multiple Gate Oxide) 형성공정시에도 동일하게 적용될 수 있을 것이다.
상술한 본 발명에 의하면 저온에서 플라즈마를 이용한 열처리를 실시하여 기판 상에 산화막을 형성함으써, 붕소(Boron)의 손실을 최소화하면서도 산화막의 두께를 일정 이상으로 증가시킬 수 있어 리프레쉬(Refresh)특성을 향상시킬 수 있다.

Claims (12)

100℃ 내지 600℃온도에서 플라즈마 산화 공정을 실시하여 기판 상에 제1산화막을 형성하는 단계;
상기 제1산화막을 부분적으로 제거하는 단계; 및
상기 제1산화막이 부분적으로 제거된 기판의 전면에 제2산화막을 형성하는 단계
를 포함하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제1항에 있어서,
상기 제1산화막을 형성하는 단계 전에, 상기 기판의 표면 하부에 붕소(Boron)을 도핑하는 단계를 더 포함하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제1항에 있어서,
상기 제1산화막을 부분적으로 제거하는 단계에서,
반도체 메모리소자의 주변영역에서 상기 제1산화막을 제거하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
제1산화막을 형성하는 단계에서, 플라즈마 분위기에 산소를 포함하는 가스를 주입하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제4항에 있어서,
상기 제1산화막을 형성하는 단계에서, 상기 플라즈마의 분위기 형성을 위해 RF(Radio Frequency) 또는 마이크로웨이브의 주파수를 사용하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제4항에 있어서,
상기 제1산화막을 형성하는 단계에서,
상기 비활성가스는 Ar, Ne, Kr 및 Xe중 적어도 어느 하나를 포함하는 가스인 반도체 소자의 듀얼게이트 산화막 형성 방법.
제6항에 있어서,
상기 제1산화막을 형성하는 단계에서,
상기 비활성가스를 1slm 내지 1000slm로 주입하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제4항에 있어서,
상기 제1산화막을 형성하는 단계에서,
챔버의 압력을 0.01Torr 내지 600Torr로 유지하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제8항에 있어서,
상기 제1산화막을 형성하는 단계에서,
상기 산소를 포함하는 가스는 O2, O3, H2/O2 및 D2/O 2중 적어도 어느 하나를 포함하는 가스인 반도체 소자의 듀얼게이트 산화막 형성 방법.
제9항에 있어서,
상기 제1산화막을 형성하는 단계에서,
상기 H2/O2 및 D2/O2중 적어도 어느 하나를 포함하는 가스를 1sccm 내지 1000sccm로 주입하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제1항 내지 제3항에 있어서,
상기 제1산화막을 5Å 내지 200Å의 두께로 형성하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
제1항에 있어서,
상기 기판 상에 상기 제2산화막을 형성하는 단계에서, 100℃ 내지 600℃온도에서 플라즈마 산화 공정을 이용하는 반도체 소자의 듀얼게이트 산화막 형성 방법.
KR1020040083635A 2004-10-19 2004-10-19 반도체 소자의 듀얼게이트 산화막 형성 방법 KR100672770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083635A KR100672770B1 (ko) 2004-10-19 2004-10-19 반도체 소자의 듀얼게이트 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083635A KR100672770B1 (ko) 2004-10-19 2004-10-19 반도체 소자의 듀얼게이트 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20060034492A true KR20060034492A (ko) 2006-04-24
KR100672770B1 KR100672770B1 (ko) 2007-01-22

Family

ID=37143282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083635A KR100672770B1 (ko) 2004-10-19 2004-10-19 반도체 소자의 듀얼게이트 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100672770B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907931B1 (ko) * 2007-11-02 2009-07-16 주식회사 하이닉스반도체 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907931B1 (ko) * 2007-11-02 2009-07-16 주식회사 하이닉스반도체 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법

Also Published As

Publication number Publication date
KR100672770B1 (ko) 2007-01-22

Similar Documents

Publication Publication Date Title
JP4212435B2 (ja) 半導体装置およびその製造方法
KR100678473B1 (ko) 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
CN107706112B (zh) 半导体器件的形成方法
KR100672753B1 (ko) 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
KR100772890B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치
KR101054320B1 (ko) 반도체 장치의 제조 방법
US7393787B2 (en) Formation of nitrogen containing dielectric layers having a uniform nitrogen distribution therein using a high temperature chemical treatment
KR100672770B1 (ko) 반도체 소자의 듀얼게이트 산화막 형성 방법
CN107706111B (zh) 半导体器件的形成方法
JP4082280B2 (ja) 半導体装置およびその製造方法
KR100663375B1 (ko) 금속질화막을 게이트전극으로 채택하는 반도체소자의제조방법
CN107706153B (zh) 半导体器件的形成方法
KR20050057084A (ko) 감소된 누설 전류와 단위 면적당 향상된 커패시턴스를 가지는 전계 효과 트랜지스터 및 수동 커패시터를 포함하는 반도체 디바이스
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100466209B1 (ko) 반도체 소자의 제조 방법
JP2008135765A (ja) 半導体装置
KR100307540B1 (ko) 반도체소자의 제조방법
KR101019695B1 (ko) 반도체 소자의 듀얼 게이트 산화막 형성방법
KR20050010673A (ko) 게이트 전극 상의 하드마스크로부터 기인되는 소자의열화를 방지할 수 있는 반도체 장치 및 그 제조 방법
KR100949895B1 (ko) 반도체 메모리 소자의 게이트 유전막 및 그 형성 방법
KR100731143B1 (ko) 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법
KR100724625B1 (ko) 반도체 장치의 제조방법
KR100480921B1 (ko) 반도체 소자의 제조방법
KR20050003533A (ko) 반도체 소자의 게이트 형성방법
KR20070002518A (ko) 듀얼 게이트 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee