KR20060027523A - 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 - Google Patents

반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20060027523A
KR20060027523A KR1020040076349A KR20040076349A KR20060027523A KR 20060027523 A KR20060027523 A KR 20060027523A KR 1020040076349 A KR1020040076349 A KR 1020040076349A KR 20040076349 A KR20040076349 A KR 20040076349A KR 20060027523 A KR20060027523 A KR 20060027523A
Authority
KR
South Korea
Prior art keywords
resist pattern
pattern
film
siloxane
resist
Prior art date
Application number
KR1020040076349A
Other languages
English (en)
Other versions
KR100640587B1 (ko
Inventor
하정환
김현우
하타미쯔히로
우상균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040076349A priority Critical patent/KR100640587B1/ko
Priority to JP2005276470A priority patent/JP4722646B2/ja
Priority to US11/232,703 priority patent/US7361609B2/en
Priority to CN200510106920.2A priority patent/CN1752844B/zh
Publication of KR20060027523A publication Critical patent/KR20060027523A/ko
Application granted granted Critical
Publication of KR100640587B1 publication Critical patent/KR100640587B1/ko
Priority to US12/042,625 priority patent/US7855038B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Silicon Polymers (AREA)

Abstract

실록산 네트워크막을 포함하는 마스크 패턴 및 그 형성 방법과, 이를 이용하여 미세 패턴을 가지는 반도체 소자를 제조하는 방법에 관하여 개시한다. 본 발명에 따른 마스크 패턴은 반도체 기판상에 형성된 레지스트 패턴과, 레지스트 패턴 위에 형성되어 있는 유기-무기 혼성(hybrid) 실록산 네트워크막을 포함한다. 실록산 네트워크막은 테트라알콕시 실란 (tetraalkoxy silane) 가교제와 트리알콕시-모노알킬 실란 (trialkoxy-monoalkyl silane) 커플링제와의 반응 산물로 이루어진다. 실록산 네트워크막을 형성하기 위하여, 먼저 실록산 올리고머를 레지스트 패턴의 표면에 코팅한다. 그 후, 레지스트 패턴의 표면에서 실록산 올리고머의 졸-겔 반응을 유도한다. 실록산 네트워크막을 형성한 후, 실록산 네트워크막 주위에 잔류하는 미반응 실록산 올리고머는 순수로 제거한다.
실록산 올리고머, 실록산 네트워크, 졸-겔, 레지스트 패턴

Description

반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세 패턴을 가지는 반도체 소자의 제조 방법{Mask pattern for manufacturing semiconductor device and method of forming the same and method of manufacturing semiconductor device having fine patterns}
도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 설명하기 위한 플로차트이다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판, 110: 하지막, 110a: 하지막 패턴, 120: 레지스트 패턴, 130: 수용액, 132: 실록산 네트워크막.
본 발명은 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과, 반도체 소자의 제조 방법에 관한 것으로, 특히 리소그래피 기술의 파장 한계를 초월하는 미세 패턴으로 이루어지는 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과, 상기 식 각 마스크를 이용하여 형성되는 미세 패턴을 가지는 반도체 소자의 제조 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막, 예를 들면 실리콘막, 절연막, 또는 도전막 위에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로하여 상기 피식각막을 식각하여 원하는 패턴을 형성한다.
반도체 소자의 고집적화에 따라 보다 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고, 포토리소그래피 공정시 더욱 작은 개구 사이즈(opening size)를 가지는 콘택홀, 또는 더욱 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다. 이와 같은 미세 패턴을 구현하기 위하여, 포토리소그래피 공정에 있어서 높은 해상도 및 우수한 건식 식각 내성을 가지는 포토레지스트 재료를 사용할 필요가 있다. 그러나, 해상도 및 건식 식각 특성을 모두 만족시키기는 매우 어렵다. 즉, 높은 해상도 및 넓은 DOF (depth of focus)를 확보하기 위하여는 레지스트막의 두께를 낮추어야 하고, 레지스트막의 두께를 낮추면 건식 식각에 특성이 열화된다.
따라서, 이와 같은 한계를 극복하기 위하여 지금까지 다양한 기술이 제안되었다. 그 중, 대표적인 기술로서 포토레지스트 패턴의 표면을 건식 식각에 대한 내성이 있는 물질로 화학 처리하는 기술이 있다. 그 중에서도 특히 건식 식각에 대한 우수한 내성을 제공하는 실리콘 함유 화합물에 관한 연구가 활발하게 이루어지고 있다.
예를 들면, 미합중국 특허 제6,110,637호에서는 카르복시산 무수물 (carboxylic acid anhydride) 작용기를 가지는 포토레지스트를 아미노실록산 올리고머와 가교 반응시켜 미세 패턴을 형성하는 기술이 개시되어 있다. 이 기술에서는 아미노실록산과 가교 반응이 가능한 특정한 포토레지스트 재료가 요구되며, 가교되지 않은 실리콘 함유 재료를 제거하기 위하여 별도로 유기 용제를 사용하여야 한다.
미합중국 특허 공개 2004/0009436 A1에는 실리콘 함유 수용성 폴리머를 레지스트 패턴과 가교 반응시켜 실리콘 함유 물질층을 레지스트 패턴 위에 코팅하는 기술이 개시되어 있다. 이 기술에서는 실리콘 함량이 제한되며, 따라서 건식 식각에 대한 충분한 내성을 확보하기 어렵다.
본 발명의 목적은 상기한 종래 기술에 따른 문제점을 극복하고자 하는 것으로서, 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 형성하는 데 있어서 건식 식각에 대한 충분한 내성을 확보할 수 있는 반도체 소자 제조용 마스크 패턴을 제공하는 것이다.
본 발명의 다른 목적은 건식 식각에 대한 충분한 내성을 확보하면서 보다 작은 피쳐 사이즈의 미세 패턴을 구현하는 데 적용될 수 있는 반도체 소자 제조용 마스크 패턴 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 건식 식각에 대한 충분한 내성을 확보하면서 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 구현할 수 있는 반도체 소 자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조용 마스크 패턴은 반도체 기판상에 형성된 레지스트 패턴과, 상기 레지스트 패턴 위에 형성되어 있는 유기-무기 혼성(hybrid) 실록산 네트워크막을 포함한다. 상기 실록산 네트워크막은 테트라알콕시 실란 (tetraalkoxy silane) 가교제와 트리알콕시-모노알킬 실란 (trialkoxy-monoalkyl silane) 커플링제와의 반응 산물로 이루어진다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조용 마스크 패턴 형성 방법에서는 기판상의 하지막 위에 상기 하지막을 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 상기 레지스트 패턴의 표면에 유기-무기 혼성 실록산 네트워크막을 형성한다.
상기 실록산 네트워크막을 형성하기 위하여, 먼저 테트라알콕시 실란 가교제 및 트리알콕시-모노알킬 실란 커플링제의 가수분해 및 축합 반응 산물인 실록산 올리고머를 상기 레지스트 패턴의 표면에 코팅한다. 그 후, 상기 레지스트 패턴의 표면에서 상기 실록산 올리고머의 졸-겔 반응을 유도한다. 상기 실리카 올리고머의 졸-겔 반응은 상기 레지스트 패턴으로부터 확산되는 산(acid)에 의하여 유도된다. 상기 실리카 올리고머의 졸-겔 반응을 유도하기 위하여 상기 실록산 올리고머가 코팅된 상기 레지스트 패턴을 열처리하여 상기 레지스트 패턴으로부터 산을 확산시킨다. 상기 실록산 네트워크막을 형성한 후, 상기 실록산 네트워크막 주위에 잔류하는 미반응 실록산 올리고머는 순수로 제거한다.
상기 또 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 반도체 기판상에 하지막을 형성한다. 상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다. 상기 개구부에서 상기 하지막이 상기 제1 폭 보다 작은 제2 폭 만큼 노출되도록 상기 레지스트 패턴의 표면에만 선택적으로 유기-무기 혼성 실록산 네트워크막을 형성한다. 상기 레지스트 패턴 및 실록산 네트워크막을 식각 마스크로 하여 상기 하지막을 식각한다.
본 발명에 의하면, 포토리소그래피 기술에서의 파장 한계를 초월한 미세한 사이즈의 개구부가 형성된 마스크 패턴을 형성하기 위하여 레지스트 패턴 위에 산에 의해 유도되는 졸-겔 반응 산물인 유기-무기 혼성의 실록산 네트워크막을 형성함으로써 결과적으로 얻어지는 마스크 패턴의 측벽 프로파일의 변형 없이 버티컬한 측벽 프로파일을 유지할 수 있다. 또한, 실록산 네트워크막을 형성한 후 미반응물을 순수를 이용하여 간단히 제거할 수 있으므로 공정이 단순하고 공정 단가를 낮출 수 있다. 또한, 하지막을 식각하는 데 있어서, 실록산 네트워크막을 마스크 패턴으로 이용함으로써 건식 식각에 대한 내성이 충분히 확보될 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세 서의 명확성을 위하여 과장되어진 것이다.
도 1의 플로차트를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 개략적으로 설명한다.
단계 12
단계 12에서, 먼저 반도체 기판상에 식각 대상의 하지막을 형성한다. 상기 하지막은 예를 들면 실리콘막, 산화막, 질화막, 또는 산화질화막과 같은 절연막, 도전막 등 어떠한 막질로도 형성이 가능하다. 상기 하지막에 콘택홀을 형성하기 위한 공정의 경우에는 상기 하지막으로서 절연막을 형성한다. 또한, BLR (bi-layer resist) 공정에 의한 패터닝을 행하기 위하여 상기 하지막으로서 바텀(bottom) 레지스트막을 형성할 수도 있다. 그리고, 상기 MLR (multi-layer resist) 공정에 의한 패터닝을 행하기 위하여 상기 하지막이 예를 들면 바텀 레지스트막과 층간 산화막 (interlayer oxide)으로 구성될 수도 있다.
상기 설명한 바와 같이 하지막 위에 레지스트막을 형성한 후, 통상의 포토리소그래피 공정에 따라 상기 레지스트막의 노광 및 현상 공정을 거쳐 상기 하지막을 소정의 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성한다.
상기 레지스트 패턴을 형성하는 과정에 있어서, 노광 공정 중 레지스트막에서 발생된 산(acid)은 노광 후 베이크(post-exposure bake) 과정을 통해 확산된다. 포지티브형 레지스트막을 형성한 경우에는 상기와 같이 확산된 산에 의하여 상기 레지스트막의 노광부에서 보호기를 가지는 폴리머에서 상기 보호기가 떨어져 나가는 탈보호(deprotection) 현상을 유발하여 노광부가 선택적으로 현상 가능하게 되 며, 네가티브형 레지스트막을 형성한 경우에는 상기와 같이 확산된 산에 의하여 노광부에서 폴리머의 가교 반응이 유발되어 비노광부가 선택적으로 현상 가능하게 된다. 이 과정에서 상기 레지스트막의 노광부와 비노광부와의 경계면에는 소량의 산이 남아 있게 된다. 이와 같은 현상은 당 업계에서 사용되고 있거나 시판되고 있는 레지스트이면 그 성분 또는 노광원의 종류에 상관 없이 동일하게 나타나는 현상이다.
단계 14
단계 14에서, 테트라알콕시 실란 (tetraalkoxy silane) 가교제와 트리알콕시-모노알킬 실란 (trialkoxy-monoalkyl silane) 커플링제의 혼합 수용액을 준비한다. 여기서, 상기 혼합 수용액 내에서 상기 테트라알콕시 실란 가교제 및 트리알콕시-모노알킬 실란 커플링제는 각각 상기 혼합 수용액의 총 중량을 기준으로 약 0.1 ∼ 50 중량%, 바람직하게는 약 1 ∼ 10 중량%의 양으로 포함될 수 있다.
테트라알콕시 실란 가교제
본 발명에서 사용될 수 있는 테트라알콕시 실란 가교제의 구조를 화학식 1에 나타내었다.
Figure 112004043396317-PAT00001
화학식 1에서, R1은 알킬기, 바람직하게는 메틸기, 에틸기, 프로필기, 또는 부틸기이다. 즉, 본 발명에서 바람직하게 사용될 수 있는 테트라알콕시 실란 가교제는 테트라메틸 오르소실리케이트 (tetramethyl orthosilicate), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 테트라프로필 오르소실리케이트 (tetrapropyl orthosilicate), 및 테트라부틸 오르소실리케이트 (tetrabutyl orthosilicate)이다.
트리알콕시-모노알킬 실란 커플링제
본 발명에서 사용될 수 있는 트리알콕시-모노알킬 실란 커플링제의 구조들을 화학식 2 내지 화학식 5에 각각 나타내었다.
Figure 112004043396317-PAT00002
Figure 112004043396317-PAT00003
Figure 112004043396317-PAT00004
Figure 112004043396317-PAT00005
화학식 2 내지 화학식 5에서, R2, R3, R4 및 R5는 각각 알킬기, 바람직하게는 메틸기, 에틸기, 프로필기, 또는 부틸기이다. 본 발명에서 바람직하게 사용될 수 있는 트리알콕시-모노알킬 실란 커플링제는 아미노프로필트리알콕시실란 (aminopropytrialkoxysilane), 글리시독시프로필트리알콕시실란 (glycidoxypropyltrialkoxysilane), 이소시아나토프로필트리알콕시실란 (isocyanatopropyltrialkoxysilane), 및 메르캅토프로필트리알콕시실란 (mercaptopropyltrialkoxysilane)이다. 특히 바람직하게는, 아미노프로필트리메톡시실란 (aminopropytrimethoxysilane), 아미노프로필트리에톡시실란 (aminopropytri ethoxysilane), 글리시독시프로필트리메톡시실란 (glycidoxypropyltrimethoxysilane), 글리시독시프로필트리에톡시실란 (glycidoxypropyltriethoxysilane), 이소시아나토프로필트리메톡시실란 (isocyanatopropyltrimethoxysilane), 이소시아나토프로필트리에톡시실란 (isocyanatopropyltriethoxysilane), 메르캅토프로필트리메톡시실란 (mercaptopropyltrimethoxysilane), 및 메르캅토프로필트리에톡시실란 (mercaptopropyltriethoxysilane)을 사용한다.
단계 16
단계 16에서, 단계 14에서 준비한 혼합 수용액을 소정 시간 교반하고 필요에 따라 여과하여 실록산 올리고머를 합성한다. 상기 실록산 올리고머는 그 분자 구조 내에서 스페이서(spacer) 역할을 하는 유기물을 포함하고 있는 유기-무기 혼성 구조를 이룬다.
단계 20
단계 20에서, 단계 16에서 준비된 실록산 올리고머를 함유하는 수용액을 단계 12에서 형성된 레지스트 패턴 위에 코팅한다. 이를 위하여 스핀 코팅 방법을 이용할 수 있다.
단계 22
단계 22에서, 상기 코팅된 레지스트 패턴을 약 80 ∼ 160℃의 온도로 열처리한다. 열처리에 의하여 상기 레지스트 패턴으로부터 그 주위에 있는 실록산 올리고머를 함유하는 수용액으로 산이 확산되고, 이와 같이 확산된 산에 의하여 상기 레지스트 패턴의 표면에서 실록산 올리고머의 졸-겔 반응이 유도된다. 그 결과, 상기 레지스트 패턴의 표면에는 유기-무기 혼성의 실록산 네트워크막이 형성된다. 여기서, 상기 레지스트 패턴의 열처리 온도가 높을수록 상기 레지스트 패턴으로부터 산의 확산 거리가 증가되어 레지스트 패턴 위에 형성되는 실록산 네트워크막의 두께가 증가된다.
단계 24
단계 24에서, 상기 실록산 네트워크막 주위에 잔류하는 미반응된 실록산 올리고머를 순수(deionized water)로 세정하여 제거한다.
단계 26
단계 26에서, 상기 레지스트 패턴 및 그 표면에 형성된 실록산 네트워크막을 식각 마스크로 하여 상기 하지막을 건식 식각한다. 그 결과, 리소그래피 기술에서의 파장의 한계를 초월하는 미세 패턴을 구현할 수 있다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 위에 소정의 패턴, 예를 들면 콘택홀 또는 트렌치를 형성하기 위한 피식각막인 하지막(110)을 형성한다. 상기 하지막(110)은 예를 들면 절연막, 도전막 또는 반도체막으로 이루어질 수 있다.
그 후, 상기 하지막(110) 위에 레지스트 패턴(120)을 형성한다. 상기 레지스트 패턴(120)에는 상기 하지막(110)의 상면을 제1 폭(d1) 만큼 노출시키는 개구부가 형성되어 있다. 상기 레지스트 패턴(120)은 홀 패턴을 한정하도록 복수의 개구부가 형성된 것일 수도 있고, 또는 라인 앤드 스페이스 패턴을 한정하도록 복수의 라인 패턴으로 구성된 것일 수도 있다. 상기 레지스트 패턴(120)이 복수의 라인 패턴으로 구성된 경우, 상기 제1 폭(d1)은 복수의 라인 사이의 스페이스 폭에 해당한다.
여기서, 상기 레지스트 패턴(120)은 예를 들면 노볼락(Novolak) 수지와 DNQ(diazonaphthoquinone)계 화합물을 포함하는 재료로 구성될 수 있다. 또는, 상기 레지스트 패턴(120)은 PAG(Photo Acid Generator)를 함유하는 일반적인 화학증폭형 레지스트 조성물로 구성될 수 있다. 예를 들면, 상기 레지스트 패턴(120)은 g-라인용 레지스트 조성물, i-라인용 레지스트 조성물, KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, F2 엑시머 레이저(157nm)용 레지스트 조성물, 또는 e-빔용 레지스트 조성물로 이루어질 수 있으며, 포지티브형 레지스트 조성물 또는 네가티브형 레지스트 조성물로 이루어질 수 있다.
도 2b를 참조하면, 도 1의 단계 14 및 단계 16에서와 같은 방법으로 합성된 실록산 올리고머를 함유하는 수용액(130)을 도 1의 단계 20을 참조하여 설명한 바에 따라 상기 레지스트 패턴(120) 위에 코팅한다. 바람직하게는, 상기 반도체 기판(100)을 약 50 ∼ 3000rpm으로 약 10 ∼ 90초 동안 회전시키면서 상기 레지스트 패턴(120) 위에 상기 수용액(130)을 스핀코팅한다.
도 2c를 참조하면, 도 1의 단계 22에서 설명한 바와 같이 상기 수용액(130)이 상기 레지스트 패턴(120)의 표면에 접촉되어 있는 상태에서 상기 반도체 기판(100)을 약 80 ∼ 160℃의 온도로 열처리하여 상기 레지스트 패턴(120)의 표면에 실록산 네트워크막(132)을 형성한다. 이와 같은 방법으로 형성된 상기 실록산 네트워크막(132)은 물에 불용성이다. 상기 레지스트 패턴(120) 및 실록산 네트워크막(132)은 상기 하지막(110)의 식각 공정시 식각 마스크로 사용될 마스크 패턴을 구성한다.
도 2d를 참조하면, 상기 실록산 네트워크막(132)의 주위에 잔류하는 미반응 실록산 올리고머를 포함하는 상기 수용액(130)을 순수를 사용하여 제거한다. 상기 수용액(130)은 수용성이므로 순수를 사용하는 린스 공정에 의하여 용이하게 제거될 수 있다. 그 결과, 상기 반도체 기판(100)상에는 상기 레지스트 패턴(120)의 개구부에서 상기 실록산 네트워크막(132)을 통하여 상기 하지막(110)이 상기 제1 폭(d1) 보다 작은 제2 폭(d2) 만큼 노출된다. 즉, 상기 하지막(110)의 노출 영역은 상기 레지스트 패턴(120)의 표면에 형성된 상기 실록산 네트워크막(132)에 의하여 한정된다.
도 2e를 참조하면, 상기 레지스트 패턴(120) 및 실록산 네트워크막(132)을 식각 마스크로 하여 상기 하지막(110)을 건식 식각하여 하지막 패턴(110a)을 형성한다.
도 2f를 참조하면, 상기 레지스트 패턴(120) 및 실록산 네트워크막(132)으로 이루어지는 마스크 패턴을 제거한다.
다음에, 본 발명에 따른 반도체 소자 제조용 마스크 패턴 형성 방법에 따라 마스크 패턴을 형성한 구체적인 예들을 설명한다.
다음에 제시한 예들은 단지 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것으로, 본 발명의 범위가 다음에 상술하는 예들에 한정되는 것은 아니다.
예 1
베어(bare) 실리콘 웨이퍼상에 유기 반사방지막 (DUV-30, Nissan Chemical Industries, Ltd.)을 36nm 두께로 형성하고, 그 위에 포토레지스트 (SAIL-G24c, ShinEtsu Chemical Co. Ltd)를 코팅하여 240nm 두께의 레지스트막을 형성하였다. 상기 레지스트막이 형성된 웨이퍼에 대하여 소프트 베이킹 공정을 행하였다. 상기 공정을 거친 샘플들을 5개의 샘플군(샘플군 1 ∼ 5)으로 구분하고, 각 샘플군 1 ∼ 5에 대하여 개구수 0.75 (annular illumination: 0.85 ∼ 0.55)인 ArF(193nm) 스테퍼 (ASML 1100)를 이용하여 각각 22mJ/cm2, 23mJ/cm2, 24mJ/cm2, 25mJ/cm 2, 및 26mJ/cm2의 노광 에너지로 노광을 행하고, PEB(post-exposure bake) 공정을 행하였다. 그 후, 2.38중량% 테트라메틸암모늄 히드록사이드(TMAH) 용액을 이용하여 현상하였다. 그 결과, 웨이퍼상에는 각 샘플군 1 ∼ 5에서 각각 97.9nm, 109.6nm, 122.1nm, 123.7nm, 및 126.6nm의 CD(critical dimension)를 가지는 홀 패턴을 구성하는 개구부가 형성된 레지스트 패턴을 얻었다.
14% 글리시독시프로필트리메톡시실란 및 4% 테트라에톡시실란의 혼합 수용액을 2일 동안 교반하여 가수분해 및 축합 반응을 유도하여 실록산 올리고머를 형성하고, 0.5㎛ 필터 (제조사: Whatman, U.S.A)로 여과하는 방법으로 미리 준비한 실록산 올리고머 함유 수용액 10ml를 상기 레지스트 패턴 위에 500rpm으로 30초 동안 스핀 코팅하였다. 상기 실록산 올리고머 수용액이 코팅된 웨이퍼를 90℃에서 60초 동안 열처리한 후, 순수를 이용하여 린스 공정을 행하였다. 그 결과, 웨이퍼상의 레지스트 패턴의 표면에는 균일한 두께의 실록산 네트워크막이 형성되었으며, 상기 실록산 네트워크막을 통하여 노출되는 상기 레지스트 패턴의 개구부 CD를 측정한 결과, 각 샘플군 1 ∼ 5에서 각각 95.8nm, 99.9nm, 101.0nm, 116.4nm, 및 122.0nm이었다. 즉, 각 샘플군에서 상기 레지스트 패턴의 표면에 실록산 네트워크 막이 균일하게 형성되어 개구부의 CD가 각각 감소되었다.
예 2
실록산 올리고머 수용액이 코팅된 웨이퍼의 열처리를 110℃에서 60초 동안 행한 것을 제외하고, 예 1에서와 동일한 방법으로 레지스트 패턴 위에 실록산 네트워크막을 형성하였다. 실록산 네트워크막을 통하여 노출되는 레지스트 패턴의 개구부 CD를 측정한 결과, 각 샘플군 1 ∼ 5에서 각각 83.0nm, 91.5nm, 96.8nm, 103.6nm, 및 111.7nm이었다. 즉, 예 1의 결과와 비교하면, 열처리 온도가 증가되었을 때 레지스트 패턴의 표면에는 실록산 네트워크막이 더 두껍게 형성되어 개구부의 CD가 더욱 감소되었다.
본 발명에서는 포토리소그래피 기술에서의 파장 한계를 초월한 미세한 사이즈의 개구부가 형성된 마스크 패턴을 형성하기 위하여 레지스트 패턴 위에 산에 의해 유도되는 졸-겔 반응 산물인 유기-무기 혼성의 실록산 네트워크막을 형성한다. 본 발명에서는 상기 실록산 네트워크막 형성을 위한 졸-겔 반응을 유도할 때 열처리 온도를 제어함으로써 마스크 패턴에 형성되는 개구부의 사이즈를 원하는 사이즈로 축소시키는 것이 가능하다. 개구부의 폭을 축소시키는 데 있어서 레지스트 패턴의 표면으로부터 졸-겔 반응이 유도되어 상기 레지스트 패턴의 표면에만 선택적으로 실록산 네트워크막이 형성되므로, 결과적으로 얻어지는 마스크 패턴의 측벽 프로파일의 변형 없이 버티컬한 측벽 프로파일을 유지할 수 있다. 또한, 실록산 네트워크막을 형성한 후 미반응물을 순수를 이용하여 간단히 제거할 수 있으므로 공정 이 단순하고 공정 단가를 낮출 수 있다. 또한, 하지막을 식각하는 데 있어서, 실록산 네트워크막을 마스크 패턴으로 이용함으로써 건식 식각에 대한 내성이 충분히 확보될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (32)

  1. 반도체 기판상에 형성된 레지스트 패턴과,
    상기 레지스트 패턴 위에 형성되어 유기-무기 혼성(hybrid) 실록산 네트워크막을 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  2. 제1항에 있어서,
    상기 실록산 네트워크막은 테트라알콕시 실란 (tetraalkoxy silane) 가교제와 트리알콕시-모노알킬 실란 (trialkoxy-monoalkyl silane) 커플링제와의 반응 산물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  3. 제2항에 있어서,
    상기 테트라알콕시 실란 가교제는 테트라메틸 오르소실리케이트 (tetramethyl orthosilicate), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 테트라프로필 오르소실리케이트 (tetrapropyl orthosilicate), 또는 테트라부틸 오르소실리케이트 (tetrabutyl orthosilicate)인 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  4. 제2항에 있어서,
    상기 트리알콕시-모노알킬 실란 커플링제는 아미노프로필트리알콕시실란 (aminopropytrialkoxysilane), 글리시독시프로필트리알콕시실란 (glycidoxypropyltrialkoxysilane), 이소시아나토프로필트리알콕시실란 (isocyanatopropyltrialkoxysilane), 또는 메르캅토프로필트리알콕시실란 (mercaptopropyltrialkoxysilane)인 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  5. 제1항에 있어서,
    상기 레지스트 패턴은 노볼락(Novolak) 수지와 DNQ(diazonaphthoquinone)계 화합물을 포함하는 재료로 구성된 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  6. 제1항에 있어서,
    상기 레지스트 패턴은 PAG(Photo Acid Generator)를 포함하는 화학증폭형 레지스트 조성물로 구성된 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  7. 제1항에 있어서,
    상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  8. 제1항에 있어서,
    상기 레지스트 패턴은 상기 레지스트 패턴의 개구부를 통하여 일부 노출되는 하지막 위에 형성되어 있고,
    상기 실록산 네트워크막은 상기 레지스트 패턴의 개구부를 한정하는 측벽에 코팅되어 상기 하지막의 노출 영역을 한정하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  9. 제8항에 있어서,
    상기 레지스트 패턴에는 홀 패턴을 한정하도록 복수의 개구부가 형성되어 있는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  10. 제1항에 있어서,
    상기 레지스트 패턴은 라인 앤드 스페이스 (line and space) 패턴을 한정하 도록 복수의 라인 패턴으로 구성되어 있는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴.
  11. 기판상의 하지막 위에 상기 하지막을 노출시키는 개구부를 갖춘 레지스트 패턴을 형성하는 단계와,
    상기 레지스트 패턴의 표면에 유기-무기 혼성 실록산 네트워크막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  12. 제11항에 있어서,
    상기 실록산 네트워크막을 형성하는 단계는
    테트라알콕시 실란 가교제 및 트리알콕시-모노알킬 실란 커플링제의 가수분해 및 축합 반응 산물인 실록산 올리고머를 상기 레지스트 패턴의 표면에 코팅하는 단계와,
    상기 레지스트 패턴의 표면에서 상기 실록산 올리고머의 졸-겔 반응을 유도하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  13. 제12항에 있어서,
    상기 실리카 올리고머의 졸-겔 반응은 상기 레지스트 패턴으로부터 확산되는 산(acid)에 의하여 유도되는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  14. 제12항에 있어서,
    상기 실리카 올리고머의 졸-겔 반응을 유도하기 위하여 상기 실록산 올리고머가 코팅된 상기 레지스트 패턴을 열처리하여 상기 레지스트 패턴으로부터 산을 확산시키는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  15. 제14항에 있어서,
    상기 레지스트 패턴의 열처리는 80 ∼ 160℃의 온도로 행해지는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  16. 제12항에 있어서,
    상기 테트라알콕시 실란 가교제는 테트라메틸 오르소실리케이트 (tetramethyl orthosilicate), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 테트라프로필 오르소실리케이트 (tetrapropyl orthosilicate), 또는 테트라부틸 오르소실리케이트 (tetrabutyl orthosilicate)인 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  17. 제12항에 있어서,
    상기 트리알콕시-모노알킬 실란 커플링제는 아미노프로필트리알콕시실란 (aminopropytrialkoxysilane), 글리시독시프로필트리알콕시실란 (glycidoxypropyltrialkoxysilane), 이소시아나토프로필트리알콕시실란 (isocyanatopropyltrialkoxysilane), 또는 메르캅토프로필트리알콕시실란 (mercaptopropyltrialkoxysilane)인 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  18. 제12항에 있어서,
    상기 실록산 네트워크막을 형성한 후, 상기 실록산 네트워크막 주위에 잔류하는 미반응 실록산 올리고머를 순수로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 마스크 패턴 형성 방법.
  19. 반도체 기판상에 하지막을 형성하는 단계와,
    상기 하지막을 제1 폭 만큼 노출시키는 개구부를 갖춘 레지스트 패턴을 형성하는 단계와,
    상기 개구부에서 상기 하지막이 상기 제1 폭 보다 작은 제2 폭 만큼 노출되도록 상기 레지스트 패턴의 표면에만 선택적으로 유기-무기 혼성 실록산 네트워크막을 형성하는 단계와,
    상기 레지스트 패턴 및 실록산 네트워크막을 식각 마스크로 하여 상기 하지막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  20. 제19항에 있어서,
    상기 실록산 네트워크막을 형성하는 단계는
    테트라알콕시 실란 가교제 및 트리알콕시-모노알킬 실란 커플링제의 가수분해 및 축합 반응 산물인 실록산 올리고머를 상기 레지스트 패턴의 표면에 코팅하는 단계와,
    상기 레지스트 패턴의 표면에서 상기 실록산 올리고머의 졸-겔 반응을 유도하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  21. 제20항에 있어서,
    상기 실리카 올리고머의 졸-겔 반응은 상기 레지스트 패턴으로부터 확산되는 산(acid)에 의하여 유도되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  22. 제20항에 있어서,
    상기 실리카 올리고머의 졸-겔 반응을 유도하기 위하여 상기 실록산 올리고머가 코팅된 상기 레지스트 패턴을 열처리하여 상기 레지스트 패턴으로부터 산을 확산시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  23. 제22항에 있어서,
    상기 레지스트 패턴의 열처리는 80 ∼ 160℃의 온도로 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  24. 제20항에 있어서,
    상기 테트라알콕시 실란 가교제는 테트라메틸 오르소실리케이트 (tetramethyl orthosilicate), 테트라에틸 오르소실리케이트 (tetraethyl orthosilicate), 테트라프로필 오르소실리케이트 (tetrapropyl orthosilicate), 또는 테트라부틸 오르소실리케이트 (tetrabutyl orthosilicate)인 것을 특징으로 하는 반도체 소자의 제조 방법.
  25. 제20항에 있어서,
    상기 트리알콕시-모노알킬 실란 커플링제는 아미노프로필트리알콕시실란 (aminopropytrialkoxysilane), 글리시독시프로필트리알콕시실란 (glycidoxypropyltrialkoxysilane), 이소시아나토프로필트리알콕시실란 (isocyanatopropyltrialkoxysilane), 또는 메르캅토프로필트리알콕시실란 (mercaptopropyltrialkoxysilane)인 것을 특징으로 하는 반도체 소자의 제조 방법.
  26. 제20항에 있어서,
    상기 실록산 네트워크막을 형성한 후, 상기 실록산 네트워크막 주위에 잔류하는 미반응 실록산 올리고머를 순수로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  27. 제19항에 있어서,
    상기 레지스트 패턴은 노볼락 수지와 DNQ계 화합물을 포함하는 재료로 구성된 것을 특징으로 하는 반도체 소자의 제조 방법.
  28. 제19항에 있어서,
    상기 레지스트 패턴은 PAG(Photo Acid Generator)를 포함하는 화학증폭형 레지스트 조성물로 구성된 것을 특징으로 하는 반도체 소자의 제조 방법.
  29. 제19항에 있어서,
    상기 레지스트 패턴은 KrF 엑시머 레이저(248nm)용 레지스트 조성물, ArF 엑시머 레이저(193nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157nm)용 레지스트 조성물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  30. 제19항에 있어서,
    상기 하지막은 절연막, 도전막, 반도체막, 또는 레지스트막으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  31. 제19항에 있어서,
    상기 레지스트 패턴에는 홀 패턴을 한정하도록 복수의 개구부가 형성되어 있 는 것을 특징으로 하는 반도체 소자의 제조 방법.
  32. 제19항에 있어서,
    상기 레지스트 패턴은 라인 앤드 스페이스 패턴을 한정하도록 복수의 라인 패턴으로 구성되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020040076349A 2004-09-23 2004-09-23 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 KR100640587B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040076349A KR100640587B1 (ko) 2004-09-23 2004-09-23 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
JP2005276470A JP4722646B2 (ja) 2004-09-23 2005-09-22 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法
US11/232,703 US7361609B2 (en) 2004-09-23 2005-09-22 Mask patterns for semiconductor device fabrication and related methods
CN200510106920.2A CN1752844B (zh) 2004-09-23 2005-09-23 用于半导体器件制造的掩模图形及其相关方法和结构
US12/042,625 US7855038B2 (en) 2004-09-23 2008-03-05 Mask patterns for semiconductor device fabrication and related methods and structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076349A KR100640587B1 (ko) 2004-09-23 2004-09-23 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060027523A true KR20060027523A (ko) 2006-03-28
KR100640587B1 KR100640587B1 (ko) 2006-11-01

Family

ID=36074625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076349A KR100640587B1 (ko) 2004-09-23 2004-09-23 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (2) US7361609B2 (ko)
JP (1) JP4722646B2 (ko)
KR (1) KR100640587B1 (ko)
CN (1) CN1752844B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227349B2 (en) 2009-09-02 2012-07-24 Samsung Electronics Co., Ltd. Method of forming a mask pattern, method of forming a minute pattern, and method of manufacturing a semiconductor device using the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070196773A1 (en) * 2006-02-22 2007-08-23 Weigel Scott J Top coat for lithography processes
SG135142A1 (en) * 2006-02-22 2007-09-28 Air Prod & Chem Top coat for lithography processes
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
JP4772618B2 (ja) 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
US7790357B2 (en) * 2006-09-12 2010-09-07 Hynix Semiconductor Inc. Method of forming fine pattern of semiconductor device
JP4871783B2 (ja) * 2007-05-09 2012-02-08 東京応化工業株式会社 パターン形成方法
JP4871786B2 (ja) * 2007-05-11 2012-02-08 東京応化工業株式会社 パターン形成方法
JP5003279B2 (ja) * 2007-05-21 2012-08-15 Ｊｓｒ株式会社 反転パターン形成方法
JP4840255B2 (ja) * 2007-05-29 2011-12-21 Ｊｓｒ株式会社 パターン形成方法及びそれに用いる樹脂組成物
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8852848B2 (en) * 2010-07-28 2014-10-07 Z Electronic Materials USA Corp. Composition for coating over a photoresist pattern
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP5822986B2 (ja) * 2014-06-16 2015-11-25 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ レジスト被覆膜形成用材料
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
CN104199252B (zh) * 2014-09-10 2017-10-27 中国科学院高能物理研究所 一种实现光刻胶微结构的方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
JP7241486B2 (ja) * 2018-08-21 2023-03-17 東京エレクトロン株式会社 マスクの形成方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057396A (en) * 1988-09-22 1991-10-15 Tosoh Corporation Photosensitive material having a silicon-containing polymer
US5200051A (en) * 1988-11-14 1993-04-06 I-Stat Corporation Wholly microfabricated biosensors and process for the manufacture and use thereof
EP0494383B1 (de) * 1990-12-20 1996-08-14 Siemens Aktiengesellschaft Photoresist
JP3057879B2 (ja) * 1992-02-28 2000-07-04 株式会社日立製作所 半導体装置の製造方法
KR100227859B1 (ko) * 1995-11-28 1999-11-01 가와무라 시게구니 수성도료용 경화성수지조성물
TW329539B (en) 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
EP0919867B1 (de) * 1997-11-28 2003-05-21 Infineon Technologies AG Chemisch verstärkter Resist für die Elektronenstrahllithographie
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP4198778B2 (ja) * 1998-03-30 2008-12-17 三菱電機株式会社 半導体装置の製造方法
JP3924910B2 (ja) * 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
KR100275736B1 (ko) 1998-07-23 2001-01-15 윤종용 패턴들 사이의 스페이스를 줄일 수 있는 반도체장치의 제조방법
US6379869B1 (en) * 1999-03-31 2002-04-30 Infineon Technologies Ag Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning
KR20010037049A (ko) 1999-10-13 2001-05-07 윤종용 실리레이션을 이용한 리소그라피 방법
JP2002134379A (ja) * 2000-10-19 2002-05-10 Sony Corp パターン形成方法
JP2002131886A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd 半導体装置の製造方法
DE10131667B4 (de) * 2001-06-29 2007-05-31 Infineon Technologies Ag Negativ Resistprozess mit simultaner Entwicklung und Silylierung
DE10137100B4 (de) * 2001-07-30 2005-07-07 Infineon Technologies Ag Transparenzverbesserung von Resist-Copolymeren für die 157 nm-Fotolithografie durch Einsatz von fluorierten Zimtsäurederivaten
US7097882B2 (en) 2001-08-21 2006-08-29 Samsung Sdi Co., Ltd. Substrate for immobilizing physiological material, and method of fabricating same
JP4016765B2 (ja) * 2001-08-24 2007-12-05 Ｊｓｒ株式会社 パターン形成方法およびパターン形成用多層膜
KR100843888B1 (ko) 2001-12-14 2008-07-03 주식회사 하이닉스반도체 Ｒｅｌａｃｓ 물질을 이용하여 식각 내성이 향상된포토레지스트 패턴을 형성하는 방법
JP3485182B1 (ja) 2002-06-28 2004-01-13 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US20040018450A1 (en) * 2002-07-25 2004-01-29 United Microlectronics Corp. Method for transferring patterns
KR100480611B1 (ko) 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
JP2004093832A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
US6818384B2 (en) 2002-10-08 2004-11-16 Samsung Electronics Co., Ltd. Methods of fabricating microelectronic features by forming intermixed layers of water-soluble resins and resist materials
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
CN1526752A (zh) * 2003-03-05 2004-09-08 希普利公司 聚硅氧烷以及含有所述聚硅氧烷的光致抗蚀剂组合物的制备方法
JP2005003840A (ja) * 2003-06-11 2005-01-06 Clariant Internatl Ltd 微細パターン形成材料および微細パターン形成方法
US7314691B2 (en) * 2004-04-08 2008-01-01 Samsung Electronics Co., Ltd. Mask pattern for semiconductor device fabrication, method of forming the same, method for preparing coating composition for fine pattern formation, and method of fabricating semiconductor device
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
JP4328963B2 (ja) * 2004-08-27 2009-09-09 信越化学工業株式会社 パターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227349B2 (en) 2009-09-02 2012-07-24 Samsung Electronics Co., Ltd. Method of forming a mask pattern, method of forming a minute pattern, and method of manufacturing a semiconductor device using the same

Also Published As

Publication number Publication date
CN1752844B (zh) 2010-08-25
US7361609B2 (en) 2008-04-22
KR100640587B1 (ko) 2006-11-01
US20080176152A1 (en) 2008-07-24
CN1752844A (zh) 2006-03-29
JP2006091888A (ja) 2006-04-06
JP4722646B2 (ja) 2011-07-13
US7855038B2 (en) 2010-12-21
US20060063384A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
KR100640587B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
US7851125B2 (en) Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device
JP3660855B2 (ja) 微細パターン形成方法
JP5698923B2 (ja) 自己整合型スペーサー多重パターニング方法
JP5698922B2 (ja) 電子デバイスを形成する方法
EP2839341B1 (en) Method for directed self-assembly
KR100688570B1 (ko) 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US20050227492A1 (en) Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
US6420271B2 (en) Method of forming a pattern
KR20040081865A (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
JP2005519456A (ja) 二波長を使用した自己整合パターンの形成
KR100618851B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴 형성용 코팅 조성물 제조 방법 및 반도체 소자의제조 방법
JP3334662B2 (ja) 化学増幅系ネガ型レジスト材料
TWI597588B (zh) 圖案化光阻劑的去除
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP2009109768A (ja) レジストパターン形成方法
JPH02132448A (ja) パターン形成方法
KR20050052658A (ko) 반도체 소자의 미세 패턴 형성 방법
JPH08320568A (ja) パターン形成方法及び感光膜形成方法
JPH06273943A (ja) パターン形成方法
KR20060074586A (ko) 감광막 패턴 수축용 조성물
KR20090040537A (ko) 포토레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee