KR100275736B1 - 패턴들 사이의 스페이스를 줄일 수 있는 반도체장치의 제조방법 - Google Patents

Abstract

본 발명의 반도체 장치의 제조방법은 물질막이 형성된 반도체 기판 상에 포토레지스트막을 형성한 후 패터닝하여 상기 물질막을 노출시키고 제1 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴이 형성된 반도체 기판의 전면에 수용성 폴리머막을 형성한 후 베이크하여 상기 포토레지스트 패턴과 상기 수용성 폴리머막의 접촉부위를 가교반응시킨다. 다음에, 상기 가교반응된 폴리머막을 탈이온수로 제거함으로써 상기 포토레지스트 패턴을 둘러싸도록 폴리머 물질막 패턴을 형성함과 동시에 상기 제1 폭보다 좁은 제2 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 제2 폭의 스페이스를 갖는 포토레지스트 패턴 및 폴리머 물질막 패턴을 식각마스크로 상기 물질막을 식각하여 제2 폭의 스페이스를 갖는 물질막 패턴을 형성한다. 이렇게 본 발명의 반도체 장치의 제조방법은 포토레지스트 패턴과 수용성 폴리머 간의 가교반응에 의해 통상의 노광장비를 사용하더라도 포토레지스트 패턴들 사이의 스페이스를 줄일 수 있고, 이에 따라 스페이스가 줄어든 물질막 패턴을 형성할 수 있다.

Description

패턴들 사이의 스페이스를 줄일 수 있는 반도체 장치의 제조방법

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 장치의 패턴들 사이의 스페이스(space)를 줄일 수 있는 반도체 장치의 제조방법에 관한 것이다.

반도체 장치가 고집적화 및 고성능화함에 따라 반도체 장치의 제조공정이 점차 어려워지고 있다. 이중에서, 반도체 장치가 고집적화됨에 따라 임계 치수가 작기 때문에 패턴 사이의 스페이스(space) 또는 폭을 줄이거나 미세 콘택홀을 형성하는 방법이 매우 어렵게 되었다. 이렇게 패턴 사이의 스페이스 또는 폭를 줄이거나 미세 콘택홀을 형성하기 위해서 노광 장비의 어퍼쳐를 변형시키는 방법 및 위상 반전 마스크를 사용하는 방법 등이 제안되어 있다.

그러나, 상기 노광장비의 어퍼쳐를 변경시키는 방법 및 위상 반전 마스클 사용하는 방법은 물리적인 한계를 가지고 있다.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 개선하여 패턴들 사이의 스페이스 또는 폭을 줄이거나 미세 콘택홀을 형성할 수 있는 반도체 장치의 제조방법을 제공하는 데 있다.

도 1 내지 도 5는 본 발명에 의하여 패턴들 사이의 스페이스를 줄일 수 있는 반도체 장치의 제조방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.

상기 기술적 과제를 달성하기 위하여 본 발명은 먼저 물질막이 형성된 반도체 기판 상에 포토레지스트막을 형성한다. 상기 포토레지스트막은 t-BOC(Tert-ButylOxyCarbonyl)계 폴리스틀렌(polystyrene) 레지스트 또는 아세틸(acetal)계 폴리스틸렌 레지스트로 형성한다. 이어서, 상기 포토레지스트막을 패터닝하여 상기 물질막을 노출시키고 제1 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한 후 상기 포토레지스트 패턴이 형성된 반도체 기판의 전면에 수용성 폴리머막을 형성한다. 상기 수용성 폴리막의 예로는 polyvinylalcol, 2-prophenoic acid homopolymer, fluoro계 수용성 폴리머, fluro akyl amonium salt를 포함하는 수용성 폴리머, urea계 수용성 폴리머를 들 수 있다.

다음에, 상기 수용성 폴리머막이 형성된 반도체 기판을 베이크하여 상기 포토레지스트 패턴과 상기 수용성 폴리머막의 접촉부위를 가교반응시킨 후 상기 가교반응된 폴리머막을 탈이온수로 제거함으로써 상기 포토레지스트 패턴을 둘러싸도록 폴리머 물질막 패턴을 형성함과 동시에 상기 제1 폭보다 좁은 제2 폭의 스페이스를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 제2 폭의 스페이스를 갖는 포토레지스트 패턴 및 폴리머 물질막 패턴을 식각마스크로 상기 물질막을 식각하여 제2 폭의 스페이스를 갖는 물질막 패턴을 형성한다.

본 발명의 반도체 장치의 제조방법은 포토레지스트 패턴과 수용성 폴리머 간의 가교반응에 의해 통상의 노광장비를 사용하더라도 포토레지스트 패턴들 사이의 스페이스을 줄일 수 있고, 이에 따라 스페이스가 줄어든 물질막 패턴 또는 미세 콘택홀을 형성할 수 있다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.

도 1 내지 도 5는 본 발명의 실시예에 의하여 패턴들 사이의 스페이스를 줄일 수 있는 반도체 장치의 제조방법을 개략적으로 설명하기 위하여 도시한 단면도들이다.

도 1은 반도체 기판(100) 상에 물질막 (102) 및 포토레지스트막(104)을 형성하는 단계를 나타낸다.

구체적으로, 반도체 기판(100), 예컨대 실리콘 기판 상에 패터닝이 될 물질막(102)을 형성한다. 상기 물질막(102)은 실리콘 산화막 등과 같은 절연막 또는 불순물이 도핑된 폴리실리콘막 등과 같은 도전막이다. 이후에, 상기 물질막(102) 상에 포토레지스트막(104)을 형성한다. 상기 포토레지스트막(104)은 t-BOC(Tert-ButylOxyCarbonyl)계 폴리스틀렌(polystyrene) 레지스트 또는 아세틸(acetal)계 폴리스틸렌 레지스트로 형성한다. 도 1에서는 물질막(102) 상에 포토레지스트막(104)이 형성되어 있으나, 반도체 기판(100) 상에 바로 포토레지스트막(104)이 형성될 수 도 있다.

도 2는 제1 폭(a)의 스페이스(106)를 갖는 포토레지스트 패턴(104a)을 형성하는 단계를 나타낸다.

구체적으로, 상기 포토레지스트막(104)을 사진식각공정을 이용하여 패터닝한다. 즉, 상기 포토레지스트막(104)을 소정의 마스크를 이용하여 노광 및 현상한다. 이렇게 되면, 제1 폭(a)의 스페이스(106)를 갖는 포토레지스트 패턴(104a)이 형성된다. 특히, 상기 포토레지스트막(104)을 통상적인 노광장비로 노광한 후, 현상하면 250nm∼300nm의 제1 폭(a)을 갖는 스페이스(106)가 얻어진다.

도 3은 수용성 폴리머막(108)을 형성하는 단계를 나타낸다.

구체적으로, 상기 포토레지스트 패턴(104a)이 형성된 결과물 전면에 수용성 폴리머막(108)을 30∼100nm의 두께로 형성한다. 상기 수용성 폴리머막(018)은 상기 포토레지스트 패턴(104a)을 녹이지 않으면서 후속의 현상 단계에서 사용되는 탈이온수(deionized water)에 의해서 용해될 될 수 있는 폴리머막이어야 한다. 그 예로는 polyvinylalcol, 2-prophenoic acid homopolymer, fluoro계 수용성 폴리머, fluro akyl amonium salt를 포함하는 수용성 폴리머, urea계 수용성 폴리머 등이다.

도 4는 노광 및 베이크를 형성하는 단계를 나타낸다.

구체적으로, 상기 수용성 폴리머막(108)이 형성된 결과물 전면에 마스크 없이 전면 노광을 실시한다. 본 실시예에서는 상기 수용성 폴리머막(108)의 전면에 노광을 실시하였으나, 실시하지 않을 수 도 있다. 이어서, 상기 노광된 반도체 기판(100)을 110∼150℃ 및 30∼150초 동안 베이크를 실시한다. 이때, 상기 포토레지스패턴(104a)와 수용성 폴리머막(108)이 접한 부분에서는 가교(crosslinking) 반응이 발생하고, 상기 수용성 폴리머막(108)이 상기 포토레지스트 패턴(104a)과 접하지 않고 물질막(102)과 접한 부분에서는 가교반응이 발생하지 않는다. 도 4에서, 참조번호 110은 가교반응에 의하여 형성된 폴리머 물질막을 모식적으로 나타낸 것이다.

도 5는 제2 폭(b)의 스페이스(112)를 갖는 포토레지스트 패턴(104a)을 형성하는 단계를 나타낸다.

구체적으로, 상기 베이크가 실시된 수용성 폴리머막(108)을 탈이온수로 현상한다. 이때, 상기 포토레지스패턴(104a)과 접한 수용성 폴리머막(108)은 가교반응에 의하여 상기 포토레지스트 패턴(104a)을 둘러싸도록 남아 폴리머 물질막 패턴(110a)이 되고, 상기 포토레지스트 패턴(104a)과 접하지 않고 상기 물질막(102)과 접한 부분에서는 수용성 폴리머막(108)은 가교반응이 발생하지 않아 탈이온수에 의하여 씻겨나가 제거된다. 이렇게 되면, 상기 포토레지스트 패턴(104a)을 둘러싸도록 형성된 폴리머 물질막 패턴(110a)으로 인하여 도 2의 제1 폭의 콘택홀(106) 보다 작은 50∼240㎚의 제2 폭(b)을 갖는 스페이스(112)가 형성된다.

다음에, 상기 제2 폭(b)의 스페이스(112)을 갖는 포토레지스트 패턴(104a) 및 폴리머 물질막 패턴(110a)을 식각 마스크로 상기 물질막(102)을 식각하면, 상기 포토레지스트 패턴(104a)과 마찬가지로 제2 폭(b)의 스페이스(112)를 갖는 물질막 패턴(102a)이 형성된다. 따라서, 본 발명은 통상의 노광장비에 의해서 형성할 수 없는 임계 치수 이하의 미세 콘택홀 및 미페 패턴을 형성할 수 있다.

본 발명은 도 1 내지 도 5에 도시된 바와 같이 패턴들 사이의 폭을 줄이는 방법을 설명하였으나, 작은 트랜치 형성방법, 스토리지 노드 패턴 형성 방법 및 미세 콘택홀 형성방법도 본 발명을 적용할 수 있다.

상술한 바와 같이 본 발명의 반도체 장치의 제조방법은 포토레지스트 패턴과 수용성 폴리머 간의 가교반응에 의해 통상의 노광장비를 사용하더라도 포토레지스트 패턴들 사이의 스페이스를 줄일 수 있고, 이에 따라 스페이스가 줄어든 포토레지스트 패턴을 식각마스크로 하부의 물질막을 식각하면 스페이스가 줄어든 물질막 패턴 및 미세 콘택홀을 형성할 수 있다.

Claims (6)

1. 반도체 기판 상에 물질막을 형성하는 단계;

   상기 물질막 상에 포토레지스트막을 형성하는 단계;

   상기 포토레지스트막을 패터닝하여 상기 물질막을 노출시키고 제1 폭의 스페이스를 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴이 형성된 반도체 기판의 전면에 수용성 폴리머막을 형성하는 단계;

   상기 수용성 폴리머막이 형성된 반도체 기판을 베이크하여 상기 포토레지스트 패턴과 상기 수용성 폴리머막의 접촉부위를 가교반응시키는 단계; 및

   상기 가교반응된 폴리머막을 탈이온수로 제거함으로써 상기 포토레지스트 패턴을 둘러싸도록 폴리머 물질막 패턴을 형성함과 동시에 상기 제1 폭보다 좁은 제2 폭의 스페이스를 갖는 포토레지스트 패턴을 형성하는 단계; 및

   상기 제2 폭의 스페이스를 갖는 포토레지스트 패턴 및 폴리머 물질막 패턴을 식각마스크로 상기 물질막을 식각하여 제2 폭의 스페이스를 갖는 물질막 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
2. 제1항에 있어서, 상기 포토레지스트막은 t-BOC(Tert-ButylOxyCarbonyl)계 폴리스틀렌(polystyrene) 레지스트 또는 아세틸(acetal)계 폴리스틸렌 레지스트로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제1항에 있어서, 상기 수용성 폴리머막은 polyvinylalcol, 2-prophenoic acid homopolymer, fluoro계 수용성 폴리머, fluro akyl amonium salt를 포함하는 수용성 폴리머 및 urea계 수용성 폴리머 중에서 선택된 하나인 것을 특징으로 하는 반도체 장치의 제조방법.
4. 제1항에 있어서, 상기 수용성 폴리머막의 두께는 30∼100nm로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
5. 제1항에 있어서, 상기 베이크는 110∼150℃의 온도에서 30∼150초 동안 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
6. 제1항에 있어서, 상기 베이크 하는 단계 전에 상기 수용성 폴리머막의 전면을 노광하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.