KR20060026020A - 주석 또는 주석 합금재의 표면 처리제 - Google Patents

주석 또는 주석 합금재의 표면 처리제 Download PDF

Info

Publication number
KR20060026020A
KR20060026020A KR1020057021767A KR20057021767A KR20060026020A KR 20060026020 A KR20060026020 A KR 20060026020A KR 1020057021767 A KR1020057021767 A KR 1020057021767A KR 20057021767 A KR20057021767 A KR 20057021767A KR 20060026020 A KR20060026020 A KR 20060026020A
Authority
KR
South Korea
Prior art keywords
tin
solder
zinc
group
silicon
Prior art date
Application number
KR1020057021767A
Other languages
English (en)
Inventor
타미하루 마사토키
아라타 츠루사키
마사시 쿠마가이
다카시 오우찌
다카시 키나세
마사타카 스기오까
타케시 나까노
Original Assignee
소니 가부시끼 가이샤
타루틴 케스타 가부시끼 가이샤
가부시키 가이샤 닛코 마테리알즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤, 타루틴 케스타 가부시끼 가이샤, 가부시키 가이샤 닛코 마테리알즈 filed Critical 소니 가부시끼 가이샤
Publication of KR20060026020A publication Critical patent/KR20060026020A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/02—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using non-aqueous solutions
    • C23C22/03—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using non-aqueous solutions containing phosphorus compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2/00—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor
    • C23C2/04—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor characterised by the coating material
    • C23C2/08—Tin or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2222/00—Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
    • C23C2222/20—Use of solutions containing silanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0224—Conductive particles having an insulating coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y10T428/12569—Synthetic resin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Chemical Treatment Of Metals (AREA)

Abstract

본 발명은 철, 강판, 구리 등의 금속 재료의 표면에 코팅(전기 도금, 용융 도금 등)된 Sn 또는 Sn 합금, 또는 Sn-Zn계 땜납 입자(1)를 인산 에스테르와 규소 함유 화합물로 표면 처리하여 보호막(2)을 형성하는 방법을 제공한다. 또한, Sn-Zn계 땜납 입자(1)의 표면상에 인산 에스테르와 규소 함유 화합물로 이루어지는 보호막(2)이 형성되어 있는 땜납 재료(6), 및 이 땜납 재료(6)와 플럭스로 이루어지는 땜납 페이스트를 제공한다.
올레인 인산 에스테르, 주석, 주석 합금재, 표면 처리제, 플럭스

Description

주석 또는 주석 합금재의 표면 처리제{SURFACE TREATING AGENT FOR TIN OR TIN ALLOY MATERIAL}
본 발명은 주석 또는 주석 합금재의 표면 처리제, 주석 또는 주석 합금재 및 그의 표면 처리 방법, 주석 합금계 땜납 재료 및 이것을 이용한 땜납 페이스트, 주석 합금계 땜납 재료의 제조 방법, 전자 부품, 인쇄 기판, 및 전자 부품의 실장 구조에 관한 것이다.
본 출원은 일본국에서 2003년 5월 16일에 출원된 일본 특허 출원 번호 2003-139017을 기초로 하여 우선권을 주장하는 것이며, 이 출원을 참조함으로써 본 출원에 원용된다.
표면 실장 부품(이하, "SMD" 라고도 함) 또는 리드 단자가 부착된 부품인 삽입 실장 부품(이하, "IMD"라고도 함)을 리플로우 로(爐)에서 인쇄 배선판에 납땜(리플로우 솔더링)을 하기 위해, 지금까지 Sn(주석)-Pb(납) 땜납 또는 이 입자를 포함한 땜납 페이스트가 이용되고 있다. Sn-Pb 땜납은 긴 역사를 가지며, 납땜 온도(땜납의 융점), 납땜성(습윤성)의 점에서, 또한 납땜된 것의 품질, 신뢰성, 솔더링의 작업성 면 등에서 매우 우수한 재료이다.
최근, 환경 오염의 관점에서 Sn-Pb 땜납을 대신하는 무연(lead-free) 땜납이 요구되고 있다. 그러나, Sn-Pb 땜납을 전면적으로 능가하는 재료를 개발하는 것은 곤란한 상황이다.
지금까지 Sn-Pb 땜납의 대체 재료가 활발히 연구되어 5원(5 성분)계의 Sn(주석)-Ag(은)-Cu(구리)-Bi(비스무스)-Ge(게르마늄), 4원계의 Sn-Ag-Cu-Bi, 3원계의 Sn-Ag-Bi, Sn-Ag-Cu, Sn-Cu-(Ni)(니켈) 등이 발표되어 있다((Ni)은 미량 첨가물이다: 이하, 마찬가지임).
이 중, 손 납땜(또는 로보트 납땜)에 이용되는 선상의 수지 첨가 땜납 또는 플로우 솔더링에 이용되는 봉(또는 잉곳)상 땜납의 재료로서, Sn-Cu-(Ni) 또는 Sn-Ag-Cu가 유망시되고 있다.
이들 땜납 재료는 Sn-Pb의 공정(共晶) 땜납에 비해 융점이 높지만(217 ℃ 이상), 땜납의 융점이 높은 것은 땜납 페이스트를 사용하는 리플로우 솔더링에서 하기 (1) 내지 (3)에 나타내는 바와 같은 각종 문제점을 발생시킨다.
(1) 납땜(솔더링)의 작업 온도가 높아지므로 인쇄 기판(245×128 ㎜ 등)의 온도 분포(ΔT)와 온도 마진(여유도)이 나빠져서, 납땜 불량이 생기기 쉬워진다(특히 온도가 낮은 부분에서 영향이 큼).
(2) 이를 개선하기 위해서는 열 용량이 커서 온도 균일성이 양호한 리플로우 로를 개발하여 설비 투자할 필요성이 있지만, 종래의 설비가 불필요해져서 폐기해야 할 필요가 생긴다.
(3) 또한, 내열성을 갖지 않는 부품(전해 콘덴서, 어떤 종류의 커넥터, 박형 IC 등)이 있으면, 특히 온도가 높은 부분에 영향을 크게 미쳐서 에너지(전력) 소비 가 증대한다는 등의 이유에 의해 제조 비용이 상승할 뿐만 아니라, 품질ㆍ신뢰성(제조 품질 및 수명)이 저하되어 가치/가격(ROI) 또한 저하된다.
이들의 문제점을 해소할 수 있는 리플로우 땜납 재료(땜납 페이스트용)로서는 실용적인 것이 개발되어 있지 않은 것이 현실이다. Sn(주석)-Zn(아연)계 땜납 재료가 유망시되고 있지만, 이는 융점이 낮고(190℃~), Sn-Pb(공정)의 융점(183℃)에 가까운 것이 장점이지만 다음에 나타내는 바와 같은 결점이 있다.
주지하는 바와 같이, 아연(Zn)은 매우 활성인 재료이고 반응성이 강하다. 이 때문에, Sn-Zn도 반응성이 높고, 이것이 리플로우 납땜성을 저해하고 있다. Sn-Zn의 문제점은 대체로 하기 ①~②와 같다.
① 땜납 페이스트의 불안정성
땜납 페이스트 중의 성분 및 공기 중의 수분 또는 산소와 반응하여 열화(변질)하고 점도 변화를 일으키기 쉬워, 그 때문에 가용 기간(pot life; 보존 시간) 및 반복 인쇄성(후술하는 도 3A 참조) 또는 저장 기간(shelf life; 도포 또는 스크린 인쇄 등의 후, SMD 등 전자 부품을 실장하기까지의 시간)의 안정성이 불충분하여, 점착력 저하에 의한 전자 부품의 탈락 등의 문제가 생기기 쉽다.
② 리플로우 솔더링 중의 산화
SMD 또는 IMD를 실장한 인쇄 배선판을 리플로우 로를 통하여 솔더링(납땜)할 때, Zn이 산화하여 땜납 볼의 생성 또는 누설(납땜) 불량이 발생한다. 이를 방지하기 위해서 질소(N2) 리플로우 로가 사용된다. 상술한 리플로우에는 에어(열풍) 리플로우 로가 범용되고 있는데, N2 리플로우 로의 결점은 N2의 생성, 통기, 산소(O2) 농도 컨트롤 등을 행하기 위한 특수한 장치를 필요로 하는 점과, 운전 비용이 비싼 점 등이다.
따라서, 본 발명자 중 한 사람은 주석(Sn) 또는 금(Au) 등의 표면 보호막을 비수계 또는 드라이계에서 무연 땜납 입자의 표면에 도금함으로써 내산화성, 내식성 및 내변질성을 향상시킨 주석(Sn) 또는 Sn 합금, 및 그의 제조 방법을 이미 제기하였다(일본 공개 특허 공보 2002-331385호의 특허청구의 범위, 제3란 33행 내지 제6란 28행, 도 1 참조).
또한, 술폰산에스테르 등으로 이루어지는 유기산 에스테르, 트리페닐포스파이트 등의 아인산 에스테르 등으로 이루어지는 환원제를 플럭스에 첨가하여 Sn-Zn, Sn-Ag 등의 땜납 분말과 혼합하여 이루어지는 땜납 페이스트를 이용함으로써, 땜납 분말과 플럭스와의 반응을 억제하고 보존 안정성의 향상을 도모하는 것도 제안되어 있다(국제 공개 제99/64199호 공보의 제13페이지 3 내지 28행, 제14 페이지 9 내지 20행 참조).
그러나, 일본 공개 특허 공보 2002-331385호에 제기된 표면 보호막은 Sn-Zn 등의 무연 땜납 입자에 우수한 내산화성, 내식성 및 내변질성을 부여할 수 있지만, 땜납 입자의 표면에 스퍼터링 등의 드라이계에서 성막하고 있으므로, 성막 시간이 길고 대량 생산에 부적합하여 비용이 높아지고, 막 두께 균일성을 향상시키기 위해 초음파로 땜납 입자를 진동시키는 등의 특수한 성막 조건이 필요한 경우가 있다.
한편, 국제 공개 제99/64199호 공보에 기재되어 있는 바와 같이, 유기산 에스테르 또는 환원제를 플럭스에 첨가하는 것만으로는 땜납 분말 표면의 반응 활성을 충분히 억제할 수 없다. 또한, 반복 인쇄성이 나쁘므로 땜납 페이스트의 유효 사용율이 낮고(~80％), 손실이 생겨 비용이 높아지기 쉽다.
<발명의 개시>
따라서, 본 발명의 목적은 Sn-Zn계 등의 땜납 재료가 갖는 상기한 특징을 살리면서 그의 결점을 해소하고, 표면 처리제에 의한 처리로 납땜성과 함께 내산화성 및 내변질성을 향상시킨 리플로우(특히 에어 리플로우)가 가능한 저융점의 땜납 재료, 및 이에 이용하는 Sn 또는 Sn 합금재, 나아가 땜납 페이스트 등을 용이하고 낮은 비용으로 제공하는 것이다.
즉, 본 발명은 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류; 규소 함유 화합물; 상기 에스테르류 및 상기 규소 함유 화합물과의 반응 생성물 및(또는) 혼합물로 이루어지는 군에서 선택된 물질을 주성분으로 하는(특히, 유기 용제로 희석하여 이루어지는), 주석 또는 주석 합금재의 표면 처리제에 관한 것이다.
본 발명은 또한, 이 표면 처리제에 의한 표면 처리 방법으로서, 상기 반응 생성물 및(또는) 상기 혼합물을 유기 용제로 희석하여 얻어진 용액으로 주석 또는 주석 합금재의 표면을 피복한 후 건조하는 주석 또는 주석 합금재의 표면 처리 방법, 및 이 표면 처리 방법을 주석 합금계 땜납 입자의 표면에 적용하는 주석 합금계 땜납 재료의 제조 방법; 상기 에스테르류를 유기 용제로 희석하여 얻어진 용액 으로 주석 또는 주석 합금재의 표면을 피복한 후에 건조하고, 이것에 의해 얻어진 건조막 상에 상기 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조하는 주석 또는 주석 합금재의 표면 처리 방법, 및 이 표면 처리 방법을 주석 합금계 땜납 입자의 표면에 적용하는 주석 합금계 땜납 재료의 제조 방법; 상기 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액으로 주석 또는 주석 합금재의 표면을 피복한 후에 건조하고, 이것에 의해 얻어진 건조막 상에 상기 에스테르류를 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조하는 주석 또는 주석 합금재의 표면 처리 방법, 및 이 표면 처리 방법을 주석 합금계 땜납 입자의 표면에 적용하는 주석 합금계 땜납 입자의 제조 방법을 각각 제공하는 것이다.
본 발명은 또한, 상기 에스테르류와 상기 규소 함유 화합물과 이들의 반응 생성물로 이루어지는 군에서 선택된 1종 이상을 포함하는 표면 보호막(이하, "본 발명의 표면 보호막"이라 함)을 갖는 주석 또는 주석 합금재; 상기 에스테르류와 상기 규소 함유 화합물과 이들의 반응 생성물로 이루어지는 군에서 선택된 1종 이상을 포함하는 본 발명의 표면 보호막이 주석 합금계 땜납 입자의 표면에 형성되어 있는 주석 합금계 땜납 재료; 이 땜납 재료로 이루어지는 땜납 분말을 포함하는 땜납 페이스트도 각각 제공하는 것이다.
본 발명은 또한, 접속 단자부가 본 발명의 표면 보호막을 갖는 상기 주석 또는 주석 합금재로 이루어져 있는 전자 부품, 및 이 전자 부품이 인쇄 배선판에 접속되어 있는 전자 부품의 실장 구조; 본 발명의 표면 보호막을 갖는 주석 합금계 땜납 재료로서의 땜납 볼이 전기적 접속재로서 이용되고 있는 전자 부품, 및 이 전 자 부품이 인쇄 배선판에 접속되어 있는 전자 부품의 실장 구조; 접속 단자부가 본 발명의 표면 보호막을 갖는 상기 주석 또는 주석 합금재로 이루어져 있는 인쇄 배선판, 및 이 인쇄 배선판에 전자 부품이 접속되어 있는 전자 부품의 실장 구조; 본 발명의 표면 보호막을 갖는 상기 땜납 분말을 포함하는 상기 페이스트가 전기적 접속재로서 이용되고 있는 전자 부품의 실장 구조도 각각 제공하는 것이다.
또한, 본 발명의 상기 땜납 볼 또는 상기 땜납 페이스트는 인쇄 배선판에의 전자 부품의 실장에 한하지 않고, 복수의 전자 부품끼리의 적층(스택) 실장 시의 접속에 이용할 수도 있다.
또한, 본 발명의 표면 보호막은 SMD 또는 IMD의 리플로우 솔더링에 이용하는 땜납 재료 및 땜납 페이스트뿐만 아니라, 전자 부품의 전극 또는 단자(이하, "전극"이라고도 함) 또는 인쇄 배선판의 배선 패턴(랜드 및 도통 홀(through hole) 등. 이하, "랜드"라고도 함) 등의 표면 코팅(피복)층 등의 금속 재료에 대한 표면 처리 재료(이하, "코팅 재료"라고도 함)로서도 바람직하다.
본 발명에 의하면, Sn 또는 Sn 합금재의 표면상에 본 발명의 표면 보호막이 형성되어 있으므로, 특히 Sn 합금을 포함하는 땜납 재료를 플럭스 중의 성분(특히 활성제) 및 공기 중의 수분 또는 산소로부터 효과적으로 차단할 수가 있다. 이 결과, Sn 또는 Sn 합금재의 변질 또는 산화를 방지할 수 있어 땜납 습윤성의 열화 등을 억제할 수가 있다.
또한, 이 Sn 합금 분말을 이용한 땜납 페이스트의 가용 기간 및 반복 인쇄성 또는 저장 기간을 향상시키고 실장되는 전자 부품에 대한 점착력을 유지할 수 있을 뿐만 아니라, 리플로우 로에서의 가열처리에서도 땜납 입자의 산화를 방지하여 누설 불량에 의한 납땜 불량 등을 없애고, 에어 리플로우와 같은 범용 장치를 사용할 수 있게 된다.
또한, 이와 같이 본 발명의 표면 보호막으로 표면 보호된 Sn 또는 Sn 합금재로 형성된 전자 부품의 전극(단자) 또는 인쇄 배선판의 배선 패턴(랜드)의 표면은 내산화성, 내식성 또는 내변질성 및 납땜성이 우수하다.
특히, 이러한 표면 처리가 이루어진 Sn-Zn계 땜납 입자로 이루어지는 땜납 재료는 땜납 페이스트로 된 후에도 안정적이기 때문에, 가용 기간 및 반복 인쇄성또는 저장 기간을 연장할 수 있어, 무연이며 저융점인 땜납 페이스트의 실용화가 가능해진다.
또한, 본 발명의 표면 보호막으로서 어느 정도의 내열성(240℃ 이상)을 갖고 있는 것을 얻을 수 있으므로, 리플로우 솔더링 중에도 안정적이고 Sn-Zn계 땜납이 납땜되는 상대측의 모재(母材, 전극 또는 랜드)와 합금층을 형성할 때까지 납땜성(땜납의 습윤성)이 양호하며, 땜납 볼의 발생도 적어 에어리플로우 로의 사용을 가능하게 한다.
따라서, 저융점(200℃ 이하)이며 Sn-Pb 땜납으로 대체할 수 있는 무연 땜납으로서의 Sn-Zn계 땜납의 특징을 유효하게 발휘시켜, 품질ㆍ신뢰성이 높은 납땜이 가능해진다.
본 발명의 표면 보호막은 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류, 규소 함유 화합물 및 이들의 반응 생성물로 이루어지는 군에서 선택된 1종 이상으로 이루어져 있으므로, 주석 또는 주석 합금재의 표면에 대하여 상기 표면 처리제를 용액 상태로 접촉시켜 건조함으로써 형성하는 것이 가능하며, 그의 성막은 특수한 조건이 불필요하여 용이하고 또한 낮은 비용으로 행할 수 있을 뿐만 아니라, 표면에 충분하고 균일하게 부착되기 때문에 막 두께 균일성을 용이하게 향상시킬 수 있다.
본 발명의 땜납 재료 또는 코팅 재료는 Sn 또는 Sn-Zn계 등의 Sn 합금의 표면상에 비수계의 표면 처리에 의해 본 발명의 표면 보호막을 형성하는 공정을 갖는 본 발명의 제조 방법에 의해 제조하는 것이 바람직하다. 보다 바람직하게는, 질소 (N2) 또는 아르곤(Ar) 등의 불활성 가스 중 또는 진공 중에서 표면 처리(건조)를 행하는 것이 바람직하다.
이와 같이, 비수계의 용액(유기 용제로 희석한 것), 및 불활성 가스 중 또는 진공 중의 표면 처리에 의해 본 발명의 표면 보호막을 형성하면, 땜납 재료 또는 코팅 재료의 제조 과정에서, 예를 들면 Sn-Zn계 합금이 물 또는 산소와의 반응으로 변질되지 않고, 안정적으로 확실하게 목적으로 하는 땜납 재료나 코팅 재료를 얻을 수 있다.
본 발명의 또 다른 목적, 본 발명에 의해 얻어지는 구체적인 이점은, 이하에 설명되는 실시예의 설명으로부터 한층 명백해 질 것이다.
도 1A 및 도 1B는 본 발명에 기초하는 표면 보호막이 부착된 Sn-Zn계 땜납 재료의 2예의 확대 단면도이다.
도 2는 Sn-Zn계 땜납 재료의 제조 흐름(표면 처리 공정)도이다.
도 3A 및 도 3B는 Sn-Zn계 땜납 재료를 사용한 SMD 실장 공정예를 나타내는 단면도이다.
도 4는 Sn-Zn계 외측 리드의 주석 도금 상에 표면 보호막을 형성한 전자 부품의 실장예의 단면도이다.
도 5는 Sn-Zn계 랜드 상에 형성된 주석-아연 도금에 표면 보호막을 형성한 인쇄 배선판의 단면도이다.
도 6A는 Sn-Zn계 볼 그리드 어레이를 구성하는 땜납 볼에 표면 보호막을 형성한 반도체 패키지의 단면도이고, 도 6B는 Sn-Zn계 볼 그리드 어레이를 인쇄 배선판 상에 실장한 상태의 단면도이다.
도 7A 및 도 7B는 Sn-Zn계 표면 보호막 성분의 NMR 스펙트럼도이다.
<발명을 실시하기 위한 최선의 형태>
본 발명에서는, 상기한 표면 처리제는 상기 반응 생성물 및(또는) 상기 혼합물이 유기 용제로 희석되어 이루어지는 것이거나, 상기 에스테르류와 상기 규소 함유 화합물과의 비율이 몰비로 1:10 내지 10:1인 것일 수 있다.
또한, 상기 인산 에스테르, 상기 아인산 에스테르 및 상기 유도체가 적어도 1개의 포화 또는 불포화 알킬기 및(또는) 수산기를 갖는 것, 또한 상기 규소 함유 화합물이 적어도 1개의 알콕시실릴기 및(또는) 실라놀기를 갖는 것이 바람직하다.
또한, 상기 주석 합금재 또는 주석 합금계 땜납 입자가 아연, 비스무스, 구 리, 은, 안티몬, 인듐, 알루미늄, 마그네슘, 게르마늄 및 니켈로 이루어지는 군에서 선택된 1종 이상의 금속을 포함하는 주석 합금재 또는 주석 합금계 땜납 입자일 수 있다.
특히, Sn-Zn계 합금으로서 Sn-Zn(Zn 0.5 내지 10 중량부, 잔부 Sn)은 물론, Sn-Zn-Bi(Zn 0.5 내지 10 중량부, Bi 0.5 내지 8 중량부, 잔부 Sn) 등과 같이 Sn을 주체로 하는 합금이 사용 가능하다. 땜납 페이스트의 땜납 입자의 직경은 통상적으로 20 내지 60 ㎛ 정도이다. 또한, 이 땜납 입자의 형상은 구형, 부정형 등이 있지만, 원자화(atomize)법에서의 조립에 의해 구형(진구)으로 할 수 있다.
또한, 이 땜납 입자의 표면상의 본 발명의 표면 보호막은 납땜성 및 내산화성(외기 차단성)이 양호한, 그리고 납땜 후에 잔존하여도 쉽게 유리 이온화하지 않는 안정된 재료로 이루어지며, 리플로우 솔더링 중에 Sn-Zn계 땜납과 일체가 되거나 습윤성을 조장하며, 혹은 분해 또는 용해되어 계 밖으로 배출되거나 땜납 중에 확산되는 재질로 이루어지는 것이 바람직하다.
본 발명의 표면 보호막의 두께는 0.002 내지 2 ㎛인 것이 제조(의 용이성) 및 본 발명의 목적 달성 면에서 바람직하다. 또한, 본 발명의 표면 보호막은 단층이거나, 필요에 따라서 복수층의 적층일 수도 있다. 예를 들면, 상기 에스테르류에 의해 형성된 제1 박막, 상기 규소 함유 화합물에 의해 형성된 제2 박막, 또는 이들과 조합한 상기 반응 생성물의 박막으로 상기 표면 보호막을 구성하는 경우, 상기 제1 박막이 주석 또는 주석 합금재의 표면에 접하여 형성되어 있는 것이 바람직하다.
또한, 본 발명의 표면 보호막은 땜납 페이스트용 땜납 분말 또는 땜납 볼의 표면에 성막하는 것이 바람직하지만, 이러한 전기적 접속재를 전자 부품의 단자, 예를 들면 전극, 랜드, 볼 그리드 어레이에 이용할 수 있다.
또한, 땜납 페이스트로서는 본 발명의 표면 보호막을 갖는 상기 땜납 분말과 함께 중합 로진, 수소첨가 로진, 용제, 활성제 및 칙소제로 이루어지는 플럭스를 포함할 수 있다.
이하, 본 발명의 바람직한 실시 형태를 도면을 참조하여 구체적으로 설명한다.
도 1A에는 본 발명에 기초하는 땜납 재료의 일례(6)을 나타내는데, Sn-Zn계 땜납 입자(1)의 외표면이 본 발명에 기초하는 표면 처리 방법에 의해 단층의 표면 보호막(2)으로 피복된 것이다.
또한, 도 1B에는 본 발명에 기초하는 땜납 재료의 다른 예(16)을 나타내는데, Sn-Zn계 땜납 입자(1)의 외표면이 본 발명에 기초하는 표면 처리 방법에 의해 제1 표면 보호막(12a)과 제2 표면 보호막(12b)의 적층막으로 이루어지는 표면 보호막(12)으로 피복된 것이다.
도 2는 이러한 표면 보호막을 성막한 Sn-Zn계 땜납 재료의 제조 흐름의 예를나타내는 것이다.
예를 들면, 도 1A의 땜납 재료를 제조하기 위해서는 우선 인산 에스테르와 규소 함유 화합물을 반응시킨 후(도 2의 단계 S1), 이 반응 생성물을 유기 용제로 희석하여 표면 처리제의 용액을 제조한다(도 2의 단계 S2). 계속해서, 이 용액에 Sn-Zn계 땜납 입자를 침지하여 분산시키고(도 2의 단계 S3), 표면 처리(표면 처리제로 피복)된 땜납 입자를 용액으로부터 분리한 후에 건조하고, 표면 보호막이 부착된 땜납 재료를 얻는다(도 2의 단계 S4).
또한, 도 1B의 땜납 재료를 제조하기 위해서는, 상기한 표면 처리 공정을 2 단계로 행한다. 즉, 예를 들면, 인산 에스테르를 유기 용제로 희석하여 얻어진 용액으로 Sn-Zn계 땜납 입자의 표면을 피복한 후에 건조하고, 이것에 의해 얻어진 건조막 상에 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조하거나, 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액으로 Sn-Zn계 땜납 입자의 표면을 피복한 후에 건조하고, 이것에 의해 얻어진 건조막 상에 인산 에스테르를 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조한다.
도 3A 및 도 3B는 상기한 바와 같이 하여 얻어진 표면 보호막이 부착된 땜납 재료를 이용하여 땜납 페이스트를 제조하고, 이것을 이용하여 표면 실장 부품(SMD)을 실장하는 공정(리플로우 솔더링)의 일례를 나타내는 것이다. 또한, 이 도면에서는 칩 부품의 접착제를 생략한 한쪽면(片面) 실장의 예를 나타낸다.
도 3A에 나타낸 바와 같이, 메탈 마스크(스크린)(22)를 이용한 인쇄법에 의해서, 상기한 땜납 재료(6)와 함께 예를 들면, 용매를 포함하는 로진계의 플럭스 및 그 변성 수지 등으로 이루어지는 땜납 페이스트(29)를 인쇄 배선판(30)의 배선 패턴(랜드)(33) 상에 전사(인쇄)한다.
계속해서, 이 위에 도 3B에 나타낸 바와 같이 SMD(예를 들면, 칩 저항 또는 칩 크기 패키지(CSP) 등)(20)를 마운팅한 후, 에어 리플로우 로에서의 리플로우(가 열 용융)에 의해 땜납 페이스트(29)를 용융하여 납땜(리플로우 솔더링)을 한다. 즉, SMD(20)의 전극(21)을 도 3B에 나타낸 바와 같이, 인쇄 배선판(30) 상의 랜드(33)에 땜납 페이스트(29)의 가열 용융에 의한 땜납(31)으로 접합하여 SMD(20)를 실장한다.
도 4는 외부 리드가 부착된 전자 부품을 실장한 예를 나타낸다. 이 예에서, 다이패드(40)에 마운트된 반도체 집적 회로칩(41)의 전극 패드를 와이어(42)로 내측 리드(43)에 와이어 본딩하고, 몰드 수지(50)로 밀봉하여 패키지를 제조한 후, 외측 리드(44)를 통해 인쇄 배선판(45)의 랜드(46)에 땜납(47)으로 접속하는 실장 구조에서 예를 들면, Cu제의 외측 리드(44)를 포함하는 리드 프레임 표면에는 코팅층으로서 주석 도금(48)이 실시되고 있는데, 이 주석 도금(48)의 표면 중 외측 리드(44)의 표면을 본 발명에 기초하는 표면 보호막(49)으로 피복하고 있다.
이와 같이 외측 리드(44)의 주석 도금 또는 주석 합금(48)을 표면 보호막(49)으로 피복함으로써, 땜납(47)의 습윤성을 양호하게 할 수 있고 주석 또는 주석 합금의 산화 또는 부식 및 침상결정(whisker)의 발생 등도 방지하여, 외측 리드(44)의 납땜성의 열화 또는 침상결정에 의한 단락 사고를 억제할 수 있다. 또한, 땜납(47)으로서 상기한 표면 보호막(2)이 부착된 Sn-Zn계 땜납 재료(6)를 포함하는 땜납 페이스트에 의한 것을 이용하면, 이 땜납 자체의 내산화성 등도 향상시킬 수 있음은 물론이다.
또한, 도시는 생략하였지만, IMD의 후 부착을 행하는 공정 부분의 소위 멀티 디스펜서 솔더링 시스템(MDS)에 본 발명을 적용하여, 땜납 페이스트의 가열 용융에 의해 땜납으로 IMD의 단자를 랜드와 접합할 수도 있다. 이 경우, IMD의 단자 표면의 주석 도금 또는 주석 합금 도금을 상기와 같은 표면 보호막으로 피복하거나, 상기와 같은 표면 보호막이 부착된 Sn-Zn계 땜납 재료를 포함하는 땜납 페이스트를 이용할 수 있다.
도 5는 인쇄 배선판(45)의 랜드(46)에 코팅층으로서 주석 도금 또는 주석 합금 도금(51)이 실시되는 경우, 이 주석 도금 또는 주석 합금 도금(51)을 본 발명에 기초하는 표면 보호막(52)으로 피복한 예를 나타낸다.
이 경우에도, 랜드(46)에 대한 땜납의 습윤성이 양호하게 됨과 함께, 랜드(46)의 주석 도금 또는 주석 합금 도금(51)의 산화 또는 변질 등을 방지할 수 있으므로, 랜드(46)의 납땜성의 열화를 방지할 수 있다. 또한, 도시는 생략하였지만, 랜드(46) 상에 형성하는 땜납으로서 상기한 표면 보호막(52)이 부착된 Sn-Zn계 땜납 재료(6)를 포함하는 땜납 페이스트에 의한 것을 이용하면, 이 땜납 자체의 내산화성 등도 향상시킬 수 있는 것은 물론이다.
도 6A는 볼 그리드 어레이(60)를 갖는 전자 부품에서 반도체 집적 회로 칩(61)을 고정한 기판(인터포저)(62)의 배선 패턴(63)에 칩(61)을 와이어(64)로 와이어 본딩하고, 몰드 수지(65)로 밀봉하여 패키지를 제조한 구조에서, 볼 그리드 어레이(60)를 구성하는 볼 형상의 Sn-Zn계 땜납 입자(66)를 본 발명에 기초한 표면 보호막(67)으로 피복하여 이루어지는 땜납 볼(70)을 형성한 예를 나타낸다.
이 예로서는, 기판(62)의 랜드(68)에 땜납 볼(66)을 융착하기 전에 땜납 볼(66)을 상술한 방법에 의해 표면 보호막(67)으로 미리 피복 처리해 놓는다. 이것 에 의해서, 융착 후의 볼 그리드 어레이(60)의 땜납 볼(66)의 산화 등을 방지하여 납땜성을 향상시킬 수 있다.
또한, 도 6B와 같이 이러한 볼 그리드 어레이(60)를 인쇄 배선판(45)의 단자부(랜드)(46)의 위에 탑재하고, 이것을 본 발명의 땜납 페이스트로 접속하는 구조로 한다. 또한, 볼그리드 어레이의 상부 구조와 랜드(46) 사이의 솔더 레지스트는 도시를 생략하였다.
상술한 내용으로부터, 본 실시 형태에 의한 땜납 재료 및 그의 제조 방법, 및 땜납 페이스트가 발휘하는 효과를 정리하면, 하기의 (1) 내지 (9)와 같다.
(1) 리플로우 솔더링으로 사용되는 땜납 페이스트에 유용하다. 땜납 페이스트의 열화가 방지됨으로써 유효 사용율이 향상되어, 비용 절약을 도모할 수 있다.
(2) 에어 리플로우 로에서 사용 가능(N2 리플로우 로가 불필요)하게 된다. 기존의 설비가 사용 가능하기 때문에, 설비 투자 비용과 운전 비용의 삭감을 도모할 수 있다.
(3) 저융점(190℃)에서 무연의 땜납 페이스트의 실용화를 Sn-Zn계 땜납으로 실현할 수 있다(Sn-Pb 땜납과 전면적으로 대체 가능).
(4) 땜납 재료 및 땜납 페이스트의 제조 방법이 간단하고 염가이며, 또한 Sn-Ag을 주체로 하는 재료에 비하여 염가인 재료 조성이다.
(5) 저융점이기 때문에 Sn-Pb 땜납과 동일한 온도 분포의 장치로 솔더링이 가능하여, 새로운 설비 투자가 불필요하다.
(6) Pb 등의 유해 금속을 사용하지 않기 때문에, 지구 환경 보전에 기여할 수 있다.
(7) 납땜성, 접합 강도 및 품질 신뢰성, 및 작업성이 양호하며, Sn-Pb 땜납과 동등 또는 그 이상의 성능이 된다.
(8) Sn-Zn계 땜납 페이스트의 결점(가용 기간, 저장 기간 및 반복 인쇄 시간이 짧고, 산화·변질 및 땜납 볼 생성의 용이성 등)을 개선하여, Sn-Pb계 땜납 페이스트와 동등 또는 그 이상의 특성이 된다.
(9) 땜납 페이스트의 안정성, 리플로우 솔더링 중의 내산화성이 향상될 뿐만 아니라, 땜납의 융점이 높은 것에 의한 폐해(온도 분포의 엄격한 균일성의 요구 등)의 해결에 유리하다.
다음에 상술하는 설명에서, 본 발명의 특징적 구성 부분을 구체예에 의해 더욱 상세히 기술한다.
본 발명에서 이용하는 Sn 합금으로서는, 환경 오염 등의 문제 때문에 납을 포함하지 않는 Sn 합금이 바람직하고, Sn 또는 Sn-Zn에 Bi, Cu, Ag, Ge, Ni, In(인듐), Sb(안티몬), Al(알루미늄), Mg(마그네슘) 중 어느 1개 또는 2개 이상을 포함하는 땜납 합금을 들 수 있다. 특히, Sn-Zn계 합금은 종래의 Sn-Pb계 합금과 융점이 가깝기 때문에, 바람직하게 이용할 수 있다.
또한, 본 발명의 표면 보호막에 이용하는 인(P)산 에스테르 또는 아인산 에스테르 또는 이들의 유도체는 하기 화학식 1로 표시되는 것이다.
Figure 112005065596246-PCT00001
상기 화학식 1에서 R1, R2, R3은 알콕실기, 페녹시기 또는 이들의 유도기, 혹은 수산기이고(단, R1, R2, R3 중 어느 하나가 알킬기, 페닐기 등일 수도 있음), 이러한 기를 갖는 인산 에스테르 또는 아인산 에스테르로서는 이하의 것을 들 수 있다.
메틸산 포스페이트, 에틸산 포스페이트, 프로필산 포스페이트, 이소프로필산 포스페이트, 부틸산 포스페이트, 라우릴산 포스페이트, 스테아릴산 포스페이트, 2-에틸헥실산 포스페이트, 도데실산 포스페이트, 테트라데실산 포스페이트, 헥사데실산 포스페이트, 옥타데실산 포스페이트, 에이코실산 포스페이트, 디코실산 포스페이트, 테트라코실산 포스페이트, 도데시닐산 포스페이트, 테트라데시닐산 포스페이트, 헥사데시닐산 포스페이트, 옥타데시닐산 포스페이트, 에이코시닐산 포스페이트트, 디코시닐산 포스페이트, 테트라코시닐산 포스페이트, 이소데실산 포스페이트, 페닐포스폰산, 페닐포스폰산 디메틸, 비스페놀 A-비스(디페닐 포스페이트), 1,3-페닐렌비스(디크실레닐 포스페이트, 1,3-페닐렌비스(디페닐 포스페이트), 할로겐 함유 축합 인산 에스테르, 부틸피로포스페이트, 부톡시에틸산 포스페이트, 올레일산 포스페이트, 에틸렌글리콜산 포스페이트, (2-히드록시에틸)메타크릴레이트산 포스페이트, 에틸디에틸포스포노아세테이트, 디에틸벤질 포스포네이트, 디에틸알릴 포스포노아세테이트, 디에틸(p-메틸벤질) 포스포네이트, 3-클로로-2-산 포스폭시프로필메타크릴레이트, 산 포스폭시폴리옥시에틸렌 글리콜모노메타크릴레이트, 메타크릴로일옥시에틸산 포스페이트 모노에탄올아민하프 염.
이들 중에서, Sn 또는 Sn 합금 및 Sn-Zn 합금의 표면 및 규소(Si) 함유 화합물과의 반응성 관점에서, 상기한 R1, R2, R3 중 적어도 1개는 수산기(OH)인 것이 바람직하고, 또한 땜납 페이스트 중에서의 땜납 입자의 분산성, 땜납 페이스트의 유동성 및 공기 중의 수분 또는 산소로부터의 차단 관점에서는 탄소수가 8 이상, 24 이하의 포화 또는 불포화 알킬기를 갖는 알콕실기가 바람직하다.
또한, 본 발명의 표면 보호막에 이용하는 규소 함유 화합물은 알콕시실릴기 또는 실라놀기를 적어도 1개 갖는 것이면 바람직한데, 하기 화학식 2로 표시되는 것이다.
Figure 112005065596246-PCT00002
이 화학식 2에서, R4, R5, R6, R7은 알콕실기, 수산기, 알킬기, 비닐기, 아미노기 함유기, 에폭시기 함유기, 클로로기 함유기, 메타크릴기 함유기, 아크릴기 함유기, 페닐기, 페네틸기, 아세톡시기, 머캅토기 함유기, 0Si기, 이미다졸기 함유 기, 디히드로이미다졸기 함유기, 또는 이들의 유도기이며, 이러한 기를 갖는 규소 함유 화합물로서는 이하의 것을 들 수 있다.
비닐트리메톡시실란, 비닐트리에톡시실란, N-(2-아미노에틸)3-아미노프로필메틸디메톡시실란, N-(2-아미노에틸)3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필메틸디메톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-클로로프로필메틸디메톡시실란, 3-클로로프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-머캅토프로필트리메톡시실란, n-부틸트리메톡시실란, n-데실트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디페닐디에톡시실란, 디페닐메틸에톡시실란, 디페닐실란디올, 도데실메틸디에톡시실란, 도데실트리에톡시실란, 에틸트리메톡시실란, n-헥실트리에톡시실란, 이소부틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리메톡시실란, n-옥타데실메틸디에톡시실란, n-옥틸메틸디에톡시실란, 페네틸트리에톡시실란, 페닐디메틸에톡시실란, 페닐메틸디에톡시실란, 페닐트리에톡시실란, 페닐트리아세톡시실란, n-프로필트리에톡시실란, 이산화규소, 나트륨메타실리케이트, 나트륨메타실리케이트 양이온 교환체, 나트륨오르토실리케이트, 나트륨오르토실리케이트 양이온 교환체, 테트라에톡시실란, 1,1,3,3-테트라에톡시-1,3-디메틸디실록산, 테트라키스(에톡시에톡시)실란, 테트라키스(메톡시에톡시에톡시)실란, 테트라메톡시실란, 1,1,3,3-테트라메틸-1,3-디에톡시디실록산, p-톨릴트리메톡시실란, 1-(트리에톡시실릴)-2-(디에톡시메틸실릴)에탄, N-(3-트리에톡시실릴프로필)-4,5-디히드로이미다졸, 트리에틸에톡시실란, 트 리에틸실라놀, 요소프로필트리메톡시실란, 이미다졸과 3-글리시독시프로필트리메톡시실란의 등몰 반응물.
본 발명의 표면 보호막을 형성할 때, 예를 들면 인산 에스테르와 규소 함유 화합물과의 반응은 무용제에서, 또는 범용 용제(예를 들면, 이소프로판올, 아세트산에틸, 톨루엔 등)에 의한 희석하에서 실시할 수가 있다. 인산 에스테르와 규소 함유 화합물은 예를 들면, 하기 식에 의해 반응한다(단, R8은 알킬기 등을 나타낸다).
Figure 112005065596246-PCT00003
여기서, 인산 에스테르와 규소 함유 화합물과의 배합비는 통상적으로 인산 에스테르가 갖는 수산기에 대하여 상기 규소 함유 화합물이 갖는 알콕시실릴기 또는 실라놀기의 비(관능기비)가 10:1 내지 1:10이지만, 바람직하게는 5:1 내지 1:5, 보다 바람직하게는 1:2 내지 2:1이다. 이 반응몰비가 지나치게 작으면 규소 함유 화합물의 비율이 지나치게 많고, 최종 목적의 표면 처리 피막(표면 보호막)을 형성 했을 때 소위 유리와 같은 강고한 피막이 형성되어 땜납 습윤성이 현저히 열화한다. 또한, 지나치게 크면 규소 함유 화합물의 비율이 지나치게 적고, 최종 목적의 표면 처리 피막을 형성했을 때 원하는 인산 에스테르와 규소 함유 화합물의 하이브리드 효과(내산화성, 내열성, 금속과의 결합력의 향상 등)가 얻어지기 어렵다.
또한, 반응 온도는 통상적으로 20 내지 100℃이지만, 바람직하게는 60 내지 90℃이다. 반응 시간은 통상적으로 10분 내지 5시간이지만, 바람직하게는 30분 내지 2시간이다.
또한, 인산 에스테르와 규소 함유 화합물과의 반응은 Sn 또는 Sn 합금 및 Sn-Zn 합금의 표면 처리(피착) 후에 행하는 것이 가능하지만, 인산 에스테르와 규소 함유 화합물을 표면 처리 전에 반응시키지 않더라도 Sn 또는 Sn 합금 및 Sn-Zn 합금에 대하여 충분한 보호성을 나타낸다.
상기에서, 인산 에스테르 중의 인산기는 Sn, Zn 또는 Sn과 합금을 형성하는 금속과 결합함으로써, Sn 또는 Sn 합금 및 Sn-Zn 표면에 방청성을 나타낸다. 인산 에스테르 중의 인산기 이외의 기는 땜납 페이스트 중에서의 땜납 입자의 분산성, 땜납 페이스트의 유동성 및 공기 중의 수분 또는 산소로부터의 차단성을 나타낸다.또한, 이들의 작용을 증강시키기 위해서는 인산 에스테르는 탄소수 8 이상, 24 이하의 포화 또는 불포화 알킬기를 갖는 알콕실기를 갖는 것이 보다 바람직하다.
한편, 규소 함유 화합물에 대해서는 물의 투과를 억제하는 배리어 피막을 형성하고, 부식하여 용출된 금속 이온을 고정하는 등의 효과를 발현한다. 실리카가 용해하여 생성하는 규산 이온은 피막 형성형 부식 억제제로서 알려져 있는데, 특히 규산 이온과 아연 이온과의 사이에 불용성의 염이 형성되고, 그것이 아연 도금 강판의 부식 억제 효과를 발휘한다고 한다. 이러한 방청 기술은 철강 분야에서의 유기 복합 아연 도금 강판으로서 공업적으로 실용화되어 있다.
또한, 규소 함유 화합물은 플라스틱 난연제로서 실용화되어 있는 것으로, 플라스틱의 열분해시에 용융 고분자와 반응하여 가교성 화합물을 형성하고, 휘발분총량을 억제한다는 효과도 있다고 알려져 있다. 따라서, 규소 함유 화합물은 인산 에스테르의 결점인 내열성이 낮은 점(휘발하거나, 분해되기 쉬운 것)을 보충하는 것으로서도 기대할 수 있다.
한편, 인산 에스테르도 난연제로서의 응용이 잘 알려져 있는 것으로, 표면 팽창층(intumescent; 탄화층 또는 단열층 형성)계의 응용으로서 펜타에리트리톨과 같은 적당한 가교제와의 반응 피막이 폴리프로필렌과 같은 난연화가 어려운 플라스틱에 대하여 유효한 것이 인정되어 있고, 상술한 규소 함유 화합물과 가교 구조를 형성함으로써 보다 높은 방청성, 내열성이 기대된다.
또한, 규소 함유 화합물은 적당한 산 또는 알칼리 촉매하에서 가수분해ㆍ축합하는 것이 알려져 있는데, 산성의 인산 에스테르와의 반응(Si-O-P 결합 생성 반응), 규소 함유 화합물 간의 반응(Si-O-Si 결합 생성 반응), Sn 또는 Sn 합금 및 Sn-Zn 합금(M)과의 반응(Si-0-M 결합 생성 반응)을 땜납 입자 표면에서 달성함으로써, 그 결과로서 Sn 또는 Sn 합금, Sn-Zn 합금에 대하여 고착성이 높은 하이브리드 보호막을 형성한다.
이하, 본 발명의 실시예를 나타낸다.
<실시예 1>
실시예 1에서는, 인산 에스테르와 규소 함유 화합물과의 반응예를 나타낸다.
올레일 인산 에스테르(죠호쿠가가꾸고교사 제조 JP-518-O, OH기 1개와 OH기 2개의 올레일산 포스페이트 혼합물: OH기의 농도는 1.5개/몰) 47.3 g(1 몰)과 테트라에톡시실란(간토가가꾸사 제조) 10.4 g(0.5 몰)을 100 ㎖ 가지형 플라스크에 넣고, 환류하 80℃에서 자기 교반기로 1시간 교반하였다. 반응물을 31P-NMR 및 29Si-NMR에서 분석한 바, 각각 도 7A 및 도 7B에 나타낸 바와 같이 P-0-Si 결합이 생성되어 있는 것을 확인하였다.
<실시예 2>
실시예 2에서는 인산 에스테르와 규소 함유 화합물과의 반응 생성물이, 원료에 이용한 인산 에스테르 단독에 비하여 내열성이 향상된 결과를 나타낸다.
실시예 1의 합성물(테트라에톡시실란 변성 올레일 인산 에스테르) 및 올레일 인산 에스테르의 TG-DTA 분석(Ar 분위기, 승온 속도 20℃/분)을 각각 행한 바, 전자의 분해 개시 온도가 278℃이고, 후자의 분해 개시 온도가 259℃였다. 이것은 분해 개시 온도라는 척도에서 내열성이 약 20℃ 향상된 것을 보여주고고 있다.
<실시예 3>
실시예 3에서는 인산 에스테르와 규소 함유 화합물과의 반응 생성물에 의한 피막이, 원료에 이용한 인산 에스테르 단독에 의한 피막에 비하여 내열성이 향상된 결과를 나타낸다.
실시예 1의 합성물(테트라에톡시실란 변성 올레일 인산 에스테르) 및 올레일 인산 에스테르의 10 중량％ 이소프로판올 용액을 각각 제조하였다. 이들 용액을 이용하여 충분히 탈지한 아연 도금 강판(상품명 "진코트", "논크로메이트", 60 ㎜×80 ㎜×0.6 ㎜)(신닛데츠사 제조) 상에 스핀 코팅법(회전수 1000 rpm, 회전 시간 30초)으로 성막을 행하였다. 피막의 두께는 모두 약 1 ㎛였다.
이들 표면 처리된 아연 도금 강판을 150℃로 유지한 건조기 중에 30분간방치하였다. 또한, 150℃는 리플로우 솔더링에서의 예열 온도이다. 열처리 전후에 피막의 FT-IR 분석을 행하고, 각각의 2890 cm-1 부근의 C-H 진동에 의한 흡수피크 높이를 구하여 피막 성분의 잔존율 {(열처리 후의 피크 높이/열처리 전의 피크 높이)×100}을 산출하였다.
그 후, 240℃로 유지한 건조기에 3분간 방치하고, 마찬가지로 피막 성분의 잔존율을 산출하였다. 그리고, 피막 성분의 잔존율로 내열성을 비교하였다. 또한, 240℃는 Sn-Zn계 땜납의 리플로우 솔더링 온도(230℃) 이상으로 여유(마진)를 갖는 온도이다.
표 1에 시험 결과를 나타내는데, 인산 에스테르와 규소 함유 화합물과의 반응 생성물에 의한 피막은 240℃의 열처리 후에도 비산분은 불과 8％이어서, 충분한 내열성을 갖는 것을 알 수 있다.
Figure 112005065596246-PCT00004
<실시예 4>
실시예 4에서는 인산 에스테르와 규소 함유 화합물과의 반응에서, 배합하는 인산 에스테르의 수산기와 규소 함유 화합물의 알콕시실릴기 또는 실라놀기와의 비(관능기비)가 Sn 또는 Sn 합금과의 결합력에 미치는 영향에 대하여 설명한다.
올레일 인산 에스테르(1 분자 중에 수산기 1.5 개) 1 몰에 대하여, 테트라에톡시실란(1 분자 중에 알콕실기 4 개)을 0.125, 0.25, 0.5, 1.0, 2.0 몰 첨가하고, 실시예 1과 동일한 방법으로 5 수준의 테트라에톡시실란 변성 올레일 인산 에스테르를 합성하였다. 이들의 합성물 및 올레일 인산 에스테르의 10 중량％ 이소프로판올 용액을 제조하여 용액 75 g을 각각 100 ㎖ 비이커에 넣고, 자기 교반기로 교반하면서 Sn-8％ Zn-3％ Bi 분말(입경 20 내지 40 ㎛) 25 g을 서서히 첨가하였다. 약 5분간 교반한 후, 감압 여과로 용액과 표면 처리 Sn-8％ Zn-3％ Bi 분말을 분리하였다. 그 후, 표면 처리 Sn-8％ Zn-3％ Bi 분말을 150℃로 유지한 건조기에서 30분간 건조하였다.
이들의 표면 처리 Sn-8％ Zn-3％ Bi 분말 25 g과 이소프로판올 75 g을 100 ㎖ 비이커에 넣고, 30분간 정치하였다. 그 후, 감압 여과에 의해 용액과 표면 처리 Sn-8％ Zn-3％ Bi 분말을 분리하고, 60℃로 유지한 건조기에서 30분간 건조하였다.
각각의 표면 처리 Sn-8％ Zn-3％ Bi 분말에 대하여 이소프로판올 침지 전후의 탄소량을 정량하고, 피막 성분의 잔존율{(이소프로판올 침지 후의 탄소량/이소프로판올 침지 전의 탄소량)×100}을 산출한 결과를 표 2에 나타낸다.
Figure 112005065596246-PCT00005
<실시예 5>
실시예 5에서는 표면 처리에 의해 땜납 분말의 산화 또는 변질이 억제되어 반복 인쇄성 또는 저장 기간이 향상된 결과를 나타낸다.
중합 로진 30 중량부(이하, "부"로 나타냄), 수소첨가 로진 30 부, 용제(헥실렌글리콜, 헥실디글리콜, 2-에틸헥실디글리콜, 터피네올) 30부, 활성제(탄소수 1 내지 30의 유기산 및 아민브롬화수소산염) 5부, 칙소제(경화 피마자유) 5부를 이용한 땜납 페이스트용 플럭스를 제조하였다.
이것과는 별도로, 테트라에톡시실란 변성 올레일 인산 에스테르로 표면 처리한 Sn-8％ Zn-3％ Bi 분말(입경 20 내지 40 ㎛)을 제조하였다. 이 표면 처리 분말88부에 대하여 상기한 플럭스를 12부 첨가하고, 블렌더로 잘 혼련하여 땜납 페이스트를 제조하였다. 또한, 미처리 분말에 대해서도 동일하게 하여 땜납 페이스트를 제조하였다.
이들의 땜납 페이스트에 대하여 반복 인쇄성과 저장 기간을 평가하였다. 그 결과, 표면 처리 분말을 이용한 땜납 페이스트의 반복 인쇄 가능한 작업 시간은 12시간이고, 저장 기간은 24시간인데 반하여, 미처리 분말을 이용한 땜납 페이스트의 반복 인쇄 가능한 작업 시간은 4시간, 저장 기간은 8시간이었다.
<실시예 6>
실시예 6에서는 인산 에스테르와 규소 함유 화합물과의 반응에서, 배합하는 인산 에스테르의 수산기와 규소 함유 화합물의 알콕시실릴기 또는 실라놀기와의 비(관능기비)가 지나치게 작으면, 땜납 습윤성이 열화하는 예를 나타낸다.
올레일 인산 에스테르(1 분자 중에 수산기 1.5개) 1 몰에 대하여 테트라에톡시실란(1 분자 중에 알콕실기 4개)을 4 몰 첨가하고, 실시예 1과 동일한 방법으로 테트라에톡시실란 변성 올레일 인산 에스테르를 합성하였다(관능기비 1:10.67). 실시예 4와 마찬가지로, 테트라에톡시실란 변성 올레일 인산 에스테르로 표면 처리한 Sn-8％ Zn-3％ Bi 분말을 제조하였다. 이 표면 처리 분말 88부에 대하여 실시예 5의 플럭스를 12부 첨가하고, 잘 혼합하여 땜납 페이스트를 제조하였다. 또한, 미처리 분말에 대해서도 마찬가지로 땜납 페이스트를 제조하였다.
이들의 땜납 페이스트에 대하여 JIS Z 3284 부속서 10에 준거한 누설 효력 및 디웨팅 시험을 행한 바, 땜납이 누설되기 어려운 결과가 나왔다(구분 4).
<실시예 7>
실시예 7에서는 표면 처리에 의해 땜납 분말의 산화가 억제된 결과를 나타낸다.
실시예 4와 마찬가지로, 테트라에톡시실란 변성 올레일 인산 에스테르로 표면 처리한 Sn-8％ Zn-3％ Bi 분말을 제조하였다. 이 표면 처리 분말 88부에 대하여 실시예 5의 플럭스를 12부 첨가하고, 잘 혼합하여 땜납 페이스트를 제조하였다. 또한, 미처리 분말에 대해서도 마찬가지로 하여 땜납 페이스트를 제조하였다.
이들의 땜납 페이스트에 대하여 JIS Z 3284 부속서 11에 준거한 땜납 볼 시험을 행하였다. 그 결과, 표면 처리 분말을 이용한 땜납 페이스트의 땜납 볼의 발생수는 2개인데 반하여, 미처리 분말을 이용한 땜납 페이스트의 땜납 볼의 발생수는 6개였다. 땜납 볼의 수가 적은 만큼 산화가 억제되게 된다.
<실시예 8>
실시예 8에서는 표면 처리한 땜납 분말을 이용한 페이스트의 가용 기간(보존안정성)이 표면 처리하지 않은 것에 비하여 현저히 개선된 결과를 나타낸다.
실시예 7에 나타낸 땜납 페이스트를 밀폐 용기에 수용하고 25℃의 항온조(槽)에 방치하였다. 이 땜납 페이스트의 점도 변화를 경시적으로 레오미터로 측정하고 점도가 초기에 비하여 500 P 올라갈 때까지의 일수를 측정한 바, 표면 처리 분말을 이용한 땜납 페이스트는 15일인데 반하여 미처리 분말을 이용한 땜납 페이스트는 3일이었다.
<실시예 9>
실시예 9에서는 Sn-Zn 합금재에 대하여 표면 처리한 것의 땜납 습윤성이, 표면 처리하지 않은 것에 비하여 현저히 개선된 결과를 나타낸다. 또한, 원료에 이용한 인산 에스테르 단독과 비교하여 개선된 결과를 함께 나타낸다.
표 3에 나타낸 15 종류의 산성 인산 에스테르 각각에 대하여, 실시예 1과 동일한 몰비 및 방법으로 테트라에톡시실란과 반응시켰다. 이들 15 종류의 반응물을 유효 성분으로 하는 1 중량％ 이소프로판올 용액을 15 종류 제조하였다.
한편, 인 청동 후프재(18 ㎜×100 ㎜)에 대하여 이하의 전처리를 행하였다. 알칼리 전해 탈지(상온, 15 A/dm2, 약 30초 정도 처리)→수세→산 침지(10％ 황산, 상온, 5초)→수세→화학 연마(CPB-40, 상온, 1분 침지)→수세→산 침지(10％ 황산, 상온, 5초)→수세.
이러한 기재에 대하여, 막 두께 약 5 ㎛의 Sn-10％ Zn 합금 도금을 행하였다 (도금욕: 닛코 메탈 플레이팅(주) 제조, 도금 조건: 음극 전류 밀도 3 A/dm2, 온도35℃, pH 4.0, 액 유동 및 캐소드 요동 도금).
이 Sn-10％ Zn 합금 도금을 실시한 기재를, 상기한 표면 처리용 용액에 1분간 침지하였다. 그 후, 드라이어로 건조시킨 것을 시험 기판으로 하고 이하의 땜납 습윤성 평가 시험에 제공하였다.
후처리 직후 및 압력 조리 기구 테스트(PCT 처리) (온도 105℃, 습도 100％의 밀폐 가마 내에서 16 시간 방치) 후의 무연 땜납(주석:은:구리=96.5:3:0.5, 욕 온도 245℃)과의 땜납 습윤성을 메니스코그래프법(JIS C 0050)에 의한 제로크로스타임 측정으로 평가하였다. 또한, 플럭스로서 NA-200(로진의 IPA 용액; 타무라가껜사 제조)을 이용하였다. 표 3에 그 시험 결과를 나타낸다.
Figure 112005065596246-PCT00006
이와 같이, 본 실시예에 의한 표면 처리는 Sn-Zn 합금재의 땜납 습윤성의 개선에 대하여 현저한 효과가 있는 것을 알 수 있었다. 이 표면 처리는 다른 Sn 합금재에 대해서도 땜납 습윤성의 개선(산화 억제) 효과가 있는 것을 확인하고 있다.
<실시예 10>
실시예 10에서는 Sn 합금재에 대하여 표면 처리한 것의 침상결정(whisker) 발생이 표면 처리하지 않은 것에 비하여 현저히 억제된 결과를 나타낸다.
실시예 9와 마찬가지로 테트라에톡시실란 변성 올레일 인산 에스테르로 표면 처리한 Sn-10％ Zn 합금 도금 기판과, 미처리 Sn-10％ Zn 합금 도금 기판을 각각 온도 85℃, 습도 85％의 항온 항습 분위기하에서 24시간 방치하였다. 그 후, 기판을 충분히 건조한 후, 주사형 전자 현미경(SEM)으로 3000 내지 10000배로 확대하여 표면 관찰한 바, 미처리된 것은 침상결정이 많이 관찰된 데 반하여 표면 처리를 한 것에서는 침상결정이 전혀 관찰되지 않았다.
<실시예 11>
실시예 11에서는 Sn 합금 땜납 볼에 대하여, 표면 처리한 것의 땜납 습윤성이 표면 처리하지 않은 것에 비하여 현저히 개선된 결과를 나타낸다.
실시예 4와 마찬가지의 표면 처리를 행하고, 테트라에톡시실란 변성 올레일 인산 에스테르로 표면 처리한 Sn-9％ Zn 볼(직경 300 ㎛)을 제조하였다.
볼 그리드 어레이(BGA) 본체 상의 솔더레지스트 사이에 있는 구리 단자부에 플럭스를 인쇄하고, 그 후 Sn-9％ Zn 땜납 볼을 탑재하여, 피크 온도 220℃로 대기 분위기에서 리플로우를 행하였다.
그 후, BGA 기판에서의 Sn-9％ Zn 볼의 접합성을 관찰한 바, 표면 처리한 Sn-9％ Zn 볼을 이용한 BGA 기판은 접합 불량이 보이지 않는데 반하여, 미처리의 Sn-9％ Zn 볼을 이용한 BGA 기판에는 1％의 접합 불량을 볼 수 있었다.
<실시예 12>
실시예 12에서는 Sn재에 대하여 표면 처리한 것의 땜납 습윤성이, 표면 처리하지 않은 것에 비하여 현저히 개선된 결과를 나타낸다. 또한, 원료에 이용한 인산 에스테르 단독과 비교하여 개선된 결과를 함께 나타낸다.
실시예 1의 합성물(테트라에톡시실란 변성 올레일 인산 에스테르) 및 올레일 인산 에스테르의 1 중량％ 이소프로판올 용액을 각각 제조하였다. 한편, 인청동 후프재(18 ㎜×100 ㎜)에 대하여 이하의 전처리를 행하였다. 알칼리 전해 탈지(상온, 15 A/dm2, 약 30초 정도 처리)→수세→산 침지(10％ 황산, 상온, 5초)→수세→화학 연마(CPB-40, 상온, 1분 침지)→수세→산 침지(10％ 황산, 상온, 5초)→수세.
이 기재에 대하여 막 두께 약 1O ㎛의 전기 Sn 도금을 행하였다(도금욕: 닛코 메탈 플레이팅(주) 제조 SP-1HLF, 음극 전류 밀도 3 A/dm2).
이들의 Sn 도금을 실시한 기재를 상기한 표면 처리용 용액에 1분간 침지하였다. 그 후, 드라이어로 건조시킨 것을 시험 기판으로 하여 이하의 땜납 습윤성평가 시험에 제공하였다.
후처리 직후 및 압력 가마 테스트(PCT 처리) (온도 105℃, 습도 100％의 밀폐 가마 내에서 16시간 방치) 후의 무연 땜납(주석:은:구리=96.5:3:0.5, 욕 온도 245℃)과의 땜납 습윤성을 실시예 8과 마찬가지로 메니스코그래프법으로 제로크로스타임의 측정에 의해 평가하였다. 또한, 플럭스로서 NA-200(로진의 IPA 용액; 타무라가껜사 제조)을 이용하였다. 표 4에 비교예와 함께 그 시험 결과를 나타낸다.
Figure 112005065596246-PCT00007
<실시예 13>
실시예 13에서는 Sn재에 대하여 표면 처리한 것의 침상결정 발생이, 표면 처리하지 않은 것에 비하여 현저히 억제된 결과를 나타낸다.
실시예 12와 마찬가지로 테트라에톡시실란 변성 올레일 인산 에스테르를 Sn 도금을 실시한 기판에 표면 처리하였다. 이들 표면 처리를 실시한 Sn 도금 기판과 미처리 Sn 도금 기판을 온도 85℃, 습도 85％의 항온 항습 분위기하에서 24 시간 방치하였다. 그 후, 기판을 충분히 건조한 후 주사형 전자 현미경(SEM)으로 표면 관찰한 바, 미처리된 것은 침상결정이 많이 관찰된 데 반하여 표면 처리를 한 것에서는 침상결정이 전혀 관찰되지 않았다.
또한, 본 발명은 도면을 참조하여 설명한 상술한 실시예에 한정되는 것이 아니라, 후술하는 청구의 범위 및 그 주지를 일탈하지 않는 범위에서 다양한 변경, 치환 또는 그의 동등한 것을 행할 수 있는 것은 당업자에 있어서 명백한 사실이다.
예를 들면, Sn-Zn계 땜납의 조성에서 Sn-Zn에 첨가하는 성분으로서 Bi을 비롯하여 Cu, Ge, Ni, Mg, In, Al, Sb 등을 1종 이상 사용할 수도 있다. 한편, 땜납 페이스트에 대해서도 표면 보호막이 부착된 Sn-Zn계 땜납 입자의 배합비 또는 그 밖의 구성 성분의 재질 등도 다양하게 변화시킬 수 있다.
또한, 합금의 조성의 개선에 의한 방법 또는 플럭스로 보호막을 형성하는 방법에 의해, 내산화성 또는 내부식성 및 내변질성 등을 향상시키는 방법 등의 다른 방법과 조합함으로써 상승 효과를 발휘시키는 것도 가능하다. 특히, 어떠한 원인으로 본 발명에 의한 표면 보호막에 핀홀 등의 결함이 존재하는 경우에, 이 조합이 효력을 발휘한다.
또한, 본 발명에 사용 가능한 Sn 또는 Sn-Zn계의 코팅(도금 등) 재료 또는 땜납 재료, 땜납 페이스트는 SMD 또는 IMD 및 이들을 실장한 전기 제품용 인쇄 회로판의 제조는 물론, 그 이외의 각종 분야에서의 납땜 또는 표면 처리 재료로서 이용할 수 있다. 특히, 인체에 유해한 납 또는 크롬 및 카드뮴 등의 중금속을 함유하지 않기 때문에, 예를 들면 강판, 식품의 통조림 또는 음료 캔 등의 제조용 재료로서도 이용할 수 있다.
상술한 본 발명에 의하면, Sn 또는 Sn-Zn계 등의 코팅(도금 등) 재료 또는 땜납 입자 등의 표면상에 인산 에스테르 및 규소 함유 화합물의 표면 보호막을 형성하고 있으므로, 그 표면 보호막에 의해 공기 중의 수분 또는 산소 및 염소 또는 황 등의 부식성 성분(산성비를 포함함) 및 플럭스 중의 성분 등으로부터 코팅(도금 등)재료 또는 땜납 입자를 차단할 수가 있어, 이 결과 코팅(도금 등) 재료 또는 땜납 입자의 부식 또는 변질 및 산화를 방지할 수 있다.
또한, 리플로우 솔더링에서의 반복 인쇄성 또는 땜납 페이스트의 보존 기간(가용 기간) 및 스크린 인쇄 후의 점착력 유지 시간(저장 기간)을 향상시키고, 이에 의해서 실장되는 전자 부품에 대한 점착력을 소요 기간 유지할 수 있는 등의 효과에 의해, Sn-Zn계 땜납 페이스트의 유효 사용율을 향상시킬 뿐만 아니라, 리플로우 로에서의 처리에서도 모재(부품의 전극이나 인쇄판의 랜드 등) 또는 땜납 입자의 산화를 방지하여 누설 불량 또는 땜납 볼(산화된 독립의 미소 입자군)의 발생 등을 없애고, 에어 리플로우 로와 같은 범용 장치의 사용이 가능해진다. 따라서, 저융점으로서 Sn-Pb 땜납으로 대체할 수 있는, 무연 땜납으로서의 Sn-Zn계 땜납 등의 특징을 유효하게 발휘시켜, 절연 신뢰성이 높은 (쉽게 유리 이온화하여 어려운 표면 처리 재료의 사용이나 땜납 볼의 발생 억제에 의한) 납땜이 가능해진다.
또한, 비수계의 용액(유기 용제로 희석한 것) 중에서 표면 처리함으로써 Sn-Zn계 등의 땜납 입자의 표면상에 보호막을 형성하기 때문에, 땜납 재료의 제조 과정에서 Sn-Zn계 합금 등이 수분 또는 산소와 접촉하지 않으므로, 이들과 반응하여 변질될 기회가 없어 안정적으로 확실하게 목적으로 하는 땜납 재료를 얻을 수 있다.
또한, 본 발명에 의한 방법은 표면 처리에 의해 보호막을 형성하는 방법이기 때문에 플럭스 등에 의해 보호막을 형성하는 방법과 다르고 땜납 볼(BGA 또는 CSP 등 용) 또는 땜납 입자(솔더 페이스트용) 등의 땜납 재료뿐만 아니라, SMD 또는 IMD의 전극 또는 단자나 전자 부품의 케이스 및 인쇄 배선판의 배선 패턴 등과 같은 금속 재료(철, 강판, 구리 및 이들의 합금 등)의 표면에 표면 처리재로서 코팅( 전기 도금, 용융 도금 등)된 Sn 또는 Sn 합금의 표면을 본 발명의 방법으로 처리할 수가 있어 내식성, 내산화성 또는 내변질성 및 납땜성이 풍부한 안정된 금속 재료(모재)를 얻을 수도 있다.
또한, 본 발명의 표면 보호막은 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류와 규소 함유 화합물과의 반응 생성물로 이루어지는 군에서 선택된 1종 이상으로 이루어지므로, 주석 또는 주석 합금재의 표면에 대하여 상기 표면 처리제를 용액 상태로 접촉시켜 건조함으로써, 그 성막은 특수한 조건이 불필요하여 용이하고 저비용으로 행할 수 있을 뿐만 아니라, 표면에 충분하고 균일하게 부착되기 때문에 막 두께의 균일성을 쉽게 향상시킬 수 있다. 따라서, 상기한 바와 같은 표면 보호 작용을 충분히 발휘시키는 것이 가능해진다.

Claims (47)

  1. 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류, 규소 함유 화합물, 상기 에스테르류와 상기 규소 함유 화합물과의 반응 생성물 및(또는) 혼합물로 이루어지는 군에서 선택된 물질을 주성분으로 하는, 주석 또는 주석 합금재의 표면 처리제.
  2. 제1항에 있어서, 상기 물질이 유기 용제로 희석되어 이루어지는 표면 처리제.
  3. 제1항에 있어서, 상기 에스테르류와 상기 규소 함유 화합물과의 비율이 몰비로 1:10 내지 10:1인 표면 처리제.
  4. 제1항에 있어서, 상기 인산 에스테르, 상기 아인산 에스테르 및 상기 유도체가 1개 이상의 포화 또는 불포화 알킬기 및(또는) 수산기를 갖는 것인 표면 처리제.
  5. 제1항에 있어서, 상기 규소 함유 화합물이 1개 이상의 알콕시실릴기 및(또는) 실라놀기를 갖는 것인 표면 처리제.
  6. 제1항에 있어서, 주석 또는 아연의 단체, 및 아연, 비스무스, 구리, 은, 안티몬, 인듐, 알루미늄, 마그네슘, 게르마늄 및 니켈로 이루어지는 군에서 선택된 1종 이상의 금속을 포함하는 주석 합금재, 또는 주석-아연 합금재의 표면 처리에 이용되는 표면 처리제.
  7. 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류, 규소 함유 화합물과의 반응 생성물 및(또는) 혼합물을 유기 용제로 희석하여 얻어진 용액으로 주석 또는 주석 합금재의 표면을 피복한 후 건조하는, 주석 또는 주석 합금재의 표면 처리 방법.
  8. 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류를 유기 용제로 희석하여 얻어진 용액으로 주석 또는 주석 합금재의 표면을 피복한 후에 건조하고, 이에 의해 얻어진 건조막 상에 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조하는, 주석 또는 주석 합금재의 표면 처리 방법.
  9. 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액으로 주석 또는 주석 합금재의 표면을 피복한 후에 건조하고, 이에 의해 얻어진 건조막 상에 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류를 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조하는, 주석 또 는 주석 합금재의 표면 처리 방법.
  10. 제7항에 있어서, 상기 에스테르류와 상기 규소 함유 화합물의 비율을 몰비로 1:10 내지 10:1로 하는 표면 처리 방법.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서, 1개 이상의 포화 또는 불포화 알킬기 및(또는) 수산기를 갖는 상기 인산 에스테르, 상기 아인산 에스테르 및 상기 유도체를 이용하는 표면 처리 방법.
  12. 제7항 내지 제9항 중 어느 한 항에 있어서, 1개 이상의 알콕시실릴기 및(또는) 실라놀기를 갖는 상기 규소 함유 화합물을 이용하는 표면 처리 방법.
  13. 제7항 내지 제9항 중 어느 한 항에 있어서, 주석 또는 아연의 단체, 및 아연, 비스무스, 구리, 은, 안티몬, 인듐, 알루미늄, 마그네슘, 게르마늄 및 니켈로 이루어지는 군에서 선택된 1종 이상의 금속을 포함하는 상기 주석 합금재, 또는 주석-아연 합금재를 표면 처리하는 표면 처리 방법.
  14. 제1항 내지 제5항 중 어느 한 항의 기재에 따른 에스테르류와 규소 함유 화합물과 이들의 반응 생성물로 이루어지는 군에서 선택된 1종 이상을 포함하는 표면 보호막을 갖는 주석, 아연, 주석 합금재 또는 주석-아연 합금재.
  15. 제14항에 있어서, 상기 에스테르류 및 상기 규소 함유 화합물, 또는 상기 반응 생성물 또는 이들의 혼합물에 의해 단층의 상기 표면 보호막이 형성되어 있는 주석, 아연, 주석 합금재 또는 주석-아연 합금재.
  16. 제14항에 있어서, 상기 에스테르류에 의해 형성된 박막, 상기 규소 함유 화합물에 의해 형성된 박막, 또는 이들과 조합한 상기 반응 생성물의 박막으로 상기 표면 보호막을 2층 이상 구성하고 있는 주석, 아연, 주석 합금재 또는 주석-아연 합금재.
  17. 제16항에 있어서, 상기 박막이 1종 이상, 주석, 아연, 주석 합금재 또는 주석-아연 합금재의 표면에 접하여 형성되어 있는 주석, 아연, 주석 합금재 또는 주석-아연 합금재.
  18. 제14항에 있어서, 주석 또는 아연의 단체, 및 아연, 비스무스, 구리, 은, 안티몬, 인듐, 알루미늄, 마그네슘, 게르마늄 및 니켈로 이루어지는 군에서 선택된 1종 이상의 금속을 포함하는 주석 합금 또는 주석-아연 합금을 포함하는, 주석, 아연, 주석 합금재 또는 주석-아연 합금재.
  19. 제1항 내지 제5항 중 어느 한 항의 기재에 따른 에스테르류와 규소 함유 화 합물과 이들의 반응 생성물로 이루어지는 군에서 선택된 1종 이상을 포함하는 표면 보호막이 주석 합금계 땜납 입자의 표면에 형성되어 있는, 주석 합금계 땜납 재료.
  20. 제19항에 있어서, 상기 에스테르류 및 상기 규소 함유 화합물, 또는 상기 반응 생성물에 의해 단층의 상기 표면 보호막이 형성되어 있는, 주석 합금계 땜납 재료.
  21. 제19항에 있어서, 상기 에스테르류에 의해 형성된 박막과 상기 규소 함유 화합물에 의해 형성된 박막 등으로 상기 표면 보호막을 2층 이상 구성하고 있는, 주석 합금계 땜납 재료.
  22. 제21항에 있어서, 상기 박막이 1종 이상, 상기 주석 합금계 땜납 입자의 표면에 접하여 형성되어 있는, 주석 합금계 땜납 재료.
  23. 제19항에 있어서, 상기 주석 합금계 땜납 입자가 아연, 비스무스, 구리, 은, 안티몬, 인듐, 알루미늄, 마그네슘, 게르마늄 및 니켈로 이루어지는 군에서 선택된 1종 이상의 금속을 포함하는 주석 합금 또는 주석-아연 합금을 포함하는, 주석 합금계 땜납 재료.
  24. 제19항에 있어서, 땜납 분말 또는 땜납 볼의 형태를 이루는 주석 합금계 땜 납 재료.
  25. 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류와 규소 함유 화합물과의 반응 생성물 및(또는) 혼합물을 유기 용제로 희석하여 얻어진 용액으로 주석 합금계 땜납 입자의 표면을 피복한 후 건조하는, 주석 합금계 땜납 재료의 제조 방법.
  26. 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류를 유기 용제로 희석하여 얻어진 용액으로 주석 합금계 땜납 입자의 표면을 피복한 후에 건조하고, 이에 의해 얻어진 건조막 상에 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조하는, 주석 합금계 땜납 재료의 제조 방법.
  27. 규소 함유 화합물을 유기 용제로 희석하여 얻어진 용액으로 주석 합금계 땜납 입자의 표면을 피복한 후에 건조하고, 이에 의해 얻어진 건조막 상에 인산 에스테르, 아인산 에스테르 및 이들의 유도체로 이루어지는 군에서 선택된 1종 이상의 에스테르류를 유기 용제로 희석하여 얻어진 용액을 피착한 후에 건조하는, 주석 합금계 땜납 재료의 제조 방법.
  28. 제25항에 있어서, 상기 에스테르류가 갖는 수산기에 대하여 상기 규소 함유 화합물이 갖는 알콕시실릴기 또는 실라놀기의 비가 10:1 내지 1:10이 되도록 배합하는 제조 방법.
  29. 제25항 내지 제27항 중 어느 한 항에 있어서, 1개 이상의 포화 또는 불포화 알킬기 및(또는) 수산기를 갖는 상기 인산 에스테르, 상기 아인산 에스테르 및 상기 유도체를 이용하는 제조 방법.
  30. 제25항 내지 제27항 중 어느 한 항에 있어서, 1개 이상의 알콕시실릴기 및(또는) 실라놀기를 갖는 상기 규소 함유 화합물을 이용하는 제조 방법.
  31. 제25항 내지 제27항 중 어느 한 항에 있어서, 아연, 비스무스, 구리, 은, 안티몬, 인듐, 알루미늄, 마그네슘, 게르마늄 및 니켈로 이루어지는 군에서 선택된 1 종 이상의 금속을 포함하는 상기 주석 합금 또는 주석-아연 합금계의 땜납 입자를 표면 처리하는 제조 방법.
  32. 제24항 기재에 따른 땜납 분말을 포함하는 땜납 페이스트.
  33. 제32항에 있어서, 제20항 내지 제22항 중 어느 한 항의 기재에 따른 표면 보호막을 상기 땜납 분말의 표면에 갖는 땜납 페이스트.
  34. 제32항에 있어서, 상기 땜납 분말이 제23항의 기재에 따른 주석 합금계 땜납 재료를 포함하는 땜납 페이스트.
  35. 제32항에 있어서, 상기 땜납 분말과 함께 중합 로진, 수소첨가 로진, 용제, 활성제 및 칙소제로 이루어지는 플럭스를 포함하는 땜납 페이스트.
  36. 접속 단자부 또는 전극이 제14항 내지 제18항 중 어느 한 항의 기재에 따른 주석, 아연 또는 주석 합금재 또는 주석-아연 합금재로 이루어지는 것인 전자 부품.
  37. 제24항의 기재에 따른 땜납 볼이 부품 및 단자의 전기적 접속재로서 이용되고 있는 전자 부품.
  38. 제37항에 있어서, 상기 땜납 볼이 제15항 내지 제18항 중 어느 한 항의 기재에 따른 주석, 아연 또는 주석 합금재 또는 주석-아연 합금재로 이루어지는 것인 전자 부품.
  39. 제37항에 있어서, 상기 땜납 볼로 이루어지는 볼 그리드 어레이(CSP를 포함함)를 갖는 전자 부품.
  40. 배선 패턴과 접속 단자부가 제14항 내지 제18항 중 어느 한 항의 기재에 따른 주석, 아연, 주석 합금재 또는 주석-아연 합금재로 이루어지는 인쇄 배선판.
  41. 제36항의 기재에 따른 전자 부품이 인쇄 배선판에 접속되어 있는 전자 부품의 실장 구조.
  42. 제37항의 기재에 따른 전자 부품이 이용되고 있는 전자 부품의 실장 구조.
  43. 제42항에 있어서, 제38항의 기재에 따른 땜납 볼이 전자 부품의 단자로서 전자 부품과 인쇄 배선판의 접속에 이용되고 있는 실장 구조.
  44. 제42항에 있어서, 상기 땜납 볼이 볼 그리드 어레이를 구성하고 있는 실장 구조.
  45. 제40항의 기재에 따른 인쇄 배선판에 전자 부품이 접속되어 있는 전자 부품의 실장 구조.
  46. 제32항 내지 제35항 중 어느 한 항의 기재에 따른 땜납 페이스트가 전기적 접속재로서 이용되고 있는 전자 부품의 실장 구조.
  47. 제46항에 있어서, 상기 땜납 페이스트가 인쇄 배선판에의 전자 부품의 접속 또는 전자 부품간의 접속에 이용되고 있는 실장 구조.
KR1020057021767A 2003-05-16 2004-05-17 주석 또는 주석 합금재의 표면 처리제 KR20060026020A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00139017 2003-05-16
JP2003139017A JP2004339583A (ja) 2003-05-16 2003-05-16 錫又は錫合金材の表面処理剤、錫又は錫合金材及びその表面処理方法、錫合金系はんだ材料及びこれを用いたはんだペースト、錫合金系はんだ材料の製造方法、電子部品、プリント配線板、並びに電子部品の実装構造

Publications (1)

Publication Number Publication Date
KR20060026020A true KR20060026020A (ko) 2006-03-22

Family

ID=33447319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021767A KR20060026020A (ko) 2003-05-16 2004-05-17 주석 또는 주석 합금재의 표면 처리제

Country Status (7)

Country Link
US (1) US20070131141A1 (ko)
EP (1) EP1627935A4 (ko)
JP (1) JP2004339583A (ko)
KR (1) KR20060026020A (ko)
CN (1) CN1823181A (ko)
TW (1) TWI249451B (ko)
WO (1) WO2004101849A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034789A1 (ko) * 2022-08-12 2024-02-15 오컴퍼니 주식회사 활성도막이 형성된 솔더 입자, 이를 포함한 접속용 필름을 제조하기 위한 혼합물 및 접속용 필름

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113683A1 (en) * 2004-09-07 2006-06-01 Nancy Dean Doped alloys for electrical interconnects, methods of production and uses thereof
JP5261859B2 (ja) * 2005-03-24 2013-08-14 Ｊｆｅスチール株式会社 半田付け性、耐食性および耐ホイスカー性に優れるＳｎ系めっき鋼板並びにその製造方法
JP2009500527A (ja) * 2005-07-11 2009-01-08 テクニック・インコーポレイテッド スズ・ウィスカ成長を最小化する特性又は特徴を有するスズの電着
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3824021B1 (ja) * 2006-01-17 2006-09-20 オムロン株式会社 半田材検査方法および半田材検査装置、制御プログラム、コンピュータ読み取り可能な記録媒体
US20080102561A1 (en) * 2006-10-26 2008-05-01 Schlumberger Technology Corporation Methods of manufacturing printed circuit board assembly
DE102007007212A1 (de) * 2007-02-14 2008-08-21 Stannol Gmbh Lotmittel zur Verwendung beim Weichlöten und Verfahren zur Herstellung eines solchen Lotmittels
DE102007049925B4 (de) * 2007-10-18 2012-10-31 Federal-Mogul Sealing Systems Gmbh Geschweißte Metalldichtung
US20090123656A1 (en) * 2007-11-13 2009-05-14 Ernest Long Composition and method for controlling galvanic corrosion in printed circuit boards
KR100923887B1 (ko) * 2008-01-29 2009-10-28 (주)덕산테코피아 반도체 패키지용 솔더볼
JP5176893B2 (ja) * 2008-11-18 2013-04-03 日立金属株式会社 はんだボール
JP2011054444A (ja) * 2009-09-02 2011-03-17 Fujitsu Ltd 導電材料、電子デバイス及びその製造方法
CN102234753B (zh) * 2010-04-29 2013-03-13 比亚迪股份有限公司 一种浸锡预处理液及其制备方法
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
CN102672365B (zh) * 2011-03-07 2016-08-03 三星半导体(中国)研究开发有限公司 焊球及其制造方法
EP2719496B1 (en) * 2011-06-06 2018-09-26 Senju Metal Industry Co., Ltd Flux
DE102011082537A1 (de) * 2011-09-12 2013-03-14 Robert Bosch Gmbh Leiterplatte und elektrische Bauteile zum Einsatz in aggressiver Umgebung und Verfahren zur Herstellung einer solchen Leiterplatte
CN102528330B (zh) * 2012-01-12 2013-12-25 李平荣 一种熔融焊料防氧化活性粉
US9064820B2 (en) * 2012-04-05 2015-06-23 Mekiec Manufacturing Corporation (Thailand) Ltd Method and encapsulant for flip-chip assembly
WO2015146999A1 (ja) * 2014-03-25 2015-10-01 住友金属鉱山株式会社 被覆はんだ材料およびその製造方法
CN104109464A (zh) * 2014-06-17 2014-10-22 安徽省六安市朝晖机械制造有限公司 一种抗剥离铝合金表面处理剂
US20160091290A1 (en) * 2014-09-29 2016-03-31 Pm Ballistics Llc Lead free frangible iron bullets
JP6282581B2 (ja) * 2014-12-22 2018-02-21 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法
JP6455187B2 (ja) * 2015-01-29 2019-01-23 住友金属鉱山株式会社 被覆はんだワイヤおよびその製造方法
WO2017018155A1 (ja) * 2015-07-27 2017-02-02 住友金属鉱山株式会社 被覆はんだワイヤおよびその製造方法
JP6471676B2 (ja) * 2015-07-27 2019-02-20 住友金属鉱山株式会社 被覆はんだワイヤおよびその製造方法
JP6523105B2 (ja) * 2015-08-26 2019-05-29 積水化学工業株式会社 導電材料、接続構造体及び接続構造体の製造方法
EP3174088B1 (en) * 2015-11-26 2020-12-30 Siyang Grande Electronics Co., Ltd. Method of manufacturing a plastic packaged smd diode
JP5943136B1 (ja) * 2015-12-28 2016-06-29 千住金属工業株式会社 フラックスコートボール、はんだ継手およびフラックスコートボールの製造方法
CN105414795B (zh) * 2015-12-30 2017-10-20 中山翰华锡业有限公司 一种耐低温抗氧化无铅焊锡及其制备方法
CN106191980A (zh) * 2016-07-27 2016-12-07 中铝上海铜业有限公司 压延铜箔的表面黑化处理方法
US10730150B2 (en) * 2017-08-07 2020-08-04 Honeywell International Inc. Flowable brazing compositions and methods of brazing metal articles together using the same
CN109326532B (zh) * 2018-09-30 2019-11-01 深圳市创智成功科技有限公司 一种半导体制造工艺中焊锡防腐蚀的处理方法
JP2021006491A (ja) * 2019-06-27 2021-01-21 日東電工株式会社 Ｌｏｗ−Ｅガラス板、Ｌｏｗ−Ｅガラス板用保護シートおよびその利用
CN113113374A (zh) * 2021-04-08 2021-07-13 重庆群崴电子材料有限公司 一种封装用圆球及其封装结构
CN115623660B (zh) * 2021-07-20 2024-04-05 荣耀终端有限公司 电路板及电子设备
CN115609184B (zh) * 2022-12-20 2023-03-31 佛山(华南)新材料研究院 改性锡粉及其制备方法、锡膏

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61238852A (ja) * 1985-04-16 1986-10-24 Mitsubishi Petrochem Co Ltd 金属粉含有重合体組成物
JP3137462B2 (ja) * 1992-10-21 2001-02-19 トヨタ自動車株式会社 クリームはんだ
JP3155139B2 (ja) * 1993-12-28 2001-04-09 株式会社神戸製鋼所 耐酸化性に優れたすずまたはすず合金めっき材およびその製造方法
JPH0919794A (ja) * 1995-07-03 1997-01-21 Showa Denko Kk はんだ粉末
JPH10166177A (ja) * 1996-12-10 1998-06-23 Tanaka Denshi Kogyo Kk 被覆半田材料及びその製造方法
JP3505129B2 (ja) * 2000-04-28 2004-03-08 株式会社日鉱マテリアルズ 金属材料用表面処理剤および表面処理金属材料
JP2002064116A (ja) * 2000-08-22 2002-02-28 Rohm Co Ltd Ｂｇａ型半導体装置における半田ボールへのフラックス塗布装置
JP2002331385A (ja) * 2001-05-08 2002-11-19 Sony Corp はんだ材料及びその製造方法、並びにはんだペースト
JP4215235B2 (ja) * 2002-10-18 2009-01-28 日鉱金属株式会社 Ｓｎ合金に対する表面処理剤及び表面処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034789A1 (ko) * 2022-08-12 2024-02-15 오컴퍼니 주식회사 활성도막이 형성된 솔더 입자, 이를 포함한 접속용 필름을 제조하기 위한 혼합물 및 접속용 필름

Also Published As

Publication number Publication date
EP1627935A4 (en) 2010-11-17
TW200425988A (en) 2004-12-01
TWI249451B (en) 2006-02-21
WO2004101849A1 (ja) 2004-11-25
US20070131141A1 (en) 2007-06-14
JP2004339583A (ja) 2004-12-02
CN1823181A (zh) 2006-08-23
EP1627935A1 (en) 2006-02-22

Similar Documents

Publication Publication Date Title
KR20060026020A (ko) 주석 또는 주석 합금재의 표면 처리제
KR100964063B1 (ko) 주석 및 주석 합금의 수계 산화 방지제
US20050217757A1 (en) Preflux, flux, solder paste and method of manufacturing lead-free soldered body
CN1175284A (zh) 镀银
JP4518507B2 (ja) 金属の表面処理剤
KR20140080449A (ko) 유기 납땜성 보존제 및 방법
JP2005169495A (ja) プリフラックス、フラックス、ソルダーペースト及び鉛フリーはんだ付け体の製造方法
US6635123B2 (en) Copper preservative treatment
JP5649139B2 (ja) 銅表面の表面皮膜層構造
JP4215235B2 (ja) Ｓｎ合金に対する表面処理剤及び表面処理方法
US20050268991A1 (en) Corrosion resistance enhancement of tin surfaces
JP3684134B2 (ja) 電気又は電子部品及び電気又は電子組立体
US20050175780A1 (en) Acidic solution for silver deposition and method for silver layer deposition on metal surfaces
JP3801893B2 (ja) 部材の接合方法
EP1008675B1 (en) Copper pretreatment for tin solder alloy deposition
JP4321123B2 (ja) 半田付け性に優れる錫めっき鋼板
JP2004156094A (ja) Ｓｎ又はＳｎ合金に対する表面処理剤及び表面処理方法
JP2002141456A (ja) 電子装置
JPH06269979A (ja) 半田析出組成物及び回路基板への半田プリコート方法
JPH0240419B2 (ja) Arumibanhenoriidosenhandazukehoho

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application