KR20060022833A - 다결정실리콘 박막트랜지스터 형성방법 - Google Patents

다결정실리콘 박막트랜지스터 형성방법 Download PDF

Info

Publication number
KR20060022833A
KR20060022833A KR1020040071602A KR20040071602A KR20060022833A KR 20060022833 A KR20060022833 A KR 20060022833A KR 1020040071602 A KR1020040071602 A KR 1020040071602A KR 20040071602 A KR20040071602 A KR 20040071602A KR 20060022833 A KR20060022833 A KR 20060022833A
Authority
KR
South Korea
Prior art keywords
film
forming
protrusions
polysilicon
poly
Prior art date
Application number
KR1020040071602A
Other languages
English (en)
Other versions
KR100719919B1 (ko
Inventor
손경석
류명관
박재철
김억수
이준호
권세열
임장순
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040071602A priority Critical patent/KR100719919B1/ko
Priority to US11/085,953 priority patent/US7026201B2/en
Priority to TW094108878A priority patent/TWI268614B/zh
Priority to CNB2005100672531A priority patent/CN100413040C/zh
Priority to JP2005153368A priority patent/JP4013074B2/ja
Publication of KR20060022833A publication Critical patent/KR20060022833A/ko
Application granted granted Critical
Publication of KR100719919B1 publication Critical patent/KR100719919B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다결정실리콘 박막트랜지스터 형성방법을 개시한다. 개시된 본 발명의 다결정실리콘 박막트랜지스터 형성방법은, 유리기판 상에 버퍼막과 비정질실리콘막을 차례로 형성하는 단계와, 상기 비정질실리콘막을 결정립 충돌에 의한 돌출부 생성이 존재하는 결정화 방법으로 결정화시켜 다수의 돌출부를 구비한 다결정실리콘막을 형성하는 단계와, 상기 다결정실리콘막을 두 개의 돌출부만을 포함하면서 상기 돌출부들이 게이트전극 형성 영역을 사이에 두고 이격 배치되는 형태의 액티브 패턴으로 패터닝하는 단계와, 상기 패터닝된 다결정실리콘막 상에 돌출부를 완전히 덮지 않도록 베리어막을 도포하는 단계와, 상기 기판 결과물에 대해 도펀트 이온주입을 수행하여 돌출부를 포함한 게이트전극 형성 영역 양측의 다결정실리콘막 부분들 각각에 소오스전극과 드레인전극을 형성하는 단계와, 상기 베리어막을 제거하는 단계와, 상기 기판 결과물 상에 게이트절연막을 형성하는 단계와, 상기 소오스전극과 드레인전극 사이의 게이트절연막 부분 상에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

다결정실리콘 박막트랜지스터 형성방법{Method for forming polycrystalline silicon thin film transistor}
도 1 내지 도 3은 본 발명에 따른 다결정실리콘 박막트랜지스터 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 유리기판 11 : 버퍼막
12 : 다결정실리콘막 13 : 돌출부
14 : 베리어막 15 : 도펀트
16 : 소오스전극 17 : 드레인전극
18 : 게이트절연막 19 : 게이트전극
20 : 다결정실리콘 박막트랜지스터
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 연속 측면 결정화(Sequential Lateral Solidification) 방법을 이용한 다결정실리콘 박막트랜지스터 형성방법에 관한 것이다.
액정표시장치 또는 유기발광표시장치 등에서 스위칭 소자로 사용되는 박막트랜지스터(Thin Film Transistor : 이하, TFT)는 상기의 평판표시장치들의 성능에 있어 가장 중요한 구성요소이다. 여기서, 상기 TFT의 성능을 판단하는 기준인 이동도(mobility) 또는 누설전류 등은 전하 운반자가 이동하는 경로인 활성층이 어떤 상태(state) 또는 구조를 갖느냐, 즉, 활성층의 재료인 실리콘 박막이 어떤 상태 또는 구조를 갖느냐에 크게 좌우된다.
현재 상용화되어 있는 액정표시장치의 경우 TFT의 활성층은 대부분 비정질실리콘(amorphous silicon: 이하, a-Si)이다. 그런데, 활성층으로서 a-Si을 적용한 a-Si TFT는 이동도가 0.5㎠/Vs 내외로 매우 낮기 때문에 액정표시장치에 들어가는 모든 스위칭 소자를 만들기엔 제한적이다. 이것은 액정표시장치의 주변회로용 구동 소자는 매우 빠른 속도로 동작해야 하는데, a-Si TFT는 주변회로용 구동 소자에서 요구하는 동작 속도를 만족시킬 수 없으므로, 상기 a-Si TFT로는 주변회로용 구동 소자의 구현이 실질적으로 곤란하다는 것을 의미한다.
한편, 활성층으로서 다결정실리콘(polycrystalline silicon: 이하, poly-Si)을 적용한 poly-Si TFT는 이동도가 수십∼수백㎠/Vs로 높기 때문에 주변회로용 구동 소자에 대응 가능한 높은 구동속도를 낼 수 있다. 이 때문에, 유리기판 상에 poly-Si막을 형성시키면, 화소 스위칭 소자 뿐만 아니라 주변회로용 구동 부품들 또한 구현이 가능하게 된다. 또한, 주변회로 형성에 필요한 별도의 모듈 공정이 필요치 않을 뿐만 아니라, 화소영역을 형성할 때 함께 주변회로 구동 부품들까지 형성할 수 있으므로 주변회로용 구동 부품 비용의 절감을 기대할 수 있다.
아울러, 상기 poly-Si TFT는 높은 이동도 때문에 a-Si TFT 보다 작게 만들 수 있고, 그리고, 집적 공정을 통해 주변회로의 구동 소자와 화소영역의 스위칭 소자를 동시에 형성할 수 있기 때문에 선폭 미세화가 보다 용이해져 a-Si TFT-LCD에서 실현이 힘든 고해상도를 얻는데 매우 유리하다.
게다가, 상기 poly-Si TFT는 높은 전류 특성을 갖기 때문에 차세대 평판표시장치인 유기발광표시장치의 구동 소자로서 적합하며, 그래서, 최근에는 유리기판 상에서 poly-Si막을 형성시켜 TFT를 제조하는 poly-Si TFT의 연구가 활발하게 진행되고 있다.
여기서, 유리기판 상에 poly-Si막을 형성하는 방법으로는 a-Si막의 증착후 열처리를 행하여 a-Si막을 결정화시키는 방법을 들 수 있다. 그런데, 이 방법의 경우에는 600℃ 이상의 고온에서 유리기판의 변형이 일어나게 되고, 그래서, 신뢰성 및 수율 감소를 초래하게 된다.
이에, 유리기판에 열적 손상을 주지않고 a-Si막만을 결정화시킬 수 있는 방법으로 엑시머 레이저 어닐링(Excimer Laser Annealing) 방법이 제안되었고, 또한, 연속 측면 결정화(Sequential Lateral Solidification: 이하, SLS) 방법이 제안되었다.
상기 SLS 방법은 펄스 레이저(pulse laser)와 선택적으로 투과부를 제공하는 슬릿 패턴(slit pattern)을 구비한 마스크를 이용하여 a-Si막을 poly-Si막으로 결정화시키는 방법으로서, 마스크의 형태와 진행방법에 따라 결정화 형태가 크게 달라진다.
자세하게, 상기 SLS 방법은 레이저 빔을 슬릿 패턴으로된 투과부와 그 이외의 비투과부로 구성된 마스크의 상기 투과부로 통과시켜 a-Si막의 부분 용융을 일으킨 후에 시간이 지남에 따라 용융된 a-Si이 poly-Si막으로 측면 성장하게 되는 과정을 기판을 이동시키면서 반복적으로 일어나도록 하는 것에 의해 a-Si막 전체를 poly-Si막으로 결정화시키는 방법이다. 이러한 SLS 방법은 유리기판에 열적 손상을 주지 않을 뿐만 아니라, a-Si막만을 선택적으로 결정화시킬 수 있는 바, a-Si막의 결정화에 매우 유리하게 적용할 수 있다.
그러나, 상기한 SLS 방법에 따르면, 결정립 성장시, 레이저 조사 영역의 좌측부에서 시작되어 성장하는 결정립과 우측에서 시작되어 성장하는 결정립이 레이저 조사 영역의 중앙에서 충돌하여 돌출부(protrusion)를 만들면서 결정 성장이 멈추게 되는데, 상기 돌출부는 서로 다른 방위(orientation)를 갖는 두 결정립이 충돌하여 생성되기 때문에 많은 결함을 갖고 있다. 이에 따라, 상기 SLS 방법을 이용한 a-Si막의 결정화를 통해 poly-Si TFT를 형성한 경우, 만약 TFT의 채널 영역에 돌출부가 포함되면, TFT의 구동시 전자 및 정공의 이동도가 급격히 저하되는 결과가 초래된다.
따라서, 본 발명은 상기한 종래의 문제점들을 해결하기 위해 안출된 것으로서, SLS 방법에 따라 결정 성장을 이루면서도 TFT의 구동시 전자 및 정공의 이동도 저하가 초래되는 것을 방지할 수 있는 poly-Si TFT 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 유리기판 상에 버퍼막과 a-Si막을 차례로 형성하는 단계; 상기 a-Si막을 결정립 충돌에 의한 돌출부 생성이 존재하는 결정화 방법으로 결정화시켜 다수의 돌출부를 구비한 poly-Si막을 형성하는 단계; 상기 poly-Si막을 두 개의 돌출부만을 포함하면서 상기 돌출부들이 게이트전극 형성 영역을 사이에 두고 이격 배치되는 형태의 액티브 패턴으로 패터닝하는 단계; 상기 패터닝된 poly-Si막 상에 돌출부를 완전히 덮지 않도록 베리어막을 도포하는 단계; 상기 기판 결과물에 대해 도펀트 이온주입을 수행하여 돌출부를 포함한 게이트전극 형성 영역 양측의 poly-Si막 부분들 각각에 소오스전극과 드레인전극을 형성하는 단계; 상기 베리어막을 제거하는 단계; 상기 기판 결과물 상에 게이트절연막을 형성하는 단계; 및 상기 소오스전극과 드레인전극 사이의 게이트절연막 부분 상에 게이트전극을 형성하는 단계를 포함하는 poly-Si TFT 형성방법을 제공한다.
여기서, 상기 poly-Si막은 SLS 방법으로 수행한다.
상기 베리어막은 유기절연막, 유기레진 또는 포토레지스트 중에서 어느 하나로 도포한다. 또한, 상기 베리어막은 스핀코팅 방식으로 도포하며, 이때, 스핀코팅시 회전속도의 조절을 통해 돌출부의 노출 높이 및 노출 영역의 범위를 조절한다. 게다가, 상기 베리어막은 10∼30000Å 두께로 도포한다.
상기 도펀트 이온주입은 가속전압을 조절하여 돌출부로부터 멀어질수록 이온주입되는 도펀트의 양이 점진적으로 감소되도록 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 SLS 방법에 따라 a-Si막을 poly-Si막으로 결정화시킨 후, 상기 poly-Si막으로의 결정화시 생성된 돌출부에 선택적으로 고농도 이온주입을 행하여 상기 돌출부를 소오스/드레인 전극으로 만듦으로써, 전자 및 정공의 이동 통로인 패널 영역에는 상기 돌출부가 포함되지 않도록 한다.
이렇게 함에 따라, TFT의 채널 영역은 돌출부를 포함함이 없이 순수한 poly-Si으로만 이루어지는 바, TFT의 구동시, 전자 및 정공의 이동도 저하는 초래되지 않으며, 그래서, 본 발명은 우수한 특성을 갖는 poly-Si TFT를 제공할 수 있게 된다.
자세하게, 도 1 내지 도 3은 본 발명에 따른 poly-Si TFT 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1을 참조하면, 투명성 절연 기판, 예컨데, 유리기판(10) 상에 버퍼막(11)을 형성한다. 상기 버퍼막(11)은 후속하는 결정화 공정시, 또는, 고온 열처리 공정시에 유리기판(10)으로부터 TFT 내부로 불순물이 유입되는 것을 막기 위해 형성하는 것으로, SiOx 및 SiOxNy 또는 SiNx 등의 실리콘 함유 산화막 또는 질화막, 혹은, Al, Cu, Ag, Ti 및 W과 같은 금속을 포함하는 금속질화막 및 금속산화막 등으로 형성한다.
다음으로, 상기 버퍼막(11) 상에 a-Si막을 형성한 후, 상기 a-Si막을 결정화시켜 poly-Si막(12)을 형성한다. 여기서, 상기 a-Si막의 결정화는 패터닝된 레이저 빔을 마스크를 통과시켜 a-Si막의 일부분만을 조사한 후, 순차적으로 기판을 이동시켜 나가는 SLS 방법으로 진행함이 바람직하다. 이때, 결정화된 poly-Si막(12)에는 SLS 방법의 결정성장 원리에 따라 다수의 돌출부(13)가 존재한다.
그 다음, poly-Si막(12)을 액티브 패턴의 형태로 패터닝한다. 이때, 상기 poly-Si막(12)의 패터닝은 액티브 패턴이 두 개의 돌출부(13)만을 포함하면서 상기 돌출부가 게이트전극 형성 영역을 사이에 두고 이격 배치되는 형태가 되도록 한다.
도 2를 참조하면, 돌출부를 갖는 poly-Si막(12) 상에 스핀코팅 방식으로 후속하는 이온주입 공정시의 베리어막(14)을 도포한다. 이때, 상기 베리어막(14)은 돌출부를 완전히 덮지 않는 두께, 예컨데, 10∼30000Å 두께로 도포하며, 그의 스핀코팅시 회전속도의 조절을 통해 돌출부의 노출 높이 및 노출 영역의 범위를 조절한다. 상기 스핀코팅으로 도포하는 재료로는 이온주입시 스탑퍼(stopper)의 역할을 할 수 있는 재료면 충분하며, 예컨데, 유기절연막, 유기레진 또는 포토레지스트 등을 이용한다.
다음으로, 기판 결과물에 대해 도펀트(15)를 이온주입하고, 이를 통해, 상기 돌출부를 포함한 게이트전극 형성 영역 양측의 poly-Si막 부분들 각각에 소오스전극(16)과 드레인전극(17)을 형성한다. 이때, 상기 도펀트(15)의 이온주입은 가속전압의 조절을 통해 돌출부 주변영역의 이온주입량의 분포를 돌출부로부터 멀어질수록 이온의 양이 점진적으로 감소되도록 함이 바람직하다.
이는 돌출부로부터 거리가 멀어질수록 poly-Si막의 막 두께가 얇아지다가 일정해지기 때문에 상대적으로 베리어막의 두께는 돌출부에 가까워질수록 얇아지며, 또한, 이온주입시 도펀트는 가우시안 분포를 하기 때문에, 상기 이온주입시 가속전압을 조절할 경우, 돌출부에 가까운 영역에는 많은 양의 도펀트가 주입되도록 하고, 돌출부로부터 멀어질수록 그 양이 줄어들도록 함으로써, 드레인 영역의 전계 상승을 억제할 수 있기 때문이다. 즉, LDD(Lightly Doped Drain)의 형성이 동시에 이루어지도록 할 수 있기 때문이다.
한편, 도펀트(15)의 이온주입시 상기와 같이 하면, 게이트절연막이 없는 상태로 이온주입을 진행되는 것과 관련해서 게이트절연막으로부터 poly-Si막(12)으로 유입되는 산소 및 불순물의 농도를 감소시킬 수 있다.
도 3을 참조하면, 베리어막을 제거한 후, 공지의 방법에 따라 활성화 공정을 진행한다. 그런다음, 기판 결과물의 전면 상에 게이트절연막(18)을 증착하고, 이어서, 상기 게이트절연막(18) 상에 게이트전극용 금속막의 증착한 후, 이를 패터닝하여 소오스전극(16)과 드레인전극(17) 사이의 게이트절연막 부분에 게이트전극(19)을 형성하며, 이 결과로서, 코플래나(coplanar) 구조의 poly-Si TFT(20)를 형성을 완성한다.
여기서, 본 발명의 poly-Si TFT(20)는 돌출부가 게이트전극(19)의 양측에 배치된 구조이므로, 즉, 돌출부가 채널영역에 포함되지 않은 구조이므로, 그의 구동시, 전자 및 정공의 이동도 저하는 초래되지 않는다. 따라서, 본 발명은 SLS 방법에 따라 poly-Si TFT를 구현하면서도 그 특성 또한 개선시킬 수 있다.
이후, 도시하지는 않았으나, 보호막 형성 공정, 비아홀 형성 공정 및 화소전극 형성 공정 등, 주지된 일련의 후속 공정들을 차례로 진행하여 poly-Si TFT를 구비한 액정표시장치의 어레이 기판을 제작한다.
한편, 전술한 본 발명은 SLS 방법에 따라 poly-Si막의 결정화를 이루는 경우에 대해 설명하였지만, 상기 SLS 방법 이외의 다른 결정화 방법들중 결정립 충돌에 의한 돌출부 생성이 존재하는 방법들에도 적용 가능하다.
이상에서와 같이, 본 발명은 SLS 방법을 이용하여 poly-Si TFT를 형성함에 있어서 돌출부가 TFT의 채널영역에 포함되지 않도록 함으로써 상기 poly-Si TFT의 특성 저하를 방지할 수 있다. 또한, 본 발명은 돌출부로부터 채널영역까지 이동하면서 도펀트의 농도가 점진적으로 감소하는 LDD를 동시에 형성하므로, 급격한 전계 증가를 억제할 수 있어 TFT의 특성을 더욱 향상시킴은 물론 안정화시킬 수 있다.
이에 따라, 본 발명은 poly-Si TFT가 적용되는 액정표시장치의 품질을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (7)

  1. 유리기판 상에 버퍼막과 비정질실리콘막을 차례로 형성하는 단계;
    상기 비정질실리콘막을 결정립 충돌에 의한 돌출부 생성이 존재하는 결정화 방법으로 결정화시켜 다수의 돌출부를 구비한 다결정실리콘막을 형성하는 단계;
    상기 다결정실리콘막을 두 개의 돌출부만을 포함하면서 상기 돌출부들이 게이트전극 형성 영역을 사이에 두고 이격 배치되는 형태의 액티브 패턴으로 패터닝하는 단계;
    상기 패터닝된 다결정실리콘막 상에 돌출부를 완전히 덮지 않도록 베리어막을 도포하는 단계;
    상기 기판 결과물에 대해 도펀트 이온주입을 수행하여 돌출부를 포함한 게이트전극 형성 영역 양측의 다결정실리콘막 부분들 각각에 소오스전극과 드레인전극을 형성하는 단계;
    상기 베리어막을 제거하는 단계;
    상기 기판 결과물 상에 게이트절연막을 형성하는 단계; 및
    상기 소오스전극과 드레인전극 사이의 게이트절연막 부분 상에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 다결정실리콘 박막트랜지스터 형성방법.
  2. 제 1 항에 있어서, 상기 다결정실리콘막을 형성하는 단계는 연속 측면 결정화 방법으로 수행하는 것을 특징으로 다결정실리콘 박막트랜지스터 형성방법.
  3. 제 1 항에 있어서, 상기 베리어막은 유기절연막, 유기레진 및 포토레지스트로 구성된 그룹으로부터 선택되는 어느 하나로 도포하는 것을 특징으로 다결정실리콘 박막트랜지스터 형성방법.
  4. 제 1 항에 있어서, 상기 베리어막은 스핀코팅 방식으로 도포하는 것을 특징으로 다결정실리콘 박막트랜지스터 형성방법.
  5. 제 4 항에 있어서, 상기 베리어막은 스핀코팅시 회전속도의 조절을 통해 돌출부의 노출 높이 및 노출 영역의 범위를 조절하는 것을 특징으로 다결정실리콘 박막트랜지스터 형성방법.
  6. 제 1 항에 있어서, 상기 베리어막은 10∼30000Å 두께로 도포하는 것을 특징으로 다결정실리콘 박막트랜지스터 형성방법.
  7. 제 1 항에 있어서, 상기 도펀트 이온주입은 가속전압을 조절하여 돌출부로부터 멀어질수록 이온주입되는 도펀트의 양이 점진적으로 감소되도록 하는 것을 특징으로 다결정실리콘 박막트랜지스터 형성방법.
KR1020040071602A 2004-09-08 2004-09-08 다결정실리콘 박막트랜지스터 형성방법 KR100719919B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040071602A KR100719919B1 (ko) 2004-09-08 2004-09-08 다결정실리콘 박막트랜지스터 형성방법
US11/085,953 US7026201B2 (en) 2004-09-08 2005-03-22 Method for forming polycrystalline silicon thin film transistor
TW094108878A TWI268614B (en) 2004-09-08 2005-03-23 Method for forming polycrystalline silicon thin film transistor
CNB2005100672531A CN100413040C (zh) 2004-09-08 2005-04-20 多晶硅薄膜晶体管的形成方法
JP2005153368A JP4013074B2 (ja) 2004-09-08 2005-05-26 多結晶シリコン薄膜トランジスタの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071602A KR100719919B1 (ko) 2004-09-08 2004-09-08 다결정실리콘 박막트랜지스터 형성방법

Publications (2)

Publication Number Publication Date
KR20060022833A true KR20060022833A (ko) 2006-03-13
KR100719919B1 KR100719919B1 (ko) 2007-05-18

Family

ID=36159653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071602A KR100719919B1 (ko) 2004-09-08 2004-09-08 다결정실리콘 박막트랜지스터 형성방법

Country Status (5)

Country Link
US (1) US7026201B2 (ko)
JP (1) JP4013074B2 (ko)
KR (1) KR100719919B1 (ko)
CN (1) CN100413040C (ko)
TW (1) TWI268614B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193859B2 (ja) * 2006-04-04 2008-12-10 トヨタ自動車株式会社 モータおよびそのモータの通電制御装置
CN104932160B (zh) * 2015-06-26 2017-11-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN106952964B (zh) * 2017-05-22 2020-02-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471966B2 (ja) * 1995-03-16 2003-12-02 株式会社半導体エネルギー研究所 薄膜半導体装置の作製方法
JPH0917729A (ja) * 1995-06-29 1997-01-17 Sharp Corp 半導体装置の製造方法
TW454260B (en) * 1998-06-30 2001-09-11 Matsushita Electric Ind Co Ltd Thin film transistor and manufacturing method thereof
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
TW595002B (en) * 2003-04-16 2004-06-21 Au Optronics Corp Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
TWI290768B (en) * 2003-06-05 2007-12-01 Au Optronics Corp Method for manufacturing polysilicon film

Also Published As

Publication number Publication date
TWI268614B (en) 2006-12-11
TW200610153A (en) 2006-03-16
US7026201B2 (en) 2006-04-11
CN100413040C (zh) 2008-08-20
CN1747140A (zh) 2006-03-15
US20060051904A1 (en) 2006-03-09
JP4013074B2 (ja) 2007-11-28
KR100719919B1 (ko) 2007-05-18
JP2006080482A (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
JP3378078B2 (ja) 半導体装置の作製方法
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4053412B2 (ja) 半導体装置の作製方法
US20070243670A1 (en) Thin Film Transistor (TFT) and Method for Fabricating the Same
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
KR100577795B1 (ko) 다결정 실리콘막 형성방법
US7598160B2 (en) Method for manufacturing thin film semiconductor
JP4935059B2 (ja) 半導体装置の製造方法
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP2007208180A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
KR100782769B1 (ko) 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법
JP4439794B2 (ja) 半導体装置の作製方法
JP4035019B2 (ja) 半導体装置の製造方法
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JP2007208174A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP7438506B2 (ja) フレキシブルディスプレイパネルの製造方法
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
JP2001053278A (ja) 薄膜トランジスタおよびこれを用いた表示装置の製造方法
JPH11329970A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13