KR20050122478A - 소자 분리막 제조 방법 - Google Patents

Abstract

본 발명은 모우트 발생을 최소화하도록 하는 소자 분리막 제조 방법에 관한 것이다.

이는 패드 산화막, 패드 폴리막 및 패드 질화막이 순차적으로 적층된 반도체 기판에 트렌치 형성 영역을 정의하는 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 식각 공정을 진행하여 기판 내에 트렌치를 형성하는 단계와, 트렌치가 형성된 기판에 열산화 공정을 진행하여 희생 산화막을 형성하는 단계와, 희생 산화막이 형성된 결과물 전체에 라이너 질화막을 형성하는 단계와, 라이너 질화막이 형성된 결과물에 갭필 산화막을 증착하여 트렌치를 매립하는 단계와, 갭필 산화막을 패드 폴리막이 드러나는 시점까지 화학기계적 연마하는 단계와, 라이너 질화막의 일부분을 제거하되, 패드 폴리막 측벽에 소정 두께 잔류시키는 단계와, 패드 폴리막을 제거하는 단계를 포함한다.

Description

소자 분리막 제조 방법{Method for forming the isolation layer}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 모우트의 생성을 방지하여 소자의 특성 및 신뢰성을 향상시키는 소자 분리막 제조 방법에 관한 것이다.

일반적으로, 반도체 기판 상에 트랜지스터와 커패시터 등을 형성하는 공정에 있어서는, 실리콘기판에 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.

그런데, 상기 소자분리영역을 형성하는 공정에 있어서는, 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서, 이 트렌치에 갭필 산화막을 증착시킨 후, 화학기계적 연마공정으로 이 갭필 산화막의 불필요한 부분을 폴리싱(polishing) 식각함으로써, 소자 분리막을 반도체 기판에 형성시키는 STI(shallow trench isolation) 공정이 최근에 많이 이용되고 있다.

그러나, 상기 종래 기술에 의한 소자분리막 제조 방법에 따르면, 상기 갭필 산화막을 화학기계적 연마한 후에 진행하는 패드 질화막 제거 공정 또는 활성 영역의 표면에 문턱이온 주입 시, 활성 영역의 손상을 줄이기 위해 형성된 스크린 산화막 제거 공정 등에 의해 갭필 산화막으로 이루어진 소자 분리막의 가장자리 일부분이 손실되어 모우트(moat)가 발생하게 되고, 그로 인해 소자가 불량해지는 문제점이 발생하게 된다.

이하, 첨부한 도면을 참고로 하여, 상기와 같은 종래 기술의 문제점을 상세히 설명하기로 한다.

도 1a 내지 도 1e는 종래 기술에 의한 반도체 소자의 소자 분리막 제조 방법을 설명하기 위해 나타낸 공정 단면도이다.

우선, 도 1a에 도시한 바와 같이, 반도체 기판(10)의 완충막 역할을 하는 패드 산화막(20) 및 패드 질화막(30)을 순차적으로 증착한 다음, 소정의 사진 식각 공정을 실시하여 트렌치(40)를 형성한다.

이어서, 도 1b에 도시한 바와 같이, 상기 트렌치(40)를 형성하기 위한 식각 공정에 의해 노출된 기판(10)에 대한 스트레스 및 손실을 방지하기 위하여 트렌치(40) 내부에 희생 산화막(50)을 형성한다.

그리고 나서, 상기 희생 산화막(50) 및 패드 질화막(30) 상부에 라이너 질화막(60)을 증착한다. 이때, 라이너 질화막(60)은 트렌치 내벽의 산화를 방지하고 트렌치(40) 내벽에 가해지는 스트레스를 완화시키는 버퍼층으로 작용한다.

이어, 도 1c에 도시한 바와 같이, 상기 희생 산화막(50)과 라이너 질화막(60)이 형성된 기판(10)에 갭필 산화막(70)을 증착한다.

그 후, 도 1d에 도시한 바와 같이, 상기 패드 질화막(30)을 식각 정지층으로 사용하여 평탄화 공정을, 예를 들면 화학적기계적연마 공정(CMP)을 진행하여 결과물을 평탄화한다.

그리고, 도 1e에 도시한 바와 같이, 인산 용액을 이용한 습식각 공정을 진행하여 상기 패드 질화막(30)을 제거한 다음, 세정 공정을 실시하여 소자 분리막(80)을 완성하게 된다.

그런데, 이때 상기의 패드 질화막을 제거하기 위한 습식각 공정 및 세정 공정 시, 라이너 질화막(60)의 일부분이 손실되면서, 라이너 질화막(60)의 양측에 형성된 희생 산화막(50) 및 갭필 산화막(70)의 일부분 역시 손실된다. 결국, "A"에 나타낸 바와 같이, 소자 분리막(80)이 양측 모서리 부분에 날카로운 모우트가 발생하게 된다.

이와 같이 종래 기술에 의한 반도체 소자의 소자 분리막 형성 방법에 의하면, 라이너 질화막 양측의 희생 산화막 및 갭필 산화막의 일부분이 손실되어 소자 분리막 상부 모서리에 모우트를 유발한다.

결국, 소자 구동 시, 모우트를 중심으로 전계가 집중되고, 이는 문턱 전압이 감소시키며, 반도체 소자의 리플래쉬(refresh) 특성 또한 낮아지게 하는 문제가 있다.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 패드 질화막 식각 공정 및 세정 공정 시, 라이너 질화막의 손실을 방지하여 모우트 발생을 제거하도록 하는 소자 분리막 제조 방법에 관한 것이다.

상기한 목적을 달성하기 위해 본 발명은 패드 산화막, 패드 폴리막 및 패드 질화막이 순차적으로 적층된 반도체 기판에 트렌치 형성 영역을 정의하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 식각 공정을 진행하여 상기 반도체 기판 내에 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 기판에 열산화 공정을 진행하여 희생 산화막을 형성하는 단계와, 상기 희생 산화막이 형성된 결과물 전체에 라이너 질화막을 형성하는 단계와, 상기 라이너 질화막이 형성된 결과물에 갭필 산화막을 증착하여 트렌치를 매립하는 단계와, 상기 갭필 산화막을 상기 패드 폴리막이 드러나는 시점까지 화학기계적 연마하는 단계와, 상기 라이너 질화막의 일부분을 제거하되, 상기 패드 폴리막 측벽에 소정 두께 잔류시키는 단계와, 상기 패드 폴리막을 제거하는 단계를 포함하는 소자 분리막 제조 방법을 마련한다.

여기서, 상기 패드 폴리막은 100~1000Å 두께로 형성하고, 상기 희생 산화막은 10~1000Å 두께로 형성하며, 상기 갭필 산화막은 SOG막 또는 HDP막 중 어느 적어도 하나의 막을 사용하여 형성하는 것이 바람직하다.

또한, 상기 패드 폴리막은 식각액으로 암모니아 용액을 사용하는 것이 바람직하며, 이에 따라, 패드 폴리막 제거 시, 상기 라이너 질화막과 상기 희생 산화막 등의 산화물이 손실되는 것을 최소화할 수 있다.

또한, 상기 라이너 질화막의 일부분을 제거하되, 상기 패드 폴리막 측벽에 소정 두께 잔류시키는 단계에 있어서, 상기 라이너 질화막은 상기 패드 산화막의 표면으로부터 상기 패드 폴리막 측벽에 200~250Å 두께를 가지도록 잔류시켜, 후속 패드 폴리막 제거 공정 및 세정 공정으로부터 손실되는 라이너 질화막 및 희생 산화막의 마진을 확보함으로써, 모우트 발생을 최소화한다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이제 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 2a 내지 도 2i는 본 발명의 실시예에 따른 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

먼저, 도 2a에 도시한 바와 같이, 반도체 기판(100) 위에 완충막 역할을 하는 패드 산화막(113), 패드 폴리막(116) 및 패드 질화막(119)을 순차적으로 증착한다. 여기서, 상기 패드 폴리막(116) 및 패드 질화막(119)은 100~1000Å의 두께로 형성하는 것이 바람직하며, 가장 바람직하게는 패드 폴리막(116)은 약 600Å의 두께를 가지게 형성하고, 패드 질화막(119)은 약 300Å의 두께를 가지게 형성한다. 이와 같은 상기 패드 폴리막(116)의 두께는 후속 습식 식각 및 세정 공정으로부터 손실되는 희생 산화막 및 라이너 질화막의 손실 마진을 확보하는 역할을 한다.

이어, 도 2b에 도시한 바와 같이, 상기 패드 질화막(119) 위에 소자분리영역을 정의하는 감광막 패턴(도시하지 않음)을 형성한 다음, 이를 마스크로 상기 패드 질화막(119), 패드 폴리막(116), 패드 산화막(113) 및 기판(100)의 일부분을 식각하여 트렌치(120)를 형성한다.

그리고, 도 2c에 도시한 바와 같이, 상기 트렌치(120)를 형성하기 위한 식각 공정에 의해 노출된 기판(100)의 스트레스 및 손실을 방지하기 위하여 기판(100)에 열산화 공정을 진행하여 희생산화막(130)을 형성한다. 이때, 상기 희생 산화막(130)은 트렌치(120)의 내벽뿐만 아니라 패드 폴리막(116)의 측벽에도 형성된다.

또한, 상기 희생 산화막(120)의 두께가 너무 두꺼우면 드레인 전류가 낮아지게 되고, 반면에 너무 얇으면 후속 라이너 질화막 형성 시, 불순물이 기판(100), 특히 트렌치(120) 상부 모서리를 통해 침투하게 되므로, 어느 정도 두께 이상, 예를 들어 10~1000Å의 두께를 가지도록 형성시키는 것이 바람직하다.

이어, 도 2d에 도시한 바와 같이, 상기 희생 산화막(130)이 형성된 기판(100) 전면에 라이너 질화막(140)을 형성한다. 이때, 상기 라이너 질화막(140)은 트렌치 내벽의 산화를 방지하고 트렌치(120) 내벽에 가해지는 스트레스를 완화시키는 버퍼층으로 작용한다.

그 후, 도 2e에 도시한 바와 같이, 상기 라이너 질화막(140)이 형성된 기판(100)에 트렌치(120)가 매립되도록 갭필 산화막(150)을 형성한다. 이때, 상기 갭필 산화막(150)은 SOG막 또는 HDP막 중 적어도 어느 하나의 막을 사용하여 형성한다.

그리고, 도 2f에 도시한 바와 같이, 상기 패드 폴리막(116)을 식각 정지층으로 평탄화 공정을, 예를 들면 화학기계적연마 공정(CMP)을 진행하여 결과물을 평탄화한다. 상기 화학기계적 연마 공정 시, 패드 폴리막(116)의 상부 표면 또한 소정 두께만큼, 예를 들어, 약 50Å 정도 제거하여 패드 폴리막(116) 위에 존재하던 패드 질화막(119)을 완전히 제거하도록 한다. 이에 따라, 종래 패드 질화막(119)을 제거하기 위한 식각액에 의해 발생하던 라이너 질화막 등의 손실을 제거할 수 있다.

이어, 도 2g에 도시한 바와 같이, 상기 화학기계적 연마 공정에 의해 노출된 라이너 질화막(140)의 일부분을 제거하되, 상기 패드 폴리막(116) 측벽, 정확하게는 희생 산화막(130)의 측벽에 소정 두께 잔류시킨다. 보다 상세하게는, 상기 라이너 질화막(140)은 상기 패드 산화막(113)의 표면으로부터 상기 패드 폴리막(116) 측벽에 200~250Å 두께를 가지도록 잔류시킨다. 이때, 상기 패드 폴리막(116)과 라이너 질화막(140) 사이에는 희생 산화막(130)이 위치하고 있으며, 희생 산화막의 상부 높이는 라이너 질화막(140)의 상부 높이보다 높다. 이는 후속 패드 폴리막 제거 공정 및 세정 공정으로부터 손실되는 라이너 질화막(140) 및 희생 산화막(130)의 손실 마진을 확보하기 위함이다.

그 후, 도 2h에 도시한 바와 같이, 상기 패드 폴리막(116)을 암모니아 용액을 이용하여 제거한 다음, 전처리 세정 공정을 진행한다. 이때, 암모니아 용액 및 세정액에 의해 희생 산화막(130)과 갭필 산화막(150) 및 라이너 질화막(140) 또한 소정 부분 손실되나, 앞서 설명한 바와 같이, 본 발명은 패드 폴리막(116)에 의해 희생 산화막(130)과 갭필 산화막(150) 및 라이너 질화막(140)의 손실 마진을 확보하였기 때문에 종래의 문제인 모우트 발생을 방지할 수 있다.

그리고, 상기 패드 폴리막(116)이 제거된 결과물에 문턱 전압 산화 공정 및 게이트 산화 공정을 진행하여 도 2i에 도시한 바와 같은 모우트가 없는 소자 분리막(160)을 형성한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

상기한 바와 같이 본 발명은 소자 분리막의 모우트 현상을 최소화함으로써, 소자 분리막 모서리에 험프(hump) 및 전계 집중 현상 등이 발생되는 것을 방지하고, 그에 따라 반도체 소자의 특성 및 신뢰성을 개선시킬 수 있다.

도 1a 내지 도 1e는 종래의 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

도 2a 내지 도 2i는 본 발명의 실시예에 따른 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

- 도면의 주요부분에 대한 부호의 설명 -

100 : 반도체 기판 113 : 패드 산화막

116 : 패드 폴리막 119 : 패드 질화막

120 : 트렌치 130 : 희생 산화막

140 : 라이너 질화막 150 : 갭필 산화막

160 : 소자 분리막

Claims (6)

1. 패드 산화막, 패드 폴리막 및 패드 질화막이 순차적으로 적층된 반도체 기판에 트렌치 형성 영역을 정의하는 감광막 패턴을 형성하는 단계와,

   상기 감광막 패턴을 마스크로 식각 공정을 진행하여 상기 반도체 기판 내에 트렌치를 형성하는 단계와,

   상기 트렌치가 형성된 기판에 열산화 공정을 진행하여 희생 산화막을 형성하는 단계와,

   상기 희생 산화막이 형성된 결과물 전체에 라이너 질화막을 형성하는 단계와,

   상기 라이너 질화막이 형성된 결과물에 갭필 산화막을 증착하여 트렌치를 매립하는 단계와,

   상기 갭필 산화막을 상기 패드 폴리막이 드러나는 시점까지 화학기계적 연마하는 단계와,

   상기 라이너 질화막의 일부분을 제거하되, 상기 패드 폴리막 측벽에 소정 두께 잔류시키는 단계와,

   상기 패드 폴리막을 제거하는 단계를 포함하는 소자 분리막 제조 방법.
2. 제1항에 있어서,

   상기 패드 폴리막은 100~1000Å 두께로 형성하는 소자 분리막 제조 방법.
3. 제1항에 있어서,

   상기 희생 산화막은 10~1000Å 두께로 형성하는 소자 분리막 제조 방법.
4. 제1항에 있어서,

   상기 갭필 산화막은 SOG막 또는 HDP막 중 어느 적어도 하나의 막을 사용하여 형성하는 소자 분리막 제조 방법.
5. 제1항에 있어서,

   상기 패드 폴리막은 식각액으로 암모니아 용액을 사용하는 소자 분리막 제조 방법.
6. 제1항에 있어서,

   상기 라이너 질화막의 일부분을 제거하되, 상기 패드 폴리막 측벽에 소정 두께 잔류시키는 단계에 있어서, 상기 라이너 질화막은 상기 패드 산화막의 표면으로부터 상기 패드 폴리막 측벽에 200~250Å 두께를 가지도록 잔류시키는 소자 분리막 제조 방법.