KR20050119175A - 상 변화 무연 초소성 솔더 - Google Patents

상 변화 무연 초소성 솔더 Download PDF

Info

Publication number
KR20050119175A
KR20050119175A KR1020057018602A KR20057018602A KR20050119175A KR 20050119175 A KR20050119175 A KR 20050119175A KR 1020057018602 A KR1020057018602 A KR 1020057018602A KR 20057018602 A KR20057018602 A KR 20057018602A KR 20050119175 A KR20050119175 A KR 20050119175A
Authority
KR
South Korea
Prior art keywords
lead
solder
alloy
component comprises
free solder
Prior art date
Application number
KR1020057018602A
Other languages
English (en)
Other versions
KR100841138B1 (ko
Inventor
페이 후아
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050119175A publication Critical patent/KR20050119175A/ko
Application granted granted Critical
Publication of KR100841138B1 publication Critical patent/KR100841138B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

중량비 85-96 wt.% 주석(Sn)과 4-15 wt.% 인듐(In)을 포함하는 무연 솔더와 그 예시적 사용이 개시되어 있다. Sn-In 솔더는 리플로우(reflow) 온도로부터 실내 온도까지 냉각될 때 마르텐사이트계 상 변화를 겪는다. 결과로서, 접합된 구성 요소들 사이에서 상대적 이동에 의해 야기된 솔더 변형에 의해 일반적으로 발생한 잔여 응력이 실제로 감소된다. 통상적으로, 상대적인 이동은 접합된 구성 요소들 사이에서 열팽창 계수(CTE)의 불일치에 기인한다. 개시된 예시적인 사용은 플립-칩 어셈블리와, BGA 패키지와 같은, 회로 기판에 탑재된 IC 패키지를 포함한다.

Description

상 변화 무연 초소성 솔더{PHASE CHANGE LEAD-FREE SUPER PLASTIC SOLDERS}
본 발명은 일반적으로 솔더링 프로세스에 관한 것으로, 더욱 구체적으로 무연 초소성 솔더에 관한 것이지만 이에 한정되지 않는다.
솔더들은, 용제(flux)가 존재하는 경우에 비교적 낮은 온도(120~450℃)에서 융해하는 특수 합성 금속들(합금이라 알려짐)이다. 가장 일반적으로 사용되는 솔더들은 기본 구성 요소들로서 주석과 납을 포함한다. 다음의 금속 원소들 중 두 개 이상을 포함하는 많은 합금 변형이 존재한다: 주석(Sn), 납(Pb), 은(Ag), 비스무트(Bi), 안티몬(Sb), 및 구리(Cu). 솔더는 가열될 때 융해하여 금속 표면에 본딩(웨팅)함으로써 작용한다. 솔더는 본질적으로 금속 "풀(glue)"과 같은 역할을 하여, 접합된 금속들 사이에서 영구 금속간 본드(permanent intermetallic bond)를 형성한다. 본드 기능을 제공하는 것 외에, 솔더 접합(solder joint)은 또한 솔더링된 구성 요소들과 열 전달 경로 사이에 전기 접속을 제공한다. 솔더들은 페이스트, 배선, 바(bar), 리본, 모재(preform) 및 주괴(ingot)를 포함하는 많은 형태들로 이용가능하다.
마이크로프로세서, 그래픽 프로세서, 마이크로 컨트롤러 등과 같은 많은 고밀도 집적 회로(ICs)는 많은 수의 I/O 선들을 사용하는 방식으로 패키징된다. 이를 위해 사용된 일반적인 패키징 기술은 "플립 칩(flip chip)" 패키징 및 BGA(ball grid array) 패키지를 포함한다. 이들 패키징 기술들 모두는 각 I/O 선(예를 들면, 핀 또는 볼)을 위해 솔더 접속(접합)을 사용한다. 복합 ICs의 밀도가 매번 증가하는 것과 함께, 플립 칩 및 BGA의 I/O 접속 밀도에서도 대응하는 증가 일어나고 있다. 결과로서, 패키지 내에서 사용되는 솔더 접합은 사이즈가 줄어들어야 한다.
더욱 구체적으로, 플립 칩(FC)은 (SOIC 같은) 특정 패키지거나 또는 (BGA 같은) 패키지 타입도 아니다. 플립 칩은 다이를 패키지 캐리어(package carrier)에 전기적으로 접속시키는 방법을 설명한다. 이후에, 패키지 캐리어, 기판이나 리드프레임은 다이에서부터 패키지의 외부까지의 접속을 제공한다. "표준" 패키징에서, 다이와 캐리어 사이의 상호 접속은 배선을 사용하여 이루어진다. 다이는 캐리어에 위쪽을 향해(face up) 부착된 후, 배선이 먼저 다이에 본딩되고, 그 후에 루프되어 캐리어에 본딩된다. 배선들은 통상적으로 길이 1-5mm, 직경 25-35㎛이다. 반대로, 플립 칩 패키징에서 다이와 캐리어 사이의 상호 접속은 다이 표면 상에 바로 놓인 도전성 "범프(bump)"를 통해 이루어진다. 이후에, 범핑된 다이는 범프가 캐리어에 직접 접속된 채, "플립 오버(flipped over)"되고 아래쪽을 향해(face down) 놓여진다. 범프는 통상적으로 높이가 70-100㎛, 직경이 100-125㎛이다.
플립 칩 접속은 일반적으로 솔더를 사용하는 방식 또는 도전성 접착제를 사용하는 두 방식 중 하나로 형성된다. 단연, 가장 일반적인 패키징 상호 접속은 다이 사이드에 있는 높이 97Pb-3Sn의 솔더이며, 공융(eutectic) Pb-Sn으로 기판에 접착된다. 솔더 범핑된 다이는, BGA 볼들을 패키지 외부에 접착하는데 사용되는 프로세스와 매우 유사한 솔더 리플로우(reflow) 프로세스에 의해 기판에 접착된다. 다이가 솔더링된 후, 다이와 기판 사이에 언더필(underfill)이 추가된다. 언더필은 솔더 범프들을 둘러싸고, 다이와 캐리어 사이의 영역을 채우는 특별히 제조된 에폭시이다. 이것은 실리콘 다이와 캐리어 사이의 열팽창 차이로 인한 솔더 접합에서의 응력을 제어하도록 설계된다. 일단 경화되면, 언더필은 솔더 범프들 상의 변형(strain)을 줄이고, 완성된 패키지의 수명을 크게 증가시키면서 많은 응력을 흡수한다. 칩 접착 및 언더필 단계들은 플립 칩 상호 접속의 기본이다. 이외에, 다이를 둘러싼 패키지 구조의 나머지는 많은 형태들을 취할 수 있으며 일반적으로 현존하는 제조 공정과 패키지 포맷을 이용할 수 있다.
최근에, 유럽 연합은 2003년 5월 31일 이후에 납 기반 솔더를 함유한 어떤 신제품도 팔지 못하도록 요구하고 있다. 다른 나라들과 지역들도 유사한 규제를 고려 중이다. 이것은 IC 제품의 제조업자는 물론, 제품 제조 중에 솔더링 프로세스를 사용하는 다른 산업들에 대해서도 문제가 된다. 많은 무연 솔더가 공지된다고 해도, 이들 솔더들은 연성(ductility)(가소성(plasticity))의 감소를 포함하며, 납 기반 솔더 등과 비교될 때 불리한 특성들을 갖는다. 이것은 플립 칩과 BGA 어셈블리 프로세스에서 특히 문제가 된다.
활기찬 R&D 노력으로 인해, 무연 솔더링 기술로의 완전한 전환을 향하는 실제적인 프로세스가 최근에 개발되고 있다. 현재, 선도하는 후보 솔더들은 다양한 솔더링 애플리케이션을 위한 준 공융 3성분(near-eutectic ternary) Sn-Ag-Cu 합금들이다. 준 공융 3성분 Sn-Ag-Cu 합금들은 응고(solidification)시에 3가지 상들, β-Sn, Ag3Sn 및 Cu6Sn5을 가져온다. 응고 중에, 평형 공융 변환은 동역학적으로 금지된다. Ag3Sn 상은 최소 과냉(undercooling)으로 응집하는 한편, β-Sn 상은 핵형성(nucleation)을 위해 15 내지 30℃의 통상적인 과냉을 필요로 한다. 요구된 과냉에서 이러한 불균형(disparity)의 결과로서, 크고, 판형인 Ag3Sn 구조는 솔더 접합의 최종 응고 전, 냉각중에, 액상 내에서 빠르게 성장할 수 있다. 큰 Ag3Sn 판들이 솔더 접합 내에 존재할 때, 이들은 큰 Ag3Sn 판과 β-Sn 상 사이의 인터페이스를 따라 차별적인 크랙 전달 경로를 제공함으로써 기계적 행동에 불리하게 영향을 줄 수 있으며, 솔더 접합의 피로 수명(fatigue life)을 가능한 한 줄일 수 있다. Sn-Ag-Cu 솔더들에 대한 또하나의 통상적인 문제는 ILD(내층 유전체) 크래킹 및 플립 칩 어셈블리용 기판에서의 패드 필 오프(peel off)와, BGA 패키지용 BGA 사이드에서의 패드 필 오프를 포함한다.
본 발명의 전술한 양상들 및 수반하는 많은 장점들은, 첨부한 도면과 함께 취해질 때, 다음의 상세한 설명을 참조하여 보다 잘 이해되는 바와 같이 보다 손쉽게 인식될 것이며, 유사한 참조 번호들은 다르게 특정되지 않는한, 여러 도에서 유사한 부분을 나타낸다.
도 1a-1c는 종래의 플립 칩 어셈블리 프로세스를 예시한 단면도이며, 도 1a는 솔더 리플로우 온도에서의 상태를 예시하고, 도 1b는 어셈블리가 냉각된 후 상태를 예시하고, 도 1c는 언더필이 추가되고 캡(cap)이 어셈블리 위에 몰딩된 후의 상태를 예시한다.
도 2는 Sn-In 합금에 대응하는 상 도표이다.
도 3은 고온에서 저온으로 냉각됨에 따라 Sn-In 합금에 대한 격자 구조에서의 변화를 예시하는 개략도이다.
도 4는 상 변화 vs. 온도 및 Sn-In 중량비의 상대 비율을 예시하는 그래프.
도 5는 공기 냉각된 Sn-7In을 허용하는 마르텐사이트(Martensite)의 형성을 예시하는 미세 스캔이다.
도 6은 압축 응력 하에서 형성되었던 Sn-9In의 마르텐사이트 상 변환의 결과를 예시하는 미세 스캔이다.
도 7은 전형적인 냉각 비율 하에서 실리콘(Si) 및 Sn-7In vs. 온도에 대한 변위 특성을 예시하는 그래프.
무연 솔더 합성 및 그 솔더의 전형적인 사용에 대한 상세한 설명이 기술된다. 다음의 상세한 설명에서는, 본 발명의 실시예들의 완전한 이해를 제공하기 위해서 플립-칩 패키징을 위한 무연 솔더의 구현과 같은 수많은 특정 상세 설명이 행해진다. 그러나, 당업자라면 본 발명이 발명의 상세 설명들 중 하나 이상없이 또는 다른 방법들, 구성 요소들 재료들 등을 가지고 실시될 수 있다는 것을 인식할 것이다. 다른 예들에서, 공지된 구조들, 재료들 또는 동작들은 본 발명의 특징을 불분명하게 하지 않기 위해서 상세한 설명에 도시하거나 기술하지 않는다.
본 명세서를 통해서 "하나의 실시예" 또는 "일 실시예"는, 이 실시예와 관련하여 기술된 특정한 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예 내에 포함된다는 것을 의미한다. 그러므로, 본 명세서를 통해서 여러 곳에 있는 "하나의 실시예에서" 또는 "일 실시예에서"라는 문구의 외관은 동일한 실시예에 대해서는 모두 언급할 필요는 없다. 또한, 특정한 특징, 구조 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.
도 1a 및 1b를 참조하면, 통상적인 플립-칩 어셈블리는 각 솔더 범프(104)가 그위에 형성된 복수의 패드들(102)을 갖는 기판(100)을 포함한다. 기판(100)은 또한 그 아래쪽에 연결된 복수의 솔더 볼들(106)을 포함한다. 각각의 리드들(108)은 각 패드(102)와 솔더 볼(106) 사이에서 라우팅된다. 집적 회로 다이(110)는 솔더 범프들(104)에 의해 기판(100)에 "플립-칩" 탑재된다. 다이 회로에 전자 접속을 용이하게 하기 위해서, 다이는 그 아래쪽에 탑재된 복수의 패드들(112)을 포함하고, 이들 각각은 내층 유전체(ILD; 114)를 관통하는 전선(도시되지 않음)을 경유하여 다이 회로의 각 부분에 접속된다. 통상적으로 ILD는, 다이 기판 위에 형성된, 실리콘 다이 기판용 이산화 규소와 같은 유전층를 포함한다.
플립-칩 구성 요소들은 솔더 범프가 융해되는, 솔더의 리플로우(reflow) 온도에 도달할 때까지 솔더 범프의 온도를 올림으로써 어셈블리된다. 이는 통상적으로 리플로우 오븐 등에서 실행된다. 그 후에, 어셈블리된 구성 요소들이 냉각되어 그 고체 상태로 솔더를 되돌리고, 그에 의해 패드들(102 및 112) 사이에 금속 본드를 형성한다.
통상적으로, 기판은 경질 라미네이트(rigid laminate)와 같은, 경질의 재료로 형성될 것이다. 한편, 다이 및 내층 유전체는 통상적으로 실리콘과 같은 반도체 기판으로 형성된다. 실리콘은 섭씨 온도당 2~4 ppm의 통상적인 열팽창 계수(CTE:coefficient of thermal expansion)를 갖는다. 통상적인 플립-칩 기판에 대한 CTE는 대략 16-19 ppm/℃이다. CTE의 이러한 차이는 솔더 범프와 내층 유전체 내에 다음과 같은 유도된 응력의 원인이 된다.
리플로우 온도에서, 기판 및 다이는 각각 도 1a에 도시한 바에 따른 상대 길이 SL1 및 DL1를 갖는다. 어셈블리가 냉각됨에 따라, 상대 길이는 도 1b의 길이 SL2 및 DL2에 도시한 바와 같이 줄어든다. 각각의 길이 감소는 ΔSL 및 ΔDL로 표현되며, 여기서, ΔDL은 명료함을 위해서 실질적으로 0으로 도시된다. 다이에 대한 CTE는 기판에 대한 CTE보다 많이 작기 때문에, ΔSL은 ΔDL보다 많이 크다.
CTE의 불일치로 인해, 솔더 범프(104)는 도 1b의 솔더 범프(104A)에 의해 도시된 바와 같이, 늘어나게 된다. 예를 들어, 리플로우 온도 바로 아래의 온도로 어셈블리된 구성 요소들이 냉각되는 경우 솔더 범프의 구성을 고려한다. 이 점에서, 구성 요소들의 길이는 도 1a의 리플로우 구성에서와 실질적으로 동일하다. 상승된 온도에 의해 분명히 연성(ductile)이 있다고 해도 솔더는 고체 상태에 있다. 각 솔더 범프의 응고된 솔더는 각 쌍의 패드들(102 및 112)에 부착된다. 구성 요소의 냉각이 계속됨에 따라, 기판(100)의 길이는 다이(110)의 길이보다 더 많은 양씩 줄어든다. 결과로서, 솔더 범프는, 솔더 재료 내의 응력을 일으키면서 늘어나게(변형되게) 된다. 부가적으로, 응력의 일부는 패드들(112)을 통해 ILD(114)로 전달된다.
동작 중에, 다이(110)는 그 회로에서의 저항 감소와 일치하는 열을 발생시킨다. 결과로서, 다이 이외에, 기판(100)을 포함하는 인접한 열적 결합 구성 요소의 온도도 증가한다. 다이 회로가 높은 작업 부하 상태하에서 동작하는 경우에, 그 온도는 더욱 높아지고, 동작의 작업 부하가 낮을 수록 온도가 낮아지게 되며, 동작이 없을 때는 물론 온도가 더욱 낮아지게 된다. 결과로서, 다이 회로의 동작은 CTE 불일치로 인한 솔더 범프 상의 열적 사이클 및 대응하는 응력 사이클을 야기한다. 이는, 패드 필 오프 및 ILD 크랙킹과 같은 불량 상태에 이를 수 있다.
열적 사이클 응력 관련 불량을 줄이기 위해 일반적으로 사용되는 하나의 기술은, 도 1c에 도시한 바와 같이, 솔더 범프(104)에 인접한 볼륨을 에폭시 언더필(116)로 채우는 것이다. 이후에 패키징 프로세스는 일반적으로 다양한 어셈블리 구성 요소들의 상부 위에 캡(118)을 몰딩함으로써 완성된다. 이 방식에서 언더필이 사용될 때, 응력 부하는 솔더 범프/패드 인터페이스와 단지 솔더 범프/패드 인터페이스 보다는 언더필 단독의 조합의 단면을 가로질러 위치된다. 이것은 벌크 솔더(bulk solder)와 솔더 범프/패드 인터페이스 상의 응력을 어느 정도 줄여주지만, 응력을 완전히 제거하지 않는다. 더욱 중요하게, 리플로우로부터 실내 온도로의 초기 냉각의 결과로서 (솔더 범프/패트 인터페이스로 동시에 전달되는) 솔더 범프 내에 형성된 잔여(residual) 응력은, 구성 요소가 냉각된 후까지 언더필이 추가되지 않기 때문에 동일하게 유지된다.
종래의 제조 기술 하에서, 솔더 범프(104)는 통상적으로, 상술한 바와 같은 납 기반 솔더를 포함한다. 이러한 솔더들은 일반적으로, 패키지 구성 요소들이 통상적으로 노출되는 온도 범위에서 우수한 가소성을 나타낸다(매우 연성이 있다). 결과로서, 패드 필-오프 및 ILD 크랙킹에 의한 불량은 분명히 일반적이지 않다.
그러나, 납 기반 솔더들의 사용은 EU 국가들에 대한 판매를 위해 설계된 제품과 같은, 많은 제조된 제품들에 대해서 지금부터는 실행가능한 옵션이 아니다. 그러므로, 이들 제품들에 대한 솔더 범프는 무연(lead-free) 재료를 포함하여야 한다. 상술한 바와 같이, Sn-Ag-Cu 합금은 납 기반 솔더들을 대체하기 위해 선도하는 후보 솔더들이 되어 왔다. Sn-Ag-Cu 솔더들은 납 기반 솔더들과 비교했을 때 우수한 가소성을 나타내지 않기 때문에, 많은 애플리케이션에서 문제를 일으켜, 상술한 불량 모드를 야기한다.
본 발명의 원리에 따라서, 이제 초소성(super plasticity)을 갖는 무연 솔더 화합물을 기술한다. 일 실시예에서, 무연 솔더는 Sn-In 합금을 포함하며, 여기서 중량 %비, wt.%는 4-15% 인듐(85-96 wt.% Sn)이다. 초소성은 그 리플로우 온도에서 실내 온도로 냉각됨에 따른 Sn-In 합금의 상 변화에서 기인한다. 이 상 변화는 플립-칩 어셈블리 등과 관련된 잔여 응력 문제를 극적으로 감소시켰다.
도 2는 Sn-In 합금 시스템의 상 도표이다. Sn에 대한 In의 비율이 4-15% wt.%일 때, 더욱 낮은 온도 β-Sn bct(체심 정방형) 전이에 대한 고온 밀집된 육각형 γ상(packed hexagonal γ phase)이 존재한다. 마르텐사이트 변환(Martensite transformation)으로서 상 변환이 발생할 수 있다는 것이 입증되었다(Y.Koyama, H.suzuki 및 O.Nittono, Scripta Metallurgica, vol.18, pp715-717, 1984). 이 마르텐사이트 변환이 솔더 접합을 이용하는데 있어서 4-15% wt.% Sn-In 합금의 유리한 특성이라는 것이 본 발명자에 의해 실현되었다. 보다 구체적으로, 마르텐사이트 변환에 따라서, 벌크 솔더는, 솔더 접합에서 응력의 유도를 최소화하면서 다이 및 기판과 같은 결합된 구성 요소들 사이의 CTE 불일치를 보상하는 방식으로 늘어질 것이다. 더욱이, 내층 유전체에서의 응력도 또한 감소될 것이다. 이러한 입증된 솔더 특성들은 패키지 신뢰도를 증가시킨다.
분자 수준에서 상 변화를 설명하는 개략도가 도 3에 도시된다. 더 높은 온도에서, Sn-In 합금 격자 구조는 밀집된 육각형 γ상 bco(체심 사방정(orthorhombic)) 구조(300)에 대응한다. 이 구조에서, 각 면의 모서리들은 Sn 원자(302; 밝은 색상) 및 In 원자(304; 어두운 색상)가 교대로 점유한다. 원자들은 하나의 면 축을 따라 거리 "a" 만큼, 그리고 다른 면 축을 따라 √3a의 거리만큼 떨어져 있다. 이 면들은 거리 "c"만큼 떨어져 있다. 따라서, Sn 면사이의 거리는 2c이다. 합금이 냉각됨에 따라서, γ상 bco 구조(300)에서 β-Sn bct(체심 정방형) 구조(306)로 상이 변환된다. 이것은 a/4 Sn 원자에 비례하여 In 원자의 변형(translation)에 기인한다. 동시에, 면들 사이의 거리는 감소되어, 두 개의 Sn 면들 사이의 거리는 √3a으로 줄어든다. 이로 인해, 한 방향에서의 격자 구조가 짧아지고, 수직 방향에서는 길어진다.
도 4는 표준 냉각 범위에 걸친 여러 Sn-In 합금들의 상 변환 행동을 나타난다. 온도가 낮아짐에 따라, 더 많은 γ bco 상이 β-Sn bct 상으로 변형된다. wt.% In이 감소됨에 따라, 소정의 온도에서 상 변화 비율이 증가된다는 점을 또한 주목한다. 결과적으로, 특정 Sn-In 합금의 가소성 행동은 사용될 타깃 애플리케이션에 맞도록 맞춰질 수 있다.
본 발명의 또 다른 양상은 합금이 냉각될 때 일어나는 마르텐사이트 변환에 관한 것이다. 일반적으로, 마르텐사이트 및 "마르텐사이트계(martensitic)" 변환은 합금의 재료 특성을 변화시키는데 사용되는 무확산 결정 변화들(diffusionless crystallographic changes)에 관계한다. 독일의 금상학자 A. Martens은 철-탄소 강철(iron-carbon steel)에서 이러한 결정 변화를 확인한 첫번째 사람이므로, 그의 이름을 따라 마르텐사이트라 명명한다.
일반적으로 합금 소자들 및/또는 열처리 파라미터들에 의존하는, 마르텐사이트계 변환의 타입에 따라서, 마르텐사이트계 변환은 새로운 상 내에 평판(plate), 바늘(needle), 또는 잎사귀 형 구조를 형성한다. 마르텐사이트 구조는 그 합금의 재료 특성을 변화시킨다. 예를 들어, 나이프 등과 같은 마모 표면(wear surface) 상에 마르텐사이트를 형성하기 위해서 강철을 열처리하는 것이 일반적이다. 이런 타입의 사용하에서, 마르텐사이트계 구조는 매우 내마모성(wear-resistant)인 강철의 표면에서 경화된(hardened) 재료를 포함한다. 증가된 경도는 종종 유익하지만, 연성을 잃는다는 불리한 면이 있다. 마르텐사이트계 강철은 (어닐링된 강철과 같은, 대응하는 강철 합금의 비-마르텐사이트계 상과 비교할 때) 일반적으로 취성 재료(brittle material)로 분류된다.
마르텐사이트계 강철들이 취성(즉, 비-연성) 행동을 나타낸다고 해도, 다른 마르텐사이트계 합금들은 초소성을 포함한, 실제적으로 다른 행동들을 나타낸다. 예를 들면, 몇몇 메모리 금속들(즉, 변형되고 그들의 변형되지 않은 형태로 리턴될 수 있는 금속의 분류)은 마르텐사이트계 상을 이용한다. 이 경우에, 마르텐사이트 변형 능력에 대한 야금학적 원인은 상의 "쌍둥이" 구조인 것이 고려된다. 쌍둥이 경계들은 많은 힘을 들이지 않고, 통상적으로 재료 파손을 시작한다고 생각되는 혼란(disloaction)을 형성하지 않고 이동될 수 있다.
이 구조의 또다른 이점은 재료가 변형 사이클에 노출되는 시간 동안 연성을 감소시키는 변형 경화(strain hardening)가 쉽지 않다는 점이다. 이러한 사이클은 전술한 플립-칩 애플리케이션에서 다이의 온도 사이클의 결과로서 발생한다. 그러므로, 종래의 솔더는 시간에 걸쳐 경화되기 시작하여, 피로 크랙킹의 형성 및 최종 결합 불량을 야기한다.
마르텐사이트계 상 변환으로부터 야기된 미세 구조의 상세한 설명이 도 5 및 도 6에 도시된다. 도 5는 공기 냉각에 노출된 Sn-7In(즉, 7 wt.% In) 합금의 미세 스캔을 나타낸다. 스캔의 중앙부에 나타난 "바늘" 형 구조를 주목하자. 도 6은 압축 응력 하에서 형성되었던 Sn-9In에 대한 마르텐사이트계 상 변환의 결과를 도시한다. 이 경우에, 마르텐사이트계 구조의 방향은 재료 변형과 일치한다.
실리콘(Si)과 Sn-7In의 변위 특성 vs. 온도가 도 7에 도시된다. 도면에 도시한 바와 같이, Si의 상대적인 변위는 일정한 CTE 값으로 예상되는 온도 특성(profile)을 실제적으로 반영한다. 초기에, Sn-7In 합금은 온도가 대략 80~70℃의 범위에 걸쳐 떨어질 때까지 비슷한 비례하는 행동을 나타낸다. 이 시간 프레임동안, 마르텐사이트계 변환이 발생한다. 변환이 발생한 후, Sn-7In 합금의 변위는 온도가 계속 감소되더라도 실제적으로 일정하게 유지된다.
도 6 및 도 7에 도시된 행동은 상술된 플립-칩 CTE 불일치 문제에 바로 적용할 수 있다. 상술한 바와 같이, 어셈블리가 냉각됨에 따라, 다이와 기판 재료들 사이의 CTE 불일치는 솔더 범프 상에 변형을 야기한다. 이는, 다음에, 벌크 솔더 재료 내에, 더욱 중요하게는 솔더 범프/패드 인터페이스에 응력을 야기한다. 본 명세서에 개시된 중량비를 갖는 Sn-In 솔더가 사용될 때, 응력 하에서 마르텐사이트계 상 변화가 발생한다. 따라서, 솔더가 냉각됨에 따라 벌크 솔더는 응력의 방향으로 늘어나고, CTE 불일치로 인한 솔더 범프 내의 잔여 응력을 실제적으로 제거한다.
전술한 원리는 다른 타입의 솔더 결합에도 역시 응용될 수 있다. 예를 들면, 플립-칩 CTE 불일치와 유사한 문제가 BGA 패키지에 대한 결합 불량을 야기한다. 이 경우에, CTE 불일치는 패키지 재료, 통상적으로 세라믹 등과 부착된 회로 보드, 통상적으로 다층 유리 섬유 사이에서 이다.
상술한 Sn-In 합금 조성 외에, 이들 합금들은 타깃 행동을 연출하기 위해서 소량의 다양한 금속들을 첨가함으로써 바꿔질 수 있다. 예를 들면, 주조 상태(as-cast) 미세 구조를 더욱 개량하고 열적 안정성을 개선하도록 소량(예를 들면, < 2 wt.%)의 Sb, Cu, Ag, Ni, Ge 및 Al을 추가할 수 있다. 최적의 이들 금속들의 특정 wt.%는 일반적으로 솔더가 사용되어질 특정 애플리케이션에 따를 것이다. 이러한 요인들(factor)은 솔더 리플로우 온도, 가소성 요건, 예상되는 열적 사이클 온도 범위 등을 포함한다.
본 명세서에 기술된 초소성 솔더 합금은 매우 연성이 있을 뿐만 아니라 피로에 내성이 있다. 통상적인 피로 부하(예를 들면, 온도 사이클에 의한 변형의 주기적 유도)에서, 종래의 솔더는 그 구조에 변화를 받는다. 이 구조적 변화는 시간에 걸쳐 벌크 재료를 약화시키고, 궁극적으로 불량을 야기한다. 반대로, 상 변화 메커니즘에 의한 초소성 솔더 합금의 변형은 벌크 재료에 비슷한 수준의 손상을 주지 않는다. 결과로서, 초소성 솔더 합금은 종래 솔더들로 실행될 때 보통 피로 불량을 일으키는 애플리케이션에서 성공적으로 사용될 수 있다.
상술한 바와 같이, 초소성 솔더들은 접합 재료들이 CTE 불일치를 갖는 애플리케이션에 매우 적합하다. 플립-칩 기판 본딩 및 BGA 패키지에서 다이용 솔더 사용의 전술한 논의는 초소성 솔더들의 단지 예시적인 사용에 불과하다. 일반적으로, 솔더들은 CTE 불일치를 갖는 솔더가능한 재료들을 본딩하는데 사용된다. 또한, 이러한 사용의 예들은 일체형 방열판(IHS:integrated heat sink)을 다이에 본딩하는 것을 포함한다. 이 경우에, 솔더는 또한 종래의 IHS에서 다이 커플링에 사용되는 열적 인터페이스 재료의 기능을 수행한다.
요약서에 기술된 내용을 포함하여, 본 발명의 예시된 실시예들의 상기 설명은 철저하다거나, 또는 본 발명을 개시된 정확한 형태로 한정하려고 의도되지 않는다. 본 발명의 특정 실시예들 및 예제들이 예시적인 목적으로 본 명세서에 기술된다고 해도, 본 발명의 범주 내에서 다양한 동등한 변경들이 가능하다는 것을 당업자라면 인식할 것이다.
이들 변경들은 상술한 상세한 설명을 고려하여 이루어질 수 있다. 다음의 특허청구범위에서 사용된 용어들은 명세서와 특허청구범위에 개시된 특정 실시예들로 본 발명을 제한하도록 해석되어서는 안된다. 오히려, 본 발명의 범주는, 특허청구범위 해석에 있어서 확립된 원칙에 따라서 파악될 다음의 특허청구범위에 의해 전적으로 결정될 것이다.

Claims (28)

  1. 중량 비(wt.%)를 단위로 하여 85-96% 주석(Sn) 및 4-15% 인듐(In)을 포함하는 무연 솔더 합금.
  2. 제1항에 있어서, Sb, Cu, Ag, Ni, Ge 및 Al을 포함하는 그룹으로부터 적어도 하나의 원소를 더 포함하는 무연 솔더 합금.
  3. 제2항에 있어서, 상기 적어도 하나의 원소의 조합된 wt.%는 2 퍼센트 미만인 무연 솔더 합금.
  4. 제1항에 있어서, In의 wt.%가 7%인 무연 솔더 합금.
  5. 제1항에 있어서, In의 wt.%가 8%인 무연 솔더 합금.
  6. 제1항에 있어서, In의 wt.%가 9%인 무연 솔더 합금.
  7. 제1항에 있어서, In의 wt.%가 10%인 무연 솔더 합금.
  8. 리플로우(reflow) 온도로부터 실내 온도까지 냉각될 때 마르텐사이트계 상 변환(martensitic phase transformation)을 겪는 조성을 갖는 무연 솔더 합금.
  9. 제8항에 있어서, 상기 합금은 주석(Sn) 기반이며, 상기 마르텐사이트계 상 변환은 밀집된 육각형 γ상(packed hexagonal γ phase) bco(body-centered orthorhombic)로부터 β-Sn bct(body-centered tetragonal) 구조로 합금의 격자 구조를 변환시키는 무연 솔더 합금.
  10. 제9항에 있어서, 상기 합금은 적어도 85% 중량비(wt.%) Sn과 적어도 4 wt.% 인듐(In)을 포함하는 조성을 갖는 무연 솔더 합금.
  11. 제1 및 제2 구성 요소들(components)을 접합시키는 방법으로서,
    상기 제1 및 제2 구성 요소들 사이에 무연 솔더를 배치하는 단계 - 상기 솔더는 중량비를 단위로 하여 85-96 wt.% 주석(Sn)과 4-15 wt.% 인듐(In)을 포함함 -,
    상기 솔더를 리플로우 온도로 가열하는 단계, 및
    상기 솔더를 재응고(re-solidify)시키도록 상기 제1 및 제2 구성 요소들을 냉각시키는 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 솔더는 Sb, Cu, Ag, Ni, Ge 및 Al을 포함하는 그룹으로부터 적어도 하나의 원소를 더 포함하는 방법.
  13. 제12항에 있어서, 상기 적어도 하나의 원소의 조합된 wt.%는 2 퍼센트 미만인 방법.
  14. 제11항에 있어서, In의 wt.%가 7%인 방법.
  15. 제11항에 있어서, In의 wt.%가 8%인 방법.
  16. 제11항에 있어서, In의 wt.%가 9%인 방법.
  17. 제11항에 있어서, In의 wt.%가 10%인 방법.
  18. 제11항에 있어서, 상기 제1 구성 요소는 반도체 다이를 포함하고, 상기 제2 구성 요소는 플립-칩 기판을 포함하는 방법.
  19. 제11항에 있어서, 상기 제1 구성 요소는 집적 회로 패키지를 포함하고, 상기 제2 구성 요소는 회로 기판을 포함하는 방법.
  20. 제11항에 있어서, 상기 제1 구성 요소는 프로세서 다이를 포함하고, 상기 제2 구성 요소는 일체형 방열판(integrated heat sink)을 포함하는 방법.
  21. 열 팽창 계수(CTE: coefficients of thermal expansion)가 불일치하는 제1 및 제2 구성 요소들을 접합시키는 방법으로서,
    상기 제1 및 제1 구성 요소들 사이에 무연 솔더를 배치하는 단계,
    상기 솔더를 리플로우 온도로 가열하는 단계, 및
    상기 솔더를 재응고시키도록 상기 제1 및 제2 구성 요소들을 냉각시키는 단계
    를 포함하며, 상기 솔더는 상기 제1 및 제2 구성 요소들의 CTE 불일치의 결과로서 냉각 동안 변형되고, 상기 솔더는 일반적으로 동일한 변형 중에 일어나는 상기 솔더 내의 잔여 응력을 줄이는 상기 리플로우 온도로부터 냉각될 때 상 변환을 겪는 조성을 포함하는 방법.
  22. 제21항에 있어서, 상기 제1 구성 요소는 반도체 다이를 포함하고, 상기 제2 구성 요소는 플립-칩 기판을 포함하는 방법.
  23. 제21항에 있어서, 상기 제1 구성 요소는 집적 회로 패키지를 포함하고, 상기 제2 구성 요소는 회로 기판을 포함하는 방법.
  24. 제21항에 있어서, 상기 제1 구성 요소는 프로세서 다이를 포함하고, 상기 제2 구성 요소는 일체형 방열판을 포함하는 방법.
  25. 제21항에 있어서, 상기 무연 합금은 주석(Sn) 및 인듐(In)을 포함하는 방법.
  26. 제21항에 있어서, 상기 상 변환은 마르텐사이트계 상 변환을 포함하는 방법.
  27. 제26항에 있어서, 상기 무연 솔더 합금은 주석(Sn) 기반이며, 상기 마르텐사이트계 상 변환은 밀집된 육각형 γ상 bco로부터 β-Sn bct 구조로 상기 합금의 격자 구조를 변환시키는 방법.
  28. 제26항에 있어서, 바늘 형(needle-like) 마르텐사이트 미세 구조를 생성하도록 냉각 속도를 제어하는 단계를 더 포함하는 방법.
KR1020057018602A 2003-03-31 2004-02-06 무연 솔더 합금 및 이 합금을 이용한 솔더링 방법 KR100841138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/404,695 2003-03-31
US10/404,695 US20040187976A1 (en) 2003-03-31 2003-03-31 Phase change lead-free super plastic solders

Publications (2)

Publication Number Publication Date
KR20050119175A true KR20050119175A (ko) 2005-12-20
KR100841138B1 KR100841138B1 (ko) 2008-06-24

Family

ID=32990172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018602A KR100841138B1 (ko) 2003-03-31 2004-02-06 무연 솔더 합금 및 이 합금을 이용한 솔더링 방법

Country Status (6)

Country Link
US (2) US20040187976A1 (ko)
EP (1) EP1608481A1 (ko)
KR (1) KR100841138B1 (ko)
CN (1) CN1767921B (ko)
TW (1) TWI273140B (ko)
WO (1) WO2004094097A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744149B1 (ko) * 2006-08-30 2007-08-01 삼성전자주식회사 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
KR20200116430A (ko) * 2020-04-22 2020-10-12 서울시립대학교 산학협력단 무연솔더 합금 조성물

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029675A1 (en) * 2003-03-31 2005-02-10 Fay Hua Tin/indium lead-free solders for low stress chip attachment
US20040187976A1 (en) 2003-03-31 2004-09-30 Fay Hua Phase change lead-free super plastic solders
DE10319888A1 (de) 2003-04-25 2004-11-25 Siemens Ag Lotmaterial auf SnAgCu-Basis
US20050100474A1 (en) * 2003-11-06 2005-05-12 Benlih Huang Anti-tombstoning lead free alloys for surface mount reflow soldering
US20070037004A1 (en) * 2005-08-12 2007-02-15 Antaya Technologies Corporation Multilayer solder article
US20070036670A1 (en) * 2005-08-12 2007-02-15 John Pereira Solder composition
US20080175748A1 (en) * 2005-08-12 2008-07-24 John Pereira Solder Composition
US20070231594A1 (en) * 2005-08-12 2007-10-04 John Pereira Multilayer solder article
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
US7749336B2 (en) * 2005-08-30 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of tin-indium solders
US20070071634A1 (en) * 2005-09-26 2007-03-29 Indium Corporation Of America Low melting temperature compliant solders
US20070166875A1 (en) * 2005-12-29 2007-07-19 Intel Corporation Method of forming a microelectronic package and microelectronic package formed according to the method
KR20120102803A (ko) * 2008-03-05 2012-09-18 센주긴조쿠고교 가부시키가이샤 납프리 땜납 접속 구조체 및 땜납 볼
US7977160B2 (en) * 2009-08-10 2011-07-12 GlobalFoundries, Inc. Semiconductor devices having stress relief layers and methods for fabricating the same
KR101097868B1 (ko) * 2010-02-18 2011-12-23 주식회사 하이닉스반도체 반도체 패키지의 제조방법
US8673761B2 (en) 2011-02-19 2014-03-18 International Business Machines Corporation Reflow method for lead-free solder
US9373559B2 (en) 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
JP6513465B2 (ja) * 2015-04-24 2019-05-15 日本航空電子工業株式会社 リード接合構造
US10403595B1 (en) 2017-06-07 2019-09-03 United States Of America, As Represented By The Secretary Of The Navy Wiresaw removal of microelectronics from printed circuit board
CN109702372A (zh) * 2019-03-06 2019-05-03 上海莜玮汽车零部件有限公司 无铅焊料合金及其应用
JP6799701B1 (ja) * 2020-03-12 2020-12-16 有限会社 ナプラ 金属粒子
JP7041710B2 (ja) * 2020-04-30 2022-03-24 千住金属工業株式会社 鉛フリーかつアンチモンフリーのはんだ合金、はんだボール、Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙおよびはんだ継手

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269998A (ja) 1985-05-24 1986-11-29 Mitsubishi Metal Corp Ｓｎ合金はんだ箔材の製造法
JPH02217193A (ja) 1989-02-17 1990-08-29 Matsushita Electric Works Ltd インジウム系粉末状ハンダ
JPH03201554A (ja) 1989-12-28 1991-09-03 Suzuki Motor Corp 基板実装用の電子部品
US5256370B1 (en) * 1992-05-04 1996-09-03 Indium Corp America Lead-free alloy containing tin silver and indium
US5242658A (en) * 1992-07-07 1993-09-07 The Indium Corporation Of America Lead-free alloy containing tin, zinc and indium
TW251249B (ko) * 1993-04-30 1995-07-11 At & T Corp
JP3201554B2 (ja) 1993-08-20 2001-08-20 日本電信電話株式会社 交差光導波路
CA2131256A1 (en) * 1993-09-07 1995-03-08 Dongkai Shangguan Lead-free solder alloy
US6184475B1 (en) * 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
JP2805595B2 (ja) * 1994-11-02 1998-09-30 三井金属鉱業株式会社 鉛無含有半田合金
JPH09256085A (ja) 1996-03-25 1997-09-30 Furukawa Electric Co Ltd:The ピン実装型パッケージ及び前記ピンの製造方法
US5985212A (en) * 1996-12-12 1999-11-16 H-Technologies Group, Incorporated High strength lead-free solder materials
DE69830883T2 (de) * 1997-03-10 2006-04-20 Seiko Epson Corp. Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
JPH10314980A (ja) * 1997-05-14 1998-12-02 Sony Corp はんだ材料
JP2000141078A (ja) 1998-09-08 2000-05-23 Nippon Sheet Glass Co Ltd 無鉛ハンダ
JP3363393B2 (ja) 1998-12-21 2003-01-08 千住金属工業株式会社 鉛フリーはんだ合金
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
JP2001024021A (ja) 1999-07-09 2001-01-26 Hitachi Ltd 半導体装置及びその製造方法
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
SG98429A1 (en) 1999-10-12 2003-09-19 Singapore Asahi Chemical & Solder Ind Pte Ltd Lead-free solders
JP2002076606A (ja) * 2000-06-12 2002-03-15 Hitachi Ltd 電子機器および半導体装置
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US20030021718A1 (en) * 2001-06-28 2003-01-30 Osamu Munekata Lead-free solder alloy
SG139507A1 (en) * 2001-07-09 2008-02-29 Quantum Chem Tech Singapore Improvements in or relating to solders
TW498009B (en) 2001-10-09 2002-08-11 Quantum Chem Tech Singapore Improvements in or relating to solders
JP4282482B2 (ja) * 2002-01-21 2009-06-24 富士通株式会社 はんだ合金およびはんだ接合部
US20040129764A1 (en) * 2003-01-07 2004-07-08 Dong Chun Christine Reducing surface tension and oxidation potential of tin-based solders
US20040141873A1 (en) * 2003-01-22 2004-07-22 Tadashi Takemoto Solder composition substantially free of lead
US20040187976A1 (en) 2003-03-31 2004-09-30 Fay Hua Phase change lead-free super plastic solders
US7111771B2 (en) * 2003-03-31 2006-09-26 Intel Corporation Solders with surfactant-refined grain sizes, solder bumps made thereof, and methods of making same
US7014093B2 (en) 2003-06-26 2006-03-21 Intel Corporation Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744149B1 (ko) * 2006-08-30 2007-08-01 삼성전자주식회사 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
KR20200116430A (ko) * 2020-04-22 2020-10-12 서울시립대학교 산학협력단 무연솔더 합금 조성물

Also Published As

Publication number Publication date
TWI273140B (en) 2007-02-11
US7776651B2 (en) 2010-08-17
TW200424322A (en) 2004-11-16
CN1767921A (zh) 2006-05-03
US20040187976A1 (en) 2004-09-30
WO2004094097A1 (en) 2004-11-04
US20050153523A1 (en) 2005-07-14
EP1608481A1 (en) 2005-12-28
KR100841138B1 (ko) 2008-06-24
CN1767921B (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
KR100841138B1 (ko) 무연 솔더 합금 및 이 합금을 이용한 솔더링 방법
WO2006028668A1 (en) Tin/indium lead-free solders for low stress chip attachment
US6176947B1 (en) Lead-free solders
KR100546976B1 (ko) 전자 패키지 접속을 위한 무연 솔더 구조체 및 그 형성 방법
JP4972503B2 (ja) 半導体パワーモジュール
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US20070034305A1 (en) Bulk metallic glass solder material
JP2004533327A (ja) 高温鉛フリーハンダ用組成物、方法およびデバイス
US20020155024A1 (en) Lead-free solder compositions
US20020092895A1 (en) Formation of a solder joint having a transient liquid phase by annealing and quenching
JP5169871B2 (ja) はんだ、はんだ付け方法及び半導体装置
TW202031908A (zh) 無鉛焊料組成物
US20040241039A1 (en) High temperature lead-free solder compositions
Jayaram et al. A Review of Low Temperature Solders in Microelectronics Packaging
US7973412B2 (en) Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead
KR100568496B1 (ko) 주석-인듐 합금층을 갖는 필름 회로 기판
KR100376044B1 (ko) 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지
JP2019188456A (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
JPH01199439A (ja) 半導体実装構造体
Chen et al. Interfacial reactions of Ag and Ag-4Pd stud bumps with Sn-3Ag-0.5 Cu solder for flip chip packaging
TWI423358B (zh) Solder balls and electronic components for semiconductor encapsulation
Jang et al. High-lead flip chip bump cracking on the thin organic substrate in a module package
KR102460042B1 (ko) 무연 솔더 합금, 솔더볼, 솔더 페이스트, 및 반도체 부품
JPH0422144A (ja) 電子部品の実装基板および実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee