JPH09256085A - ピン実装型パッケージ及び前記ピンの製造方法 - Google Patents
ピン実装型パッケージ及び前記ピンの製造方法Info
- Publication number
- JPH09256085A JPH09256085A JP6807996A JP6807996A JPH09256085A JP H09256085 A JPH09256085 A JP H09256085A JP 6807996 A JP6807996 A JP 6807996A JP 6807996 A JP6807996 A JP 6807996A JP H09256085 A JPH09256085 A JP H09256085A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- package
- phase
- twin
- martensite phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＩＣやＬＳＩ等の高密度実装化が可能なピン
実装型パッケージを提供する。 【解決手段】 回路基板30との電気接続をピン40で行う
ピン実装型パッケージにおいて、ピン40が双晶マルテン
サイト相、又は双晶マルテンサイト相と単一方位晶マル
テンサイト相との混在相からなる金属材料で構成されて
いるピン実装型パッケージ。 【効果】 双晶マルテンサイト相とは、双晶関係を示す
２つのバリアントからなるマルテンサイト相である。こ
の双晶マルテンサイト相は外力を受けると、より大きな
歪みを与える方位を持つバリアントが他方のバリアント
を置換する形で再配列する。このバリアントの再配列に
よりピンに掛かる応力や歪みが吸収される。従って、ピ
ンが熱サイクルによって変形したり疲労破壊したりし難
く、将来のパッケージの高密度実装化等に十分に対応し
得る。
実装型パッケージを提供する。 【解決手段】 回路基板30との電気接続をピン40で行う
ピン実装型パッケージにおいて、ピン40が双晶マルテン
サイト相、又は双晶マルテンサイト相と単一方位晶マル
テンサイト相との混在相からなる金属材料で構成されて
いるピン実装型パッケージ。 【効果】 双晶マルテンサイト相とは、双晶関係を示す
２つのバリアントからなるマルテンサイト相である。こ
の双晶マルテンサイト相は外力を受けると、より大きな
歪みを与える方位を持つバリアントが他方のバリアント
を置換する形で再配列する。このバリアントの再配列に
よりピンに掛かる応力や歪みが吸収される。従って、ピ
ンが熱サイクルによって変形したり疲労破壊したりし難
く、将来のパッケージの高密度実装化等に十分に対応し
得る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣやＬＳＩ等の
高密度実装化に適したピン実装型パッケージに関する。
高密度実装化に適したピン実装型パッケージに関する。
【０００２】
【従来の技術】電子電気機器の高密度実装化に対応し得
る半導体パッケージとして、ボールグリッドアレイ型の
半導体パッケージ（ＢＧＡ型半導体パッケージ）とピン
グリッドアレイ型の半導体パッケージ（ＰＧＡ型半導体
パッケージ）が開発され、実用されつつある。前記ＢＧ
Ａ型半導体パッケージは、図５に示すように半導体素子
11を搭載したパッケージ基体20と回路基板30との接続を
半田ボール60により行うものである。このような半導体
パッケージでは、使用中に半導体素子が発熱するとパッ
ケージ基体20と回路基板30との熱膨張係数差により半田
ボール60に応力が繰返し加わる。このＢＧＡ型半導体パ
ッケージはパッケージ基体20と回路基板30との間隔が狭
い為、前記応力は半田ボール60に大きく掛かり半田ボー
ル60が疲労破壊し易い。又半導体素子11の発熱が放熱さ
れ難いという問題もある。これらの問題は、半導体素子
とパッケージ基体との接続箇所（電気的信号のやりとり
を行うＩ／Ｏ部）が多い程、又パッケージが大型な程深
刻である。又パッケージ基体がプラスチック製の場合
は、銅板等で形成された回路基板との間の熱膨張係数差
が大きくなり、前記疲労破壊の問題は更に深刻である。
又プラスチック基体を多層にして使用する場合は、前記
放熱問題が重要になる。
る半導体パッケージとして、ボールグリッドアレイ型の
半導体パッケージ（ＢＧＡ型半導体パッケージ）とピン
グリッドアレイ型の半導体パッケージ（ＰＧＡ型半導体
パッケージ）が開発され、実用されつつある。前記ＢＧ
Ａ型半導体パッケージは、図５に示すように半導体素子
11を搭載したパッケージ基体20と回路基板30との接続を
半田ボール60により行うものである。このような半導体
パッケージでは、使用中に半導体素子が発熱するとパッ
ケージ基体20と回路基板30との熱膨張係数差により半田
ボール60に応力が繰返し加わる。このＢＧＡ型半導体パ
ッケージはパッケージ基体20と回路基板30との間隔が狭
い為、前記応力は半田ボール60に大きく掛かり半田ボー
ル60が疲労破壊し易い。又半導体素子11の発熱が放熱さ
れ難いという問題もある。これらの問題は、半導体素子
とパッケージ基体との接続箇所（電気的信号のやりとり
を行うＩ／Ｏ部）が多い程、又パッケージが大型な程深
刻である。又パッケージ基体がプラスチック製の場合
は、銅板等で形成された回路基板との間の熱膨張係数差
が大きくなり、前記疲労破壊の問題は更に深刻である。
又プラスチック基体を多層にして使用する場合は、前記
放熱問題が重要になる。
【０００３】前記ＰＧＡ型半導体パッケージは、図２
(a) に示すように、半導体素子10を搭載したパッケージ
基体20と回路基板30との間の接続をピン40により行うも
のである。図で41は半田接合部である。前記ピン40に
は、従来より４２合金（Ｆｅ−４２wt％Ｎｉ合金）やコ
バール合金（Ｆｅ−Ｎｉ−Ｃｏ系合金）等が使用されて
いる。図２(b) に示すものは半導体素子11が円形のもの
である。
(a) に示すように、半導体素子10を搭載したパッケージ
基体20と回路基板30との間の接続をピン40により行うも
のである。図で41は半田接合部である。前記ピン40に
は、従来より４２合金（Ｆｅ−４２wt％Ｎｉ合金）やコ
バール合金（Ｆｅ−Ｎｉ−Ｃｏ系合金）等が使用されて
いる。図２(b) に示すものは半導体素子11が円形のもの
である。
【０００４】
【発明が解決しようとする課題】しかし、従来のＰＧＡ
型半導体パッケージでは、パッケージ基体と回路基板と
の熱膨張係数差や回路基板の熱膨張の不均一等に起因す
る応力がピンに繰返し掛かり、ピンとパッケージ基体と
の半田接合部に割れが入るという問題がある。このよう
に半田接合部に割れが入るのは、ピンに用いられる４２
合金等の弾性係数が大きい為、ピンに掛かる応力が半田
接合部に伝達される為である。本発明の目的は、ピンの
変形や半田接合部の割れ（疲労破壊）が抑制されたピン
実装型パッケージを提供することにある。
型半導体パッケージでは、パッケージ基体と回路基板と
の熱膨張係数差や回路基板の熱膨張の不均一等に起因す
る応力がピンに繰返し掛かり、ピンとパッケージ基体と
の半田接合部に割れが入るという問題がある。このよう
に半田接合部に割れが入るのは、ピンに用いられる４２
合金等の弾性係数が大きい為、ピンに掛かる応力が半田
接合部に伝達される為である。本発明の目的は、ピンの
変形や半田接合部の割れ（疲労破壊）が抑制されたピン
実装型パッケージを提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
回路基板との電気接続をピンで行うピン実装型パッケー
ジにおいて、ピンが双晶マルテンサイト相、又は双晶マ
ルテンサイト相と単一方位晶マルテンサイト相との混在
相からなる金属材料で構成されていることを特徴とする
ピン実装型パッケージである。
回路基板との電気接続をピンで行うピン実装型パッケー
ジにおいて、ピンが双晶マルテンサイト相、又は双晶マ
ルテンサイト相と単一方位晶マルテンサイト相との混在
相からなる金属材料で構成されていることを特徴とする
ピン実装型パッケージである。
【０００６】請求項２記載の発明は、ピンを構成する金
属材料が、図１に示す点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ
(Al9.0wt%,Zn10.0wt%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(A
l2.5wt%,Zn28.0wt%)で囲まれる範囲内のＺｎとＡｌを含
有し、残部がＣｕと不可避的不純物からなることを特徴
とする請求項１記載のピン実装型パッケージである。
属材料が、図１に示す点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ
(Al9.0wt%,Zn10.0wt%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(A
l2.5wt%,Zn28.0wt%)で囲まれる範囲内のＺｎとＡｌを含
有し、残部がＣｕと不可避的不純物からなることを特徴
とする請求項１記載のピン実装型パッケージである。
【０００７】請求項３記載の発明は、ピンを構成する金
属材料が、図１に示す点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ
(Al9.0wt%,Zn10.0wt%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(A
l2.5wt%,Zn28.0wt%)で囲まれる範囲内のＺｎとＡｌを含
有し、更に0.05〜0.5wt%のＣｒ、 0.005〜0.15wt% のＰ
を含有し、残部がＣｕと不可避的不純物からなることを
特徴とする請求項１記載のピン実装型パッケージであ
る。
属材料が、図１に示す点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ
(Al9.0wt%,Zn10.0wt%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(A
l2.5wt%,Zn28.0wt%)で囲まれる範囲内のＺｎとＡｌを含
有し、更に0.05〜0.5wt%のＣｒ、 0.005〜0.15wt% のＰ
を含有し、残部がＣｕと不可避的不純物からなることを
特徴とする請求項１記載のピン実装型パッケージであ
る。
【０００８】請求項４記載の発明は、ピンを構成する金
属材料が、図１に示す点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ
(Al9.0wt%,Zn10.0wt%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(A
l2.5wt%,Zn28.0wt%)で囲まれる範囲内のＺｎとＡｌを含
有し、更に0.05〜0.3wt%のＶ、0.01〜0.3wt ％のＢ、
0.1〜0.5wt%のＴｉ、 0.1〜0.3wt%のＺｒの内の少なく
とも１種を0.01〜0.5wt%含有し、残部がＣｕと不可避的
不純物からなることを特徴とする請求項１記載のピン実
装型パッケージである。
属材料が、図１に示す点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ
(Al9.0wt%,Zn10.0wt%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(A
l2.5wt%,Zn28.0wt%)で囲まれる範囲内のＺｎとＡｌを含
有し、更に0.05〜0.3wt%のＶ、0.01〜0.3wt ％のＢ、
0.1〜0.5wt%のＴｉ、 0.1〜0.3wt%のＺｒの内の少なく
とも１種を0.01〜0.5wt%含有し、残部がＣｕと不可避的
不純物からなることを特徴とする請求項１記載のピン実
装型パッケージである。
【０００９】請求項２〜４記載の組成の金属材料は、β
単相化処理、冷却によるマルテンサイト相化、その安定
化処理を施すことにより、双晶マルテンサイト相、又は
双晶マルテンサイト相と単一方位晶マルテンサイト相と
の混在相になる。請求項２〜４記載の発明で用いられる
金属材料のマルテンサイト変態終了温度は50℃以上が、
双晶マルテンサイトが安定して得られ望ましい。
単相化処理、冷却によるマルテンサイト相化、その安定
化処理を施すことにより、双晶マルテンサイト相、又は
双晶マルテンサイト相と単一方位晶マルテンサイト相と
の混在相になる。請求項２〜４記載の発明で用いられる
金属材料のマルテンサイト変態終了温度は50℃以上が、
双晶マルテンサイトが安定して得られ望ましい。
【００１０】請求項５記載の発明は、ピン実装型パッケ
ージのパッケージが半導体素子を搭載した半導体パッケ
ージであり、前記半導体素子部分に放熱用部材が設けら
れていることを特徴とする請求項１乃至請求項４のいず
れかに記載のピン実装型パッケージである。
ージのパッケージが半導体素子を搭載した半導体パッケ
ージであり、前記半導体素子部分に放熱用部材が設けら
れていることを特徴とする請求項１乃至請求項４のいず
れかに記載のピン実装型パッケージである。
【００１１】請求項１乃至請求項４記載の発明は、図２
(a),(b) に示したＰＧＡ型半導体パッケージの他、図３
(a),(b) に示すような、半導体素子10,11 に放熱用部材
50を設けたものにも適用できる。前記放熱用部材は、半
導体素子部分に直接、又は熱膨張差を緩和させる整合材
を介在させて取付けられる。前記放熱用部材50には、熱
伝導性の良い純銅、純アルミニウム、又はそれらの合金
が用いられる。その他、銀、タングステン、モリブデン
等の金属、ＡｌＮ等のセラミックス等も使用できる。
(a),(b) に示したＰＧＡ型半導体パッケージの他、図３
(a),(b) に示すような、半導体素子10,11 に放熱用部材
50を設けたものにも適用できる。前記放熱用部材は、半
導体素子部分に直接、又は熱膨張差を緩和させる整合材
を介在させて取付けられる。前記放熱用部材50には、熱
伝導性の良い純銅、純アルミニウム、又はそれらの合金
が用いられる。その他、銀、タングステン、モリブデン
等の金属、ＡｌＮ等のセラミックス等も使用できる。
【００１２】請求項６記載の発明は、ピンを構成する金
属材料と同じ組成の鋳塊に、熱間加工、冷間加工と焼鈍
を繰返す減面加工、β単相化処理と冷却によるマルテン
サイト相化、及び相安定化処理を順に施すピン実装型パ
ッケージのピンの製造方法において、相安定化処理をマ
ルテンサイト変態終了温度以下の温度に10分以上保持し
て施すことを特徴とする請求項１乃至請求項４のいずれ
かに記載のピン実装型パッケージのピンの製造方法であ
る。
属材料と同じ組成の鋳塊に、熱間加工、冷間加工と焼鈍
を繰返す減面加工、β単相化処理と冷却によるマルテン
サイト相化、及び相安定化処理を順に施すピン実装型パ
ッケージのピンの製造方法において、相安定化処理をマ
ルテンサイト変態終了温度以下の温度に10分以上保持し
て施すことを特徴とする請求項１乃至請求項４のいずれ
かに記載のピン実装型パッケージのピンの製造方法であ
る。
【００１３】この発明は、相安定化処理時間を規定した
もので、相安定化処理をマルテンサイト変態終了温度以
下の温度に10分以上保持して行わないと、外力によりバ
リアントが再配列して生じた単一方位晶マルテンサイト
相が元の双晶マルテンサイト相に戻らず、ピンが外力に
より変形したままとなる。
もので、相安定化処理をマルテンサイト変態終了温度以
下の温度に10分以上保持して行わないと、外力によりバ
リアントが再配列して生じた単一方位晶マルテンサイト
相が元の双晶マルテンサイト相に戻らず、ピンが外力に
より変形したままとなる。
【００１４】
【発明の実施の形態】本発明のパッケージに用いるピン
は、双晶マルテンサイト相又は双晶マルテンサイト相と
単一方位晶マルテンサイト相との混在相からなる金属材
料で構成されている。前記双晶マルテンサイト相とは、
双晶関係を示す２つのバリアントからなるマルテンサイ
ト相である。この双晶マルテンサイト相は外力を受ける
と、より大きな歪みを与える方位を持つバリアントが他
方のバリアントを置換する形で再配列する。このバリア
ントの再配列によりピンに掛かる応力や歪みが吸収され
る。外力が除かれると、再配列したバリアントは元のバ
リアント配列に戻り、双晶マルテンサイト相が復元す
る。
は、双晶マルテンサイト相又は双晶マルテンサイト相と
単一方位晶マルテンサイト相との混在相からなる金属材
料で構成されている。前記双晶マルテンサイト相とは、
双晶関係を示す２つのバリアントからなるマルテンサイ
ト相である。この双晶マルテンサイト相は外力を受ける
と、より大きな歪みを与える方位を持つバリアントが他
方のバリアントを置換する形で再配列する。このバリア
ントの再配列によりピンに掛かる応力や歪みが吸収され
る。外力が除かれると、再配列したバリアントは元のバ
リアント配列に戻り、双晶マルテンサイト相が復元す
る。
【００１５】このときの様子を、図４の応力−歪曲線を
参照して説明する。双晶マルテンサイト相からなるピン
に所定の応力が掛かると、一方のバリアントが再配列し
て双晶マルテンサイトは単一方位晶のマルテンサイト相
になる（Ａゾーン）。熱歪み等はこのＡゾーンでピンに
吸収される。除荷すると元の双晶マルテンサイト相に復
元する（Ｂゾーン）。このようにして、パッケージ基体
と回路基板間で生じる熱歪みによるピンの変形や半田接
合部の割れは防止される。本発明のピンには、Ｃｕ−Ｚ
ｎ−Ａｌ系合金、Ｃｕ−Ｎｉ−Ａｌ系合金、Ｃｕ−Ｍｎ
−Ａｌ系合金、Ａｕ−Ｃｄ系合金等の金属材料が適用で
きる。
参照して説明する。双晶マルテンサイト相からなるピン
に所定の応力が掛かると、一方のバリアントが再配列し
て双晶マルテンサイトは単一方位晶のマルテンサイト相
になる（Ａゾーン）。熱歪み等はこのＡゾーンでピンに
吸収される。除荷すると元の双晶マルテンサイト相に復
元する（Ｂゾーン）。このようにして、パッケージ基体
と回路基板間で生じる熱歪みによるピンの変形や半田接
合部の割れは防止される。本発明のピンには、Ｃｕ−Ｚ
ｎ−Ａｌ系合金、Ｃｕ−Ｎｉ−Ａｌ系合金、Ｃｕ−Ｍｎ
−Ａｌ系合金、Ａｕ−Ｃｄ系合金等の金属材料が適用で
きる。
【００１６】
【実施例】以下に、本発明を実施例により詳細に説明す
る。 （実施例１）Ｃｕ-19.2wt%Ｚｎ-5.9wt% Ａｌ合金を不活
性雰囲気中で高周波溶解炉と黒鉛坩堝を用いて溶解鋳造
して直径50mmの鋳塊とし、次いでこれを 800℃で熱間押
出して５mmφの線材とした。次にこの線材に 550℃で30
分の焼鈍と加工率30％程度の冷間伸線を繰返し施して線
径 0.3mmのピン素材に加工し、次いでこれに 450℃で１
分のβ単相化処理を施した後、室温に冷却してマルテン
サイト処理し、その後室温に６時間保持して相安定化処
理を行ってピン素材を製造した。このピン素材は、逆変
態開始温度Ａs が 150℃で、Ａs 以下の温度では双晶マ
ルテンサイト相を呈する。
る。 （実施例１）Ｃｕ-19.2wt%Ｚｎ-5.9wt% Ａｌ合金を不活
性雰囲気中で高周波溶解炉と黒鉛坩堝を用いて溶解鋳造
して直径50mmの鋳塊とし、次いでこれを 800℃で熱間押
出して５mmφの線材とした。次にこの線材に 550℃で30
分の焼鈍と加工率30％程度の冷間伸線を繰返し施して線
径 0.3mmのピン素材に加工し、次いでこれに 450℃で１
分のβ単相化処理を施した後、室温に冷却してマルテン
サイト処理し、その後室温に６時間保持して相安定化処
理を行ってピン素材を製造した。このピン素材は、逆変
態開始温度Ａs が 150℃で、Ａs 以下の温度では双晶マ
ルテンサイト相を呈する。
【００１７】（実施例２）Ｃｕ-14.1wt%Ｚｎ-8.1wt% Ａ
ｌ合金を不活性雰囲気中で高周波溶解炉と黒鉛坩堝を用
いて溶解鋳造して直径50mmの鋳塊とし、次いでこれを 8
00℃で熱間押出して５mmφの線材とした。次にこの線材
に 550℃で30分の焼鈍と加工率30％程度の冷間伸線を繰
返し施して線径 0.3mmのピン素材に加工し、次いでこれ
に 500℃で５分のβ単相化処理を施した後、室温に冷却
してマルテンサイト処理し、その後室温に６時間保持し
て相安定化処理を行ってピン素材を製造した。このピン
素材は、逆変態開始温度Ａs が 152℃で、Ａs 以下の温
度では双晶マルテンサイト相を呈する。
ｌ合金を不活性雰囲気中で高周波溶解炉と黒鉛坩堝を用
いて溶解鋳造して直径50mmの鋳塊とし、次いでこれを 8
00℃で熱間押出して５mmφの線材とした。次にこの線材
に 550℃で30分の焼鈍と加工率30％程度の冷間伸線を繰
返し施して線径 0.3mmのピン素材に加工し、次いでこれ
に 500℃で５分のβ単相化処理を施した後、室温に冷却
してマルテンサイト処理し、その後室温に６時間保持し
て相安定化処理を行ってピン素材を製造した。このピン
素材は、逆変態開始温度Ａs が 152℃で、Ａs 以下の温
度では双晶マルテンサイト相を呈する。
【００１８】（実施例３）Ｃｕ-14.1wt%Ｚｎ-8.1wt% Ａ
ｌ合金を不活性雰囲気中で高周波溶解炉と黒鉛坩堝を用
いて溶解鋳造して直径50mmの鋳塊とし、次いでこれを 8
00℃で熱間押出して５mmφの線材とした。次にこの線材
に 550℃で30分の焼鈍と加工率20％程度の冷間伸線を繰
返し施して線径 0.3mmのピン素材に加工し、次いでこれ
に 350℃で５分のβ単相化処理を施した後、室温に冷却
してマルテンサイト処理し、その後室温に６時間保持し
て相安定化処理を行ってピン素材を製造した。このピン
素材は、逆変態開始温度Ａs が 151℃で、Ａs 以下の温
度では双晶マルテンサイト相を呈する。
ｌ合金を不活性雰囲気中で高周波溶解炉と黒鉛坩堝を用
いて溶解鋳造して直径50mmの鋳塊とし、次いでこれを 8
00℃で熱間押出して５mmφの線材とした。次にこの線材
に 550℃で30分の焼鈍と加工率20％程度の冷間伸線を繰
返し施して線径 0.3mmのピン素材に加工し、次いでこれ
に 350℃で５分のβ単相化処理を施した後、室温に冷却
してマルテンサイト処理し、その後室温に６時間保持し
て相安定化処理を行ってピン素材を製造した。このピン
素材は、逆変態開始温度Ａs が 151℃で、Ａs 以下の温
度では双晶マルテンサイト相を呈する。
【００１９】（比較例１）Ｃｕ-22.6wt%Ｚｎ-6.1wt% Ａ
ｌ合金を不活性雰囲気中で高周波溶解炉と黒鉛坩堝を用
いて溶解鋳造して直径50mmの鋳塊とし、次いでこれを 8
00℃で熱間押出して５mmφの線材とした。次にこの線材
に 550℃で30分の焼鈍と加工率30％程度の冷間伸線を繰
返し施して線径 0.3mmのピン素材に加工し、次いでこれ
に 500℃で５分のβ単相化処理を施した後、室温に冷却
してマルテンサイト処理し、その後室温に６時間保持し
て相安定化処理を行ってピン素材を製造した。このピン
素材は、変態開始温度Ｍs が０℃で、Ｍs 以上の温度で
は母相を呈し、Ｍs 以下の温度では母相とマルテンサイ
ト相が混在する。
ｌ合金を不活性雰囲気中で高周波溶解炉と黒鉛坩堝を用
いて溶解鋳造して直径50mmの鋳塊とし、次いでこれを 8
00℃で熱間押出して５mmφの線材とした。次にこの線材
に 550℃で30分の焼鈍と加工率30％程度の冷間伸線を繰
返し施して線径 0.3mmのピン素材に加工し、次いでこれ
に 500℃で５分のβ単相化処理を施した後、室温に冷却
してマルテンサイト処理し、その後室温に６時間保持し
て相安定化処理を行ってピン素材を製造した。このピン
素材は、変態開始温度Ｍs が０℃で、Ｍs 以上の温度で
は母相を呈し、Ｍs 以下の温度では母相とマルテンサイ
ト相が混在する。
【００２０】得られた各々のピン素材を所定長さに切断
してピンとし、このピンを図２(a)、図３(a) 、又は図
３(b) に示したパッケージ基体の裏面に錫鉛系共晶半田
を用いて半田付けしてＰＧＡ型半導体パッケージを作製
し、このＰＧＡ型半導体パッケージのピンを回路基板に
半田付けして熱サイクル試験を行った。熱サイクル試験
は、０℃〜 100℃の条件、−40℃〜125 ℃の条件、半導
体素子搭載部を消費電力30Ｗの面ヒーターで10分加熱し
５分放冷する使用状態を想定した条件の３通りについて
行った。2000サイクル経過後のピンの変形状態と接合半
田部の割れを目視観察した。比較の為、市販の 0.3mmφ
の４２合金線についても同様の試験及び観察を行った。
結果を表１に示す。表１にはピンの変態温度（Ａs 又は
Ｍs ）及びパッケージの構造を併記した。
してピンとし、このピンを図２(a)、図３(a) 、又は図
３(b) に示したパッケージ基体の裏面に錫鉛系共晶半田
を用いて半田付けしてＰＧＡ型半導体パッケージを作製
し、このＰＧＡ型半導体パッケージのピンを回路基板に
半田付けして熱サイクル試験を行った。熱サイクル試験
は、０℃〜 100℃の条件、−40℃〜125 ℃の条件、半導
体素子搭載部を消費電力30Ｗの面ヒーターで10分加熱し
５分放冷する使用状態を想定した条件の３通りについて
行った。2000サイクル経過後のピンの変形状態と接合半
田部の割れを目視観察した。比較の為、市販の 0.3mmφ
の４２合金線についても同様の試験及び観察を行った。
結果を表１に示す。表１にはピンの変態温度（Ａs 又は
Ｍs ）及びパッケージの構造を併記した。
【００２１】
【表１】 （注）ピンの変態温度：No.1〜4 はＡs 、No.5はＭs 。材質: パッケー ジ基体 の材質、サイズ: パッケー ジ基体の寸法、本数：ピンの本数。 熱サイクル条件０〜 100℃、−40〜 125℃、面ヒーターによる通電試験、 〜ピ：ピン部の変形有無、半：半田の割れ有無。
【００２２】表１より明らかなように、本発明例（No.1
〜4)ではピンの変形や半田接合部の割れが生じなかっ
た。これは熱サイクルでの応力が双晶マルテンサイト相
内の変態により吸収された為である。これに対し比較例
のNo.5はの熱サイクル試験でピンが変形し、又半田接
合部に割れが生じた。これはピンのＭs が試験温度内に
ある為に、熱サイクル中にピンが母相とマルテンサイト
相の間で繰返し変態した為である。又従来例のNo.6はピ
ンが弾性係数の大きい４２合金（図４参照）で構成され
ている為４２合金にかかる応力が半田接合部に繰返し伝
達されて半田接合部が疲労破壊した（割れた）。
〜4)ではピンの変形や半田接合部の割れが生じなかっ
た。これは熱サイクルでの応力が双晶マルテンサイト相
内の変態により吸収された為である。これに対し比較例
のNo.5はの熱サイクル試験でピンが変形し、又半田接
合部に割れが生じた。これはピンのＭs が試験温度内に
ある為に、熱サイクル中にピンが母相とマルテンサイト
相の間で繰返し変態した為である。又従来例のNo.6はピ
ンが弾性係数の大きい４２合金（図４参照）で構成され
ている為４２合金にかかる応力が半田接合部に繰返し伝
達されて半田接合部が疲労破壊した（割れた）。
【００２３】（実施例４）Ｃｕ-19.4wt%Ｚｎ-5.9wt% Ａ
ｌ-0.08wt%Ｃｒ-0.007wt% Ｐ合金を不活性雰囲気中で高
周波溶解炉と黒鉛坩堝を用いて溶解鋳造して直径50mmの
鋳塊とし、次いでこれを 800℃で熱間押出して５mmφの
線材とした。次にこの線材に 550℃で30分の焼鈍と加工
率30％程度の冷間伸線を繰返し施して線径 0.3mmに加工
し、次いでこれに 450℃で１分のβ単相化処理後、室温
に冷却してマルテンサイト処理し、その後室温に６時間
保持して相安定化処理を行ってピン素材を製造した。こ
のピン素材は、逆変態開始温度Ａs が 147℃で、Ａs 以
下の温度では双晶マルテンサイト相を呈する。
ｌ-0.08wt%Ｃｒ-0.007wt% Ｐ合金を不活性雰囲気中で高
周波溶解炉と黒鉛坩堝を用いて溶解鋳造して直径50mmの
鋳塊とし、次いでこれを 800℃で熱間押出して５mmφの
線材とした。次にこの線材に 550℃で30分の焼鈍と加工
率30％程度の冷間伸線を繰返し施して線径 0.3mmに加工
し、次いでこれに 450℃で１分のβ単相化処理後、室温
に冷却してマルテンサイト処理し、その後室温に６時間
保持して相安定化処理を行ってピン素材を製造した。こ
のピン素材は、逆変態開始温度Ａs が 147℃で、Ａs 以
下の温度では双晶マルテンサイト相を呈する。
【００２４】（実施例５）実施例１において、β単相化
処理後、室温まで冷却してマルテンサイト処理し、その
後 100℃で30分間保持して相安定化処理した他は、実施
例１と同じ方法によりピン素材を製造した。このピン素
材は、逆変態開始温度Ａs が 143℃で、Ａs 以下の温度
では双晶マルテンサイト相を呈する。
処理後、室温まで冷却してマルテンサイト処理し、その
後 100℃で30分間保持して相安定化処理した他は、実施
例１と同じ方法によりピン素材を製造した。このピン素
材は、逆変態開始温度Ａs が 143℃で、Ａs 以下の温度
では双晶マルテンサイト相を呈する。
【００２５】（実施例６）実施例４において、β単相化
処理を 350℃で５分の条件で施し、相安定化処理を80℃
で30分間保持して行った他は、実施例４と同じ方法によ
りピン素材を製造した。このピン素材は、逆変態開始温
度Ａs が 148℃で、Ａs 以下の温度では双晶マルテンサ
イト相を呈する。
処理を 350℃で５分の条件で施し、相安定化処理を80℃
で30分間保持して行った他は、実施例４と同じ方法によ
りピン素材を製造した。このピン素材は、逆変態開始温
度Ａs が 148℃で、Ａs 以下の温度では双晶マルテンサ
イト相を呈する。
【００２６】（実施例７）Ｃｕ-14.1wt%Ｚｎ-8.1wt% Ａ
ｌ-0.04wt%Ｂ合金を不活性雰囲気中で高周波溶解炉と黒
鉛坩堝を用いて溶解鋳造して直径50mmの鋳塊とし、次い
でこれを 800℃で熱間押出して５mmφの線材とした。次
にこの線材に 550℃で30分の焼鈍と加工率30％程度の冷
間伸線を繰返し施して線径 0.3mmに加工し、次いで 500
℃で５分のβ単相化処理後室温に冷却し、その後50℃で
１時間の相安定化処理を行ってピン素材を製造した。こ
のピン素材は、逆変態開始温度Ａs が 155℃で、Ａs 以
下の温度では双晶マルテンサイト相を呈する。
ｌ-0.04wt%Ｂ合金を不活性雰囲気中で高周波溶解炉と黒
鉛坩堝を用いて溶解鋳造して直径50mmの鋳塊とし、次い
でこれを 800℃で熱間押出して５mmφの線材とした。次
にこの線材に 550℃で30分の焼鈍と加工率30％程度の冷
間伸線を繰返し施して線径 0.3mmに加工し、次いで 500
℃で５分のβ単相化処理後室温に冷却し、その後50℃で
１時間の相安定化処理を行ってピン素材を製造した。こ
のピン素材は、逆変態開始温度Ａs が 155℃で、Ａs 以
下の温度では双晶マルテンサイト相を呈する。
【００２７】（比較例２）実施例７において、相安定化
処理を50℃で５分行った他は、実施例７と同じ方法によ
りピン素材を製造した。
処理を50℃で５分行った他は、実施例７と同じ方法によ
りピン素材を製造した。
【００２８】このようにして得られた各々のピン素材を
用いて、−40℃〜100 ℃の熱サイクル試験を行った。又
試験温度25℃、歪量 0.1％又は 1.0％の歪制御疲労試験
を行った。歪制御疲労試験は比較例１の材料と市販の４
２合金についても行った。結果を表２に示す。
用いて、−40℃〜100 ℃の熱サイクル試験を行った。又
試験温度25℃、歪量 0.1％又は 1.0％の歪制御疲労試験
を行った。歪制御疲労試験は比較例１の材料と市販の４
２合金についても行った。結果を表２に示す。
【００２９】
【表２】 （注）ピンの変態温度：No.7〜10,11,12はＡs 、No.5はＭs 。材質: パッケー ジ基体の材質、サイズ: パッケー ジ基体の寸法、本数：ピンの本数。 −40〜 100℃、ピ：ピンの変形有無、半：半田の割れ有無。
【００３０】表２より明らかなように、本発明例 (No.7
〜10) は、熱サイクル試験で、ピンが変形したり、半田
接合部に割れが生じることがなかった。又歪制御疲労試
験では 106回を超えて歪を付加しても破断しなかった。
これに対し、比較例のNo.5は 1.0％の歪を掛けたとき４
×104 回の歪付加で破断した。これは母相とマルテンサ
イト相間で繰返し相変態した為である。No.11は相安定
化処理時間が短かった為、単一方位晶マルテンサイト相
が元の双晶マルテンサイト相に戻らず、熱サイクル試験
後のピンに変形が見られた。従来例のNo.12 はピンが４
２合金で破断伸びが小さい為、歪量 1.0％の疲労試験で
は直ぐに破断した。
〜10) は、熱サイクル試験で、ピンが変形したり、半田
接合部に割れが生じることがなかった。又歪制御疲労試
験では 106回を超えて歪を付加しても破断しなかった。
これに対し、比較例のNo.5は 1.0％の歪を掛けたとき４
×104 回の歪付加で破断した。これは母相とマルテンサ
イト相間で繰返し相変態した為である。No.11は相安定
化処理時間が短かった為、単一方位晶マルテンサイト相
が元の双晶マルテンサイト相に戻らず、熱サイクル試験
後のピンに変形が見られた。従来例のNo.12 はピンが４
２合金で破断伸びが小さい為、歪量 1.0％の疲労試験で
は直ぐに破断した。
【００３１】以上、双晶マルテンサイト相からなるピン
を用いたＰＧＡ型半導体パッケージについて説明した
が、本発明はピンが双晶マルテンサイト相と単一方位晶
マルテンサイト相の混在相からなる場合、又複数の半導
体チップを搭載したマルチチップモジュール（ＭＣＭ）
等の他のピン実装型パッケージの場合に適用しても同様
の効果が得られるものである。
を用いたＰＧＡ型半導体パッケージについて説明した
が、本発明はピンが双晶マルテンサイト相と単一方位晶
マルテンサイト相の混在相からなる場合、又複数の半導
体チップを搭載したマルチチップモジュール（ＭＣＭ）
等の他のピン実装型パッケージの場合に適用しても同様
の効果が得られるものである。
【００３２】
【発明の効果】以上に述べたように、本発明のピン実装
型パッケージは、回路基板に接続するピンが双晶マルテ
ンサイト相、又は双晶マルテンサイト相と単一方位晶マ
ルテンサイト相との混在相からなる金属材料で構成され
ており、前記双晶マルテンサイト相は、双晶関係を示す
２つのバリアントからなり、この双晶マルテンサイト相
は外力を受けると、より大きな歪みを与える方位を持つ
バリアントが他方のバリアントを置換する形で再配列し
て前記歪みを吸収し、外力を除くと元の双晶マルテンサ
イト相に戻る。従って半導体パッケージと回路基板間で
生じる熱歪みによってピンが変形したり、半田接合部が
割れたりせず、パッケージの高密度実装化等に十分に対
応し得るもので、工業上顕著な効果を奏する。
型パッケージは、回路基板に接続するピンが双晶マルテ
ンサイト相、又は双晶マルテンサイト相と単一方位晶マ
ルテンサイト相との混在相からなる金属材料で構成され
ており、前記双晶マルテンサイト相は、双晶関係を示す
２つのバリアントからなり、この双晶マルテンサイト相
は外力を受けると、より大きな歪みを与える方位を持つ
バリアントが他方のバリアントを置換する形で再配列し
て前記歪みを吸収し、外力を除くと元の双晶マルテンサ
イト相に戻る。従って半導体パッケージと回路基板間で
生じる熱歪みによってピンが変形したり、半田接合部が
割れたりせず、パッケージの高密度実装化等に十分に対
応し得るもので、工業上顕著な効果を奏する。
【図１】本発明における合金元素のＺｎとＡｌの含有量
を示す図である。
を示す図である。
【図２】ＰＧＡ型半導体パッケージの例を示す平面図及
びＡ−Ａ矢視図である。
びＡ−Ａ矢視図である。
【図３】ＰＧＡ型半導体パッケージの他の例を示す平面
図及びＡ−Ａ矢視図である。
図及びＡ−Ａ矢視図である。
【図４】本発明にて用いるピンの応力−歪曲線の説明図
である。
である。
【図５】ＢＧＡ型半導体パッケージの例を示す平面図及
びＡ−Ａ矢視図である。
びＡ−Ａ矢視図である。
10,11 …半導体素子 20………パッケージ基体 30………回路基板 40………ピン 41………半田接合部 50………放熱部材 60………半田ボール
Claims (6)
- 【請求項１】 回路基板との電気接続をピンで行うピン
実装型パッケージにおいて、ピンが双晶マルテンサイト
相、又は双晶マルテンサイト相と単一方位晶マルテンサ
イト相との混在相からなる金属材料で構成されているこ
とを特徴とするピン実装型パッケージ。 - 【請求項２】 ピンを構成する金属材料が、図１に示す
点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ(Al9.0wt%,Zn10.0wt
%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(Al2.5wt%,Zn28.0wt%)
で囲まれる範囲内のＺｎとＡｌを含有し、残部がＣｕと
不可避的不純物からなることを特徴とする請求項１記載
のピン実装型パッケージ。 - 【請求項３】 ピンを構成する金属材料が、図１に示す
点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ(Al9.0wt%,Zn10.0wt
%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(Al2.5wt%,Zn28.0wt%)
で囲まれる範囲内のＺｎとＡｌを含有し、更に0.05〜0.
5wt%のＣｒ、 0.005〜0.15wt% のＰを含有し、残部がＣ
ｕと不可避的不純物からなることを特徴とする請求項１
記載のピン実装型パッケージ。 - 【請求項４】 ピンを構成する金属材料が、図１に示す
点ａ(Al10.0wt%,Zn10.0wt%) 、ｂ(Al9.0wt%,Zn10.0wt
%)、ｃ(Al1.2wt%,Zn28.0wt%)、ｄ(Al2.5wt%,Zn28.0wt%)
で囲まれる範囲内のＺｎとＡｌを含有し、更に0.05〜0.
3wt%のＶ、0.01〜0.3wt ％のＢ、 0.1〜0.5wt%のＴｉ、
0.1〜0.3wt%のＺｒの内の少なくとも１種を0.01〜0.5w
t%含有し、残部がＣｕと不可避的不純物からなることを
特徴とする請求項１記載のピン実装型パッケージ。 - 【請求項５】 ピン実装型パッケージのパッケージが半
導体素子を搭載した半導体パッケージであり、前記半導
体素子部分に放熱用部材が設けられていることを特徴と
する請求項１乃至請求項４のいずれかに記載のピン実装
型パッケージ。 - 【請求項６】 ピンを構成する金属材料と同じ組成の鋳
塊に、熱間加工、冷間加工と焼鈍を繰返す減面加工、β
単相化処理と冷却によるマルテンサイト相化、及び相安
定化処理を順に施すピン実装型パッケージのピンの製造
方法において、相安定化処理をマルテンサイト変態終了
温度以下の温度に10分以上保持して施すことを特徴とす
る請求項１乃至請求項４のいずれかに記載のピン実装型
パッケージのピンの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6807996A JPH09256085A (ja) | 1996-03-25 | 1996-03-25 | ピン実装型パッケージ及び前記ピンの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6807996A JPH09256085A (ja) | 1996-03-25 | 1996-03-25 | ピン実装型パッケージ及び前記ピンの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09256085A true JPH09256085A (ja) | 1997-09-30 |
Family
ID=13363403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6807996A Pending JPH09256085A (ja) | 1996-03-25 | 1996-03-25 | ピン実装型パッケージ及び前記ピンの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09256085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776651B2 (en) | 2003-03-31 | 2010-08-17 | Intel Corporation | Method for compensating for CTE mismatch using phase change lead-free super plastic solders |
-
1996
- 1996-03-25 JP JP6807996A patent/JPH09256085A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776651B2 (en) | 2003-03-31 | 2010-08-17 | Intel Corporation | Method for compensating for CTE mismatch using phase change lead-free super plastic solders |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI273140B (en) | Phase change lead-free super plastic solders | |
| CN85108637B (zh) | 电子电路器件及其制造方法 | |
| JP4848539B2 (ja) | 放熱板およびパワー半導体モジュール、ｉｃパッケージ | |
| JPH08139420A (ja) | 回路基板 | |
| JP4893095B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
| JP2008041752A (ja) | 半導体モジュールおよび半導体モジュール用放熱板 | |
| WO2003046981A1 (en) | Module structure and module comprising it | |
| JP2017075382A (ja) | 無酸素銅板、無酸素銅板の製造方法およびセラミック配線基板 | |
| JP2007299974A (ja) | 回路基板およびこれを用いた半導体モジュール | |
| JP5218621B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
| JPS6396237A (ja) | リードフレーム、コネクタもしくはスイッチ用導電圧延材料 | |
| JPH11121889A (ja) | 回路基板 | |
| JP2004253736A (ja) | ヒートスプレッダモジュール | |
| JP4346142B2 (ja) | 低熱膨張係数高熱伝導性銅合金および前記銅合金が用いられた電気電子機器部品 | |
| JPH09256085A (ja) | ピン実装型パッケージ及び前記ピンの製造方法 | |
| JP4057436B2 (ja) | 銅基合金およびその銅基合金を使用する放熱板用材料 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP2815498B2 (ja) | 耐熱衝撃性に優れたセラミックス−銅接合基板 | |
| KR20000076946A (ko) | 알루미늄제 히트 싱크의 제조방법 | |
| WO2017110759A1 (ja) | 放熱部品用銅合金板 | |
| JPH09321209A (ja) | ピン実装型パッケージ、ピン実装型パッケージ用ピン材料、及び前記ピン材料の製造方法 | |
| JPH06334074A (ja) | 半導体装置用基板 | |
| JPH10167804A (ja) | セラミックス基板及びそれを用いた回路基板とその製造方法 | |
| JP3537320B2 (ja) | 回路基板 | |
| JPS58147140A (ja) | 半導体装置のリ−ド材 |