KR20050104411A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20050104411A
KR20050104411A KR1020057015979A KR20057015979A KR20050104411A KR 20050104411 A KR20050104411 A KR 20050104411A KR 1020057015979 A KR1020057015979 A KR 1020057015979A KR 20057015979 A KR20057015979 A KR 20057015979A KR 20050104411 A KR20050104411 A KR 20050104411A
Authority
KR
South Korea
Prior art keywords
plasma
substrate
oxide film
silicon
silicon substrate
Prior art date
Application number
KR1020057015979A
Other languages
English (en)
Other versions
KR100800638B1 (ko
Inventor
도시오 나카니시
시게노리 오자키
마사루 사사키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050104411A publication Critical patent/KR20050104411A/ko
Application granted granted Critical
Publication of KR100800638B1 publication Critical patent/KR100800638B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판 처리 방법은, 실리콘 기판 표면을 불활성 가스와 수소의 혼합 가스 플라즈마에 폭로하는 제 1 공정, 및 상기 제 1 공정 후, 상기 실리콘 기판 표면에 플라즈마 처리에 의해 산화 처리, 질화 처리 및 산질화 처리 중 어느 하나의 처리를 실시하는 제 2 공정으로 이루어지고, 제 1 공정에서 기판 표면에 잔류하고 있는 유기물을 제거한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 일반적으로 기판 처리 기술에 관한 것으로, 특히 실리콘 기판상에 절연막을 형성하는 기판 처리 방법에 관한 것이다.
반도체 제조 기술에 있어서는 실리콘 기판상에의 절연막의 형성은 가장 기본적이면서 중요한 기술이다. 특히 MOS 트랜지스터의 게이트 절연막 등에는 매우 고품질의 절연막이 필요하다. 최근 초미세화 고속 반도체 장치에서는 미세화에 따라 게이트 절연막의 막 두께가 1nm 전후까지 감소하고 있고, 이러한 엷은 절연막을 고품질로 형성할 수 있는 기술이 필요해지고 있다.
종래부터, MOS 트랜지스터의 게이트 절연막에 사용되는 고품질의 실리콘 산화막은 실리콘 기판 표면의 열 산화 처리에 의해 형성된다. 이렇게 하여 형성된 실리콘 열 산화막에서는 포함되는 댕글링 본드의 수가 적고, 게이트 절연막과 같은 채널 영역을 덮도록 설치되어, 고전계가 인가되는 절연막에 사용한 경우라도 캐리어의 트랩이 소수에 불과하여 안정적인 문턱값 특성을 실현할 수 있다.
한편, 미세화 기술의 진전에 의해, 오늘날에는 0.1μm를 하회하는 게이트 길이의 초미세화 반도체 장치의 제조가 가능해지고 있다.
이러한 초미세화 반도체 장치에 있어서 게이트 길이의 단축에 의해 반도체 장치의 동작 속도를 향상시키고자 하면 게이트 절연막의 두께를 스케일링 규칙에 따라서 감소시킬 필요가 있다. 예컨대, 게이트 길이가 0.1μm인 MOS 트랜지스터의 경우, 게이트 절연막의 두께를 2nm 이하로 감소시킬 필요가 있지만, 종래의 열 산화막에서는 막 두께를 이와 같이 감소시키면 터널 전류에 의한 게이트 누출 전류가 증대되어 버린다. 이러한 점에서, 종래부터, 2nm의 막 두께가 열 산화막에 의한 게이트 절연막의 한계라고 생각되고 있었다. 막 두께가 2nm인 열 산화막에서는 1× 10-2A/cm2 정도의 게이트 누출 전류가 실현되었다.
이에 대해, 실리콘 기판에 대해 마이크로파 플라즈마에 의한 산화 처리를 실시함으로써, 더욱 고품질의 실리콘 산화막을 형성하는 기술이 제안되었다.
이러한 실리콘 기판의 마이크로파 플라즈마 산화에 의해 형성된 실리콘 산화막은 막 두께가 1.5nm인 경우에서조차 1V의 인가 전압으로 1× 10-2A/cm2 정도의 누출 전류가 실현된다는 것이 확인되어 있다. 이와 같이, 마이크로파 플라즈마를 사용하여 형성한 실리콘 산화막은 종래의 열 산화막을 사용한 반도체 장치에 있어서의 미세화의 한계를 돌파 가능하게 한다고 생각된다. 또한, 마이크로파 플라즈마를 사용한 기판 처리에 의해, 비유전율이 큰 산질화막이나 질화막을 실리콘 기판상에 열 산화막을 능가하는 막질로 형성할 수 있게 된다. 산질화막이나 게이트 절연막에 사용하는 경우에는 실리콘 산화막으로 환산한 막 두께가 1nm인 경우에 있어서, 동일한 1V의 인가 전압으로 측정한 경우에 1× 10-2A/cm2 이하의 누출 전류가 실현되었다.
마이크로파 플라즈마에 의한 기판 처리는 전형적으로는 500℃ 이하의 저온에서 실행할 수 있고, 이 때문에 기판을 승온·강온하는 데 필요한 시간을 단축할 수 있어서, 반도체 장치를 높은 처리 속도로 생산할 수 있게 한다. 또한, 이러한 저온 처리에 있어서는 기판상에 확산 영역이 이미 형성되어 있는 경우에도, 확산 영역 중의 불순물 농도 프로파일이 변화되지 않고, 원하는 소자 특성을 확실히 실현할 수 있다.
그런데 게이트 절연막에는 첫째로 누출 전류가 작을 것, 둘째로 높은 신뢰성을 갖는 것이 요구된다.
도 1은 본 발명의 발명자가 실시한 마이크로파 플라즈마 산화 처리에 의해 실리콘 기판 표면에 10nm의 두께로 형성된 실리콘 산화막(도면 중 「플라즈마 산화막」으로 도시)에 대하여, 누적 불량율(F)과 파괴에 이르기까지의 적분 전하량(Qbd)과의 관계(TDDB 특성)를 동일한 두께의 열 산화막인 경우와 비교하여 나타낸다. 단, 세로축은 누적 불량율(F)을, 가로축은 절연 파괴에 이르기까지의 적분 전하량(Qbd)를 나타낸다. 플라즈마 산화막은 뒤에 도 2에 있어서 설명하는 마이크로파 플라즈마 기판 처리 장치를 사용하여, 자연 산화막 제거 공정을 실시한 실리콘 기판 표면을 아르곤과 산소의 혼합 가스 플라즈마 중에 있어서 400℃의 기판 온도로 플라즈마 산화함으로써 형성되어 있다.
도 1을 참조하면, 열 산화막의 경우에는 누적 불량율(F)를 나타내는 선은 적분 전하량(Qdb)에 대하여 급한 경사를 갖고 있고, 절연 파괴는 적분 전하량(Qdb)이 한정된 값에 도달한 경우에 생긴다는 것을 알 수 있다. 즉 이러한 절연막은 예측할 수 있는 수명으로 특징지어지는 우수한 신뢰성을 갖고 있다.
이에 대해, 플라즈마 산화막에서는 누적 불량율(F)를 나타내는 선의 경사가 작고, 다양한 적분 전하량에 있어서 절연막의 불량이 발생하는 것을 나타내고 있다. 이러한 절연막에서는 소자 수명을 예측할 수 없어서, 신뢰성이 얻어지지 않는다.
발명의 요약
그래서 본 발명은 상기 과제를 해결한 신규의 유용한 기판 처리 방법을 제공하는 것을 개괄적 과제로 한다.
본 발명의 보다 구체적인 과제는 실리콘 기판 표면에, 플라즈마 중에서의 산화 처리, 질화 처리 또는 산질화 처리에 의해 산화막, 질화막 또는 산질화막을 형성할 때 형성되는 막의 신뢰성을 향상시킬 수 있고, 이러한 절연막을 사용한 반도체 장치에 대하여 긴 소자 수명을 보증할 수 있는 기판 처리 방법을 제공하는 데 있다.
본 발명의 다른 과제는
실리콘 기판 표면을 불활성 가스와 수소의 혼합 가스 플라즈마에 폭로하는 제 1 공정, 및
상기 제 1 공정 후, 상기 실리콘 기판 표면에 플라즈마 처리에 의해 산화 처리, 질화 처리 및 산질화 처리 중 어느 하나의 처리를 실시하는 제 2 공정을 특징으로 하는 기판 처리 방법을 제공하는 데 있다.
본 발명에 따르면, 플라즈마에 의한 기판 처리에 상기 실리콘 기판 표면을 불활성 가스와 수소 가스와의 혼합 가스 플라즈마에 폭로함으로써 기판 표면에 잔류하고 있는 유기물이 효과적으로 제거되어, 신선한 실리콘 표면상에 매우 양질의 절연막을 형성할 수 있게 된다.
본 발명의 그 밖의 과제 및 특징은 이하에 도면을 참조하면서 행하는 본 발명의 상세한 설명에서 보다 명백해진다.
도 1은 종래의 열 산화막 및 플라즈마 산화막의 TDDB 특성을 나타내는 도면이다.
도 2A, 2B는 본 발명에서 사용되는 플라즈마 처리 장치의 구성을 나타내는 도면이다.
도 3A, 3B는 본 발명의 실시예 1에 의한 기판 처리 공정을 나타내는 도면이다.
도 4는 본 발명의 실시예 1에 의해 수득되는 플라즈마 산화막의 TDDB 특성을 나타내는 도면이다.
도 5는 본 발명의 제 1시에 의한 수득되는 플라즈마 산화막의 누출 전류 특성을 나타내는 도면이다.
도 6A, 6B는 본 발명의 실시예 2에 의한 기판 처리 공정을 나타내는 도면이다.
[제 1 실시 양태]
본 발명의 발명자는 마이크로파 플라즈마 처리에 의한 실리콘 기판상에의 산화막, 질화막, 산질화막의 형성 프로세스에 대하여 실험적 연구를 실시한 결과, 실리콘 기판 표면에 잔류하고 있는 유기물이 기판상에 형성되는 절연막의 신뢰성에 큰 영향을 미치게 한다는 것을 시사하는 지견을 수득했다
도 2A, 2B는 본 발명의 발명자가 사용한 마이크로파 플라즈마 기판 처리 장치(10)의 개략적인 구성을 나타낸다.
도 2A를 참조하면, 마이크로파 플라즈마 기판 처리 장치(10)는 피처리 기판(W)을 유지하는 기판 유지대(12)가 형성된 처리 용기(11)를 갖고, 처리 용기(11)는 배기 포트(11A, 11B)에서 배기된다.
상기 처리 용기(11) 상에는 상기 기판 유지대(12) 상의 피처리 기판(W)에 대응하여 개구부가 형성되어 있고, 상기 개구부는 석영이나 알루미나 등의 저손실 세라믹으로 이루어지는 커버 플레이트(13)에 의해 막혀 있다. 또한 커버 플레이트(13) 하에는 상기 피처리 기판(W)에 대면하도록, 가스 도입로(14A)와 이에 연통하는 다수의 노즐 개구부가 형성된 석영이나 알루미나 등의 저손실 세라믹으로 이루어지는 샤워 플레이트(14)가 형성되어 있다.
상기 샤워 플레이트(14) 및 커버 플레이트(13)는 마이크로파 창을 형성하고, 상기 커버 플레이트(13)의 외측에는 래디얼 라인 슬롯 안테나 또는 혼 안테나 등의 마이크로파 안테나(15)가 형성되어 있다.
동작시에는 상기 처리 용기(11) 내부의 처리 공간은 상기 배기 포트(11A, 11B)를 통해서 배기함으로써 소정의 처리압으로 설정되고, 상기 샤워 플레이트(14)로부터 아르곤이나 Kr 등의 불활성 가스와 함께 산화 가스나 질화 가스가 도입된다.
도 2B는 상기 래디얼 라인 슬롯 안테나(15)의 구성을 나타내는 도면이다. 도 2B를 참조하면, 상기 래디얼 라인 슬롯 안테나(15)는 동축 도파관 등을 통해서 외부의 마이크로파원에 접속된 평탄한 디스크상의 안테나 본체를 포함하고, 상기 안테나 본체의 개구부에는 도 2B에 나타낸 다수의 슬롯(15a) 및 이에 직교하는 다수의 슬롯(15b)이 형성된 방사판(15A)이 설치되어 있다. 상기 안테나 본체와 상기 방사판(15A)와의 사이에는 두께가 일정한 유전체판으로 이루어지는 지상판(遲相板)(도시하지 않음)이 삽입되어 있다.
또한 상기 안테나(15)로부터 주파수가 수 GHz인 마이크로파를 도입함으로써 상기 처리 용기(11)중에 있어서 피처리 기판(W)의 표면에 고밀도 마이크로파 플라즈마를 여기한다. 플라즈마를 마이크로파에 의해 여기함으로써 도 1의 기판 처리 장치에서는 플라즈마의 전자 온도가 낮고, 피처리 기판(W)이나 처리 용기(11) 내벽의 손상을 회피할 수 있다. 또한, 형성된 라디칼은 피처리 기판(W)의 표면을 따라 직경 방향으로 흘러 빠르게 배기되기 때문에, 라디칼의 재결합이 억제되어, 효율적이고 매우 한결같은 기판 처리가 550℃ 이하의 저온에서 가능하게 된다.
도 3A 내지 3C는 도 1의 기판 처리 장치(10)를 사용하여 본 발명의 발명자가 본 발명의 기초가 되는 연구에서 실시한 본 발명의 실시예 1에 대응하는 기판 처리 프로세스를 나타낸다.
도 3A를 참조하면, HF 처리에 의해 자연 산화막을 제거한 실리콘 기판(21)을 상기 피처리 기판(W)으로서 상기 기판 처리 장치(10)의 처리 용기(11) 중에 도입하고, 상기 샤워 플레이트(14)로부터 아르곤과 수소의 혼합 가스를 도입하고, 이것을 마이크로파 여기함으로써 플라즈마를 형성한다.
일례에서는 처리 용기(11) 내의 처리압을 7Pa로 설정하고, 아르곤 가스와 수소 가스를 각각 1000SCCM 및 40SCCM의 유량으로 공급하고, 400℃의 기판 온도에서, 상기 마이크로파 안테나(15)에 주파수가 2.4GHz인 마이크로파를 1500W의 파워로 공급함으로써 상기 피처리 기판(W)의 표면 근방에 고밀도 플라즈마를 형성한다.
도 3A의 공정에서, 상기 실리콘 기판(21)의 표면을 이러한 플라즈마에 폭로함으로써 기판 표면에 잔류하고 있던 유기물이 400℃의 낮은 기판 온도에서도 탄화수소 형태로 효과적으로 제거되어, 신선한 실리콘 표면이 기판 표면에 노출된다.
다음으로 도 3B의 공정에서, 도 3A의 처리가 실시된 실리콘 기판(21)상에 실리콘 산화막(22)을, 전형적으로는 상기 처리 용역(11) 내의 처리압을 7Pa로 설정하고, 아르곤 가스와 산소 가스를 각각 1000SCCM 및 40SCCM의 유량으로 공급하고, 400℃의 기판 온도에 있어서, 마이크로파 안테나(15)에 주파수가 2.4GH인 마이크로파를 1500W의 파워로 공급함으로써 10 내지 1nm의 두께로 형성한다.
도 4는 이렇게 하여 수득된 실리콘 산화막에 있어서의 누적 불량율(F)과 파괴 전하량(Qdb)과의 관계(TDDB)를, 도 1의 결과와 비교하여 나타낸다. 또한 도 4 중에는 도 3 A의 공정에서 실리콘 기판(21)을 아르곤 플라즈마에 폭로한 경우의 결과를 모두 나타낸다. 단, 도 4에 있어서는 상기 실리콘 산화막을 10nm의 두께로 형성하고 있다.
도 4를 참조하면, 도 3A의 전처리 공정을 생략하여, 실리콘 기판(21)상에 실리콘 산화막(22)을 직접 10nm의 두께로 형성한 경우가 상기 도 1에서 설명한 플라즈마 산화막에 대응하지만, 이 경우에는 먼저 도 1에서 설명한 바와 같이, 파괴 전하량(Qbd)에 크게 편차가 생기게 된다.
이에 대하여, 도 3A의 전처리 공정에서 아르곤 플라즈마 처리를 실시한 경우에는 파괴 전하량(Qbd)의 편차는 감소하고, 특히 도 3A에 나타낸 바와 같이 상기 전처리 공정을 아르곤과 수소의 혼합 가스 플라즈마 중에서 실시한 경우, 파괴 전하량(Qbd)의 편차는 더욱 감소하여, 열 산화막인 경우에 필적하는 결과가 수득된다는 것을 알 수 있다. 즉, 도 3A의 전처리 공정을 아르곤과 수소의 혼합 가스 플라즈마 중에서 실시함으로써, 열 산화막에 필적하는 신뢰성을 갖는 플라즈마 산화막이 수득된다는 것을 알 수 있다.
또한, 도 4로부터 알 수 있는 바와 같이, 본 실시예에 의한 플라즈마 산화막의 파괴 전하량(Qbd)의 절대값은 열 산화막의 경우보다도 더욱 증대하고 있어서, 수득된 플라즈마 산화막의 수명이 증대하고 있는 것을 나타내고 있다.
도 1 또는 4에 있어서, 산화 분위기 중, 고온에서 형성되는 열 산화막에 있어서, 파괴 전하량(Qbd)의 편차는 작고 아르곤과 산소의 혼합 가스 플라즈마 중에서 400℃ 정도의 저온에서 형성되는 플라즈마 산화막의 파괴 전하량(Qbd)의 격차가 크다는 사실은, 이 현상에 실리콘 기판(21)의 표면에 잔류하고 있는 유기물이 관여하고 있는 점을 시사하고 있다. 본 실시예에서는 도 3A의 공정에서, 아르곤과 수소의 혼합 가스 플라즈마 중에 있어서 실리콘 기판(21)의 표면을 처리함으로써 실리콘 기판 표면에 잔류하고 있던 유기물이 탄화수소의 형태로 실리콘 기판 표면에서 제거되어, 도 3B의 공정 개시시에서는 신선한 실리콘 표면이 실리콘 기판 표면에 노출되어 있는 것으로 생각된다.
도 5는 이렇게 하여 형성된 막 두께가 10nm인 실리콘 산화막(22)의 누출 전류 특성을 나타낸다. 단, 도 5의 측정은 12V의 인가 전압 하에서 실시되고 있고, 상기 설명한 1V의 인가전압으로 측정한 경우의 누출 전류와는 값이 다르다.
도 5를 참조하면, 도 1에 나타내는, 도 3A의 전처리 공정을 생략한 플라즈마 산화막에서는 종래의 열 산화막과 동일한 정도의 누출 전류 밀도가 수득되고 있지만, 도 3A의 공정에서 아르곤 가스에 의한 플라즈마 전처리 공정을 실시한 경우, 누출 전류치는 감소하고, 특히 도 3A의 공정에서 아르곤과 수소의 혼합 가스 플라즈마 중에서 전처리를 실시한 경우에는 더욱 감소한다는 것을 알 수 있다.
한편, 본 실시예에서는 도 3B의 공정에서, 아르곤과 수소의 혼합 가스 플라즈마에 의해 실리콘 기판(21)의 표면에 실리콘 산화막(22)을 형성했지만, 아르곤과 질소, 또는 아르곤과 암모니아, 또는 아르곤과 질소와 수소의 혼합 가스 플라즈마를 사용함으로써 실리콘 질화막(23)을 형성할 수 있다. 또한, 아르곤과 질소와 산소, 또는 아르곤과 암모니아와 산소, 또는 아르곤과 질소와 수소와 산소의 혼합 가스 플라즈마를 사용함으로써, 실리콘 산질화막(24)을 형성할 수 있다.
또한, 본 실시예에 있어서 아르곤 대신에 헬륨, 크립톤, 제논 등의 다른 희(稀)가스, 또는 불활성 가스를 사용할 수 있다.
또한, 본 실시예에 있어서 산소 가스, 질소 가스, 암모니아 가스 대신에, NO, N2O, H2O 등의 다른 산화 가스나 질화 가스를 사용할 수 있다.
[제 2 실시 양태]
도 6A, 6B는 본 발명의 제 2실시예에 의한 기판 처리 방법을 나타낸다.
도 6A를 참조하면, 실리콘 기판(21) 상에는 상기 도 3A, 3B의 공정, 또는 그 밖의 공정에서 형성된 실리콘 산화막(22)이 형성되어 있고, 도 6A의 공정에서는 상기 실리콘 산화막(22)의 표면을 아르곤과 수소의 혼합 가스 플라즈마에 의해, 도 3A의 공정과 동일한 조건으로 처리하여 실리콘 산화막(22) 표면에 잔류하고 있는 유기물을 제거한다.
다음으로 도 6B의 공정에서, 이렇게 하여 처리된 실리콘 산화막(22)상에, 아르곤과 산소의 혼합 가스 플라즈마를 도 3B와 동일한 조건으로 작용시켜, 산화막을 더욱 성장시켜 산화막(25)을 형성한다.
이렇게 하여 형성된 산화막(25)은 상기 실시예에서 설명한 플라즈마 산화막과 동일한 우수한 신뢰성과 누출 전류 밀도를 갖는다.
또한 도 6B의 공정에서, 아르곤과 질소, 또는 아르곤과 암모니아, 또는 아르곤과 질소와 수소의 혼합 가스 플라즈마를 사용함으로써, 상기 실리콘 산화막(22)을 질화하여 실리콘 산질화막(26)을 형성할 수 있다.
이상, 본 실시예를 도 2A, 2B의 래디얼 라인 슬롯 안테나(15)를 사용한 마이크로파 플라즈마 기판 처리 장치에 대하여 설명했지만, 도 2A의 구성에 있어서 샤워 플레이트(14)를 생략하고, 처리 용기(11) 중에 직접 가스 도입부(14A)로부터 가스를 도입하도록 구성할 수도 있다. 또한 본 발명은 이러한 특정한 기판 처리 장치에 한정되지 않고, 평행 평판형 플라즈마 처리 장치, ICP형 플라즈마 처리 장치, ECR형 플라즈마 처리 장치 등에서도 유효하다.
이상에서, 본 발명을 바람직한 실시예에 대하여 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되지 않고, 특허청구의 범위에 기재한 요지 내에서 다양하게 변형·변경할 수 있다.

Claims (10)

  1. 실리콘 기판 표면을 불활성 가스와 수소의 혼합 가스 플라즈마에 폭로하는 제 1 공정, 및
    상기 제 1 공정 후, 상기 실리콘 기판 표면에, 플라즈마 처리에 의해 산화 처리, 질화 처리 및 산질화 처리 중 어느 하나의 처리를 실시하는 제 2 공정을 특징으로 하는 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 불활성 가스가 희가스인 것을 특징으로 하는 기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 불활성 가스가 아르곤, 크립톤 또는 제논인 것을 특징으로 하는 기판 처리 방법.
  4. 제 1 항에 있어서,
    상기 제 1 공정과 상기 제 2 공정이, 동일한 플라즈마 처리 장치 중에서 연속해서 실행되는 것을 특징으로 하는 기판 처리 방법.
  5. 제 1 항에 있어서,
    상기 제 1 공정에서, 상기 불활성 가스와 수소의 혼합 가스 플라즈마가 마이크로파에 의해 여기되는 것을 특징으로 하는 기판 처리 방법.
  6. 제 1 항에 있어서,
    상기 제 2 공정에서, 상기 플라즈마 처리가 마이크로파 여기 플라즈마에 의해 실시되는 것을 특징으로 하는 기판 처리 방법.
  7. 제 1 항에 있어서,
    상기 플라즈마가 래디얼 라인 슬롯 안테나로부터 방사되는 마이크로파에 의해 여기되는 것을 특징으로 하는 기판 처리 방법.
  8. 제 1 항에 있어서,
    상기 제 1 공정에서, 상기 실리콘 기판의 표면에는 실리콘 표면이 노출되어 있는 것을 특징으로 하는 기판 처리 방법.
  9. 제 1 항에 있어서,
    상기 제 1 공정에서, 상기 실리콘 기판의 표면에는 절연막이 형성되어 있는 것을 특징으로 하는 기판 처리 방법.
  10. 제 9 항에 있어서,
    상기 절연막이 산화 실리콘막으로 이루어지는 것을 특징으로 하는 기판 처리 방법.
KR1020057015979A 2003-02-28 2004-02-20 기판 처리 방법 KR100800638B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00054242 2003-02-28
JP2003054242A JP2004266075A (ja) 2003-02-28 2003-02-28 基板処理方法

Publications (2)

Publication Number Publication Date
KR20050104411A true KR20050104411A (ko) 2005-11-02
KR100800638B1 KR100800638B1 (ko) 2008-02-01

Family

ID=32923455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015979A KR100800638B1 (ko) 2003-02-28 2004-02-20 기판 처리 방법

Country Status (7)

Country Link
US (1) US20060024864A1 (ko)
EP (1) EP1598859A4 (ko)
JP (1) JP2004266075A (ko)
KR (1) KR100800638B1 (ko)
CN (1) CN100514573C (ko)
TW (1) TWI243424B (ko)
WO (1) WO2004077542A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4509864B2 (ja) * 2005-05-30 2010-07-21 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
EP2091070A1 (en) * 2008-02-13 2009-08-19 S.O.I. TEC Silicon Semiconductor substrate surface preparation method
WO2009150503A1 (en) * 2008-06-10 2009-12-17 S.O.I. Tec Silicon On Insulator Technologies Method for preparing hydrophobic surfaces
KR20110057645A (ko) * 2009-11-24 2011-06-01 삼성전자주식회사 절연막 형성 방법 및 이를 포함하는 트랜지스터 형성 방법
FR2964112B1 (fr) * 2010-08-31 2013-07-19 Commissariat Energie Atomique Traitement avant collage d'une surface mixte cu-oxyde, par un plasma contenant de l'azote et de l'hydrogene
CN102468170A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 一种改善nfet性能的应力层的形成方法
CN104701261B (zh) * 2013-12-04 2018-09-07 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104550133B (zh) * 2014-12-11 2017-02-22 河北同光晶体有限公司 一种去除碳化硅单晶中空微缺陷内部、及晶片表面有机污染物的方法
CN109065447B (zh) * 2018-08-03 2021-02-26 北京中兆龙芯软件科技有限公司 一种功率器件芯片及其制造方法
KR102225956B1 (ko) * 2018-10-19 2021-03-12 세메스 주식회사 다이 본딩 장치, 기판 본딩 장치, 다이 본딩 방법 및 기판 본딩 방법
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029296B2 (ja) * 1980-03-03 1985-07-10 舜平 山崎 被膜形成方法
JPH01198482A (ja) * 1988-02-01 1989-08-10 Canon Inc マイクロ波プラズマｃｖｄ法による堆積膜形成法
JPH01198481A (ja) * 1988-02-01 1989-08-10 Canon Inc マイクロ波プラズマｃｖｄ法による堆積膜形成法
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
JP3326718B2 (ja) * 1999-03-19 2002-09-24 富士通株式会社 半導体装置の製造方法
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6225169B1 (en) * 2000-02-24 2001-05-01 Novellus Systems, Inc. High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric
KR20020002732A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 절연막 형성 방법
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム

Also Published As

Publication number Publication date
KR100800638B1 (ko) 2008-02-01
JP2004266075A (ja) 2004-09-24
TW200419672A (en) 2004-10-01
CN100514573C (zh) 2009-07-15
TWI243424B (en) 2005-11-11
US20060024864A1 (en) 2006-02-02
EP1598859A4 (en) 2010-04-28
WO2004077542A1 (ja) 2004-09-10
CN1757101A (zh) 2006-04-05
EP1598859A1 (en) 2005-11-23

Similar Documents

Publication Publication Date Title
JP4713752B2 (ja) 半導体装置およびその製造方法
US20060024864A1 (en) Substrate processing method
US7217659B2 (en) Process for producing materials for electronic device
KR100800639B1 (ko) 플라즈마 처리 방법, 반도체 기판 및 플라즈마 처리 장치
JP4795407B2 (ja) 基板処理方法
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
KR100645306B1 (ko) 기판 처리 방법
US20070204959A1 (en) Substrate processing method and material for electronic device
US7632758B2 (en) Process and apparatus for forming oxide film, and electronic device material
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR20080047322A (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
JP2002261097A (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US20060269694A1 (en) Plasma processing method
US20090291549A1 (en) Metal film decarbonizing method, film forming method and semiconductor device manufacturing method
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP2008147678A (ja) 電子デバイス用材料およびその製造方法
KR20040045847A (ko) 마이크로파 플라즈마 기판 처리 장치
KR20040004836A (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
JP2005235792A (ja) 基板処理方法
JP2005285942A (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee