KR20050102496A - 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지 - Google Patents

반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지 Download PDF

Info

Publication number
KR20050102496A
KR20050102496A KR1020040027901A KR20040027901A KR20050102496A KR 20050102496 A KR20050102496 A KR 20050102496A KR 1020040027901 A KR1020040027901 A KR 1020040027901A KR 20040027901 A KR20040027901 A KR 20040027901A KR 20050102496 A KR20050102496 A KR 20050102496A
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor chip
bonding region
center
package
Prior art date
Application number
KR1020040027901A
Other languages
English (en)
Other versions
KR100997782B1 (ko
Inventor
김성호
황찬기
김재면
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040027901A priority Critical patent/KR100997782B1/ko
Publication of KR20050102496A publication Critical patent/KR20050102496A/ko
Application granted granted Critical
Publication of KR100997782B1 publication Critical patent/KR100997782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩 패키지의 제조 방법 및 이에 따라 제조된 반도체 칩 패키지가 개시된다. 중심 부위가 개방되고, 제1본딩 영역과 제2본딩 영역을 갖는 제1회로 기판 상에 제1센터 패드를 갖는 제1반도체 칩을 실장시킨다. 이때, 상기 제1센터 패드는 상기 제1회로 기판의 중심 부위를 향한다. 아울러, 중심 부위가 개방되고, 제3본딩 영역과 제4본딩 영역을 갖는 제2회로 기판 상에 제2센터 패드를 갖는 제2반도체 칩을 실장시킨다. 이때, 상기 제2센터 패드는 상기 제2회로 기판의 중심 부위를 향한다. 따라서, 센터 패드를 갖는 반도체 칩들을 용이하게 적층형 패키지로 만들 수 있다.

Description

반도체 칩 패키지의 제조 방법 및 이에 따라 제조된 반도체 칩 패키지{semiconductor chip package and method of forming the same}
본 발명은 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된 반도체 칩 패키지에 관한 것으로서, 보다 상세하게는 두 개의 패키지를 수직으로 적층시키기 위한 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된 반도체 칩 패키지에 관한 것이다.
최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(ball grid array)가 있다. 상기 볼 그리드 어레이 패키지는 플라스틱 패키지와는 달리 리드 프레임 대신에 회로 기판을 사용하는데, 상기 회로 기판을 사용함으로서 반도체 칩이 부착되는 면의 반대쪽 면에 솔더 볼들을 배치할 수 있는 영역이 제공된다. 때문에, 실장 밀도 측면에서 매우 유리하다. 아울러, 상기 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서는 FBGA(fine-pitch ball grid array) 패키지가 있고, 더욱이 이를 적층형으로 활용하고 있다. 그러나, 센터 패드를 갖는 반도체 칩의 경우에는 구조적 결함으로 인하여 적층형 패키지로 제조하는 것이 용이하지 않다.
도 1은 제1반도체 칩(12a)과 제2반도체 칩(12b)을 적층시킨 패키지를 나타낸다. 구체적으로, 회로 기판(10) 상에 실장된 제1반도체 칩(12a)과 상기 제1반도체 칩(12a) 상에 제2반도체 칩(12b)이 적층된 패키지로서, 상기 제1반도체 칩(12a)은 제1센터 패드(14a)를 갖고, 상기 제2반도체 칩(12b)은 제2센터 패드(14b)를 갖는다. 때문에, 다소 긴 와이어(16)를 사용하여 회로 기판(10)과 센터 패드들(14a, 14b) 각각을 연결시킨다. 따라서, 상기 와이어(16)의 쇼트 등과 같은 상황이 빈번하게 발생한다. 또한, 단일의 회로 기판(10)을 사용하기 때문에 회로 기판(10)에 실장되는 제1반도체 칩(12a)과 솔더 볼(18) 사이의 연결이 용이하지 않다.
이와 같이, 종래의 센터 패드를 갖는 반도체 칩의 경우 적층형의 패키지로 만들기에는 용이하지 않은 문제점을 갖는다.
본 발명의 제1목적은 센터 패드를 갖는 반도체 칩을 용이하게 적층형 패키지로 제조하기 위한 방법을 제공하는데 있다.
본 발명의 제2목적은 센터 패드를 갖는 반도체 칩을 용이하게 적층시킨 패키지를 제공하는데 있다.
상기 제1목적을 달성하기 위한 본 발명의 반도체 칩 패키지의 제조 방법은,
중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제1본딩 영역을 갖고, 앞면에는 제2본딩 영역을 갖는 제1회로 기판 상에 제1센터 패드가 상기 중심 부위를 향하도록 제1반도체 칩을 실장시키는 단계;
와이어를 이용하여 상기 제1반도체 칩의 제1센터 패드와 상기 제1회로 기판의 제1본딩 영역을 연결시키는 단계;
상기 연결이 이루어진 제1센터 패드와 제1본딩 영역을 몰딩시키는 단계;
중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제3본딩 영역을 갖고, 앞면에는 제4본딩 영역을 갖는 제2회로기판 상에 제2센터 패드가 상기 중심 부위를 향하도록 제2반도체 칩을 실장시키는 단계;
와이어를 이용하여 상기 제2반도체 칩의 제2센터 패드와 상기 제2회로 기판의 제3본딩 영역을 연결시키는 단계;
상기 연결이 이루어진 제2센터 패드와 제3본딩 영역을 몰딩시키는 단계;
상기 제1반도체 칩이 실장된 제1회로 기판과 상기 제2반도체 칩이 실장된 제2회로 기판을 적층시키는 단계;
와이어를 사용하여 상기 제1회로 기판의 제2본딩 영역과 상기 제2회로 기판의 제4본딩 영역을 연결시키는 단계; 및
상기 적층이 이루어진 상기 제1반도체 칩이 실장된 제1회로 기판과 상기 제2반도체 칩이 실장된 제2회로 기판을 몰딩시키는 단계를 포함한다.
그리고, 상기 제1반도체 칩과 제2반도체 칩 각각은 테이프를 사용하여 상기 제1회로 기판과 제2회로 기판 각각에 실장시키는 것이 바람직하고, 상기 제1회로 기판과 제2회로 기판은 비전도성 접착제를 사용하여 적층시키는 것이 바람직하다.
아울러, 상기 제1반도체 칩과 제2반도체 칩은 크기가 서로 다른 것이 바람직하다.
그리고, 상기 몰딩이 이루어진 제1회로 기판과 제2회로 기판에서 탑 부위에 열을 방출시키는 부재를 더 형성하는 단계를 포함하는 것이 바람직하고, 보텀 부위에 솔더 볼을 더 형성하는 단계를 포함하는 것이 바람직하다.
상기 제2목적을 달성하기 위한 본 발명의 반도체 칩 패키지는,
중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제1본딩 영역을 갖고, 앞면에는 제2본딩 영역을 갖는 제1회로 기판과, 제1센터 패드를 갖고, 상기 제1센터 패드가 상기 제1회로 기판의 중심 부위를 향하도록 상기 제1회로 기판에 실장된 제1반도체 칩과, 상기 제1반도체 칩의 제1센터 패드와 상기 제1회로 기판의 제1본딩 영역을 연결시키는 제1와이어 및 상기 연결이 이루어진 제1센터 패드와 제1본딩 영역을 몰딩시킨 제1몰딩부를 갖는 제1패키지;
중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제3본딩 영역을 갖고, 앞면에는 제4본딩 영역을 갖는 제2회로 기판과, 제2센터 패드를 갖고, 상기 제2센터 패드가 상기 제2회로 기판의 중심 부위를 향하도록 상기 제2회로 기판에 실장된 제2반도체 칩과, 상기 제2반도체 칩의 제2센터 패드와 상기 제2회로 기판의 제3본딩 영역을 연결시키는 제2와이어 및 상기 연결이 이루어진 제2센터 패드와 제3본딩 영역을 몰딩시킨 제3몰딩부를 갖는 제2패키지;
상기 제1회로 기판의 제2본딩 영역과 상기 제2회로 기판의 제4본딩 영역을 연결시키는 제3와이어; 및
상기 제1반도체 칩이 실장된 제1회로 기판과 상기 제2반도체 칩이 실장된 제2회로 기판을 몰딩시킨 몰딩부를 포함한다.
상기 몰딩부의 탑 부위에 형성되고, 상기 제1패키지와 제2패키지에서 발생하는 열을 외부로 방출시키기 위한 열 방출부 및 상기 몰딩부의 보텀 부위에 형성되고, 상기 제1패키지와 제2패키지의 전기적 연결을 위한 솔더 볼을 더 포함하는 것이 바람직하다.
이와 같이, 본 발명은 중심 부위가 개방되고, 상기 중심 부위의 뒷면과, 회로 기판의 앞면 각각에 본딩 영역을 갖는 회로 기판을 마련함으로서 센터 패드를 갖는 반도체 칩들을 용이하게 적층형 패키지로 만들 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 나타내는 단면도들이다.
도 2a를 참조하면, 제1회로 기판(200)을 마련한다. 상기 제1회로 기판(200)은 중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제1본딩 영역(220a)을 갖고, 앞면에는 제2본딩 영역(220b)을 갖는다. 그리고, 제1센터 패드(250)를 갖는 제1반도체 칩(240)을 마련한다. 이에 따라, 상기 제1회로 기판(200) 상에 제1반도체 칩(240)을 실장시킨다. 이때, 상기 제1반도체 칩(240)의 제1센터 패드(250)가 상기 제1회로 기판(200)의 중심 부위를 향하도록 실장시킨다. 아울러, 상기 제1반도체 칩(240)의 실장에서는 주로 테이프(260)를 사용한다.
도 2b 및 도 2c를 참조하면, 상기 제1반도체 칩(240)의 제1센터 패드(250)와 상기 제1회로 기판(200)의 제1본딩 영역(220a)을 전기적으로 연결시킨다. 상기 연결에서는 제1와이어(280)를 사용하는데, 상기 제1회로 기판(200)의 중심 부위의 개방된 곳을 통하여 연결하기 때문에 상기 제1와이어(280)의 길이도 매우 짧아진다. 이와 같이, 제1센터 패드(250)와 제1본딩 영역(220a)을 연결시킨 후, 제1센터 패드(250)와 제1본딩 영역(220a)을 몰딩시킨다. 즉, 상기 제1센터 패드(250)와 제1본딩 영역(220a)을 외부로부터 보호하는 제1몰딩부(290)가 형성되는 것이다.
이에 따라, 제1회로 기판(200)에 실장된 제1반도체 칩(240)을 갖는 제1패키지(20)를 얻는다.
도 2d를 참조하면, 중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제3본딩 영역(320a)을 갖고, 앞면에는 제4본딩 영역(320b)을 갖는 제2회로 기판(300)에 제2센터 패드(350)를 갖는 제2반도체 칩(340)을 실장시킨다. 아울러, 상기 제2센터 패드(350)가 상기 제2회로 기판(300)의 중심 부위를 향하도록 실장시킨다. 이때, 상기 실장에서는 주로 테이프(360)를 사용한다. 그리고, 제2와이어(380)를 사용하여 상기 제2반도체 칩(340)의 제2센터 패드(350)와 상기 제2회로 기판(300)의 제3본딩 영역(320a)을 연결시킨다. 상기 연결에서는 상기 제2회로 기판(300)의 중심 부위의 개방된 곳을 통하여 연결하기 때문에 상기 제2와이어(380)의 길이도 매우 짧아진다. 이어서, 상기 제2센터 패드(350)와 제3본딩 영역(320a)을 몰딩시킨다. 즉, 상기 제2센터 패드(350)와 제3본딩 영역(320a)을 외부로부터 보호하는 제2몰딩부(390)가 형성되는 것이다.
이에 따라, 제2회로 기판(300)에 실장된 제2반도체 칩(340)을 갖는 제2패키지(30)를 얻는다.
아울러, 상기 제1패키지(20)의 제1반도체 칩(240)과 제2패키지(30)의 제2반도체 칩(340) 각각의 크기는 서로 달라도 무방하다. 그러나, 제1패키지(20)와 제2패키지(30)를 적층시킬 때 상대적으로 작은 패키지를 상부에 위치시키는 것이 바람직하다. 이때, 상기 패키지를 작게 형성할 수 있는데, 레이저를 사용한 컷팅, 드릴을 사용한 컷팅 또는 펀치를 사용한 컷팅 등에 의해 달성된다.
도 2e 내지 도 2h를 참조하면, 상기 제1반도체 칩(240)이 실장된 제1회로 기판(200)과 상기 제2반도체 칩(340)이 실장된 제2회로 기판(300)을 적층시킨다. 즉, 제1패키지(20)와 제2패키지(30)를 수직으로 적층시킨다. 상기 적층에서는 주로 비전도성 접착제(40)를 사용한다. 아울러, 상기 제2패키지(30)의 제2반도체 칩(340)의 크기가 상기 제1패키지(20)의 제1반도체 칩(240)의 크기보다 작기 때문에 상기 제2패키지(30)를 작게 형성하고, 상기 제2패키지(30)가 탑 부위에 적층되도록 위치시키고, 상기 제1패키지(20)가 보텀 부위에 적층되도록 위치시킨다.
이와 같이, 적층이 이루어진 제1패키지(20)와 제2패키지(30)를 전기적으로 연결시킨다. 구체적으로, 제3와이어(50)를 사용하여 제1회로 기판(200)의 제2본딩 영역(220b)과 제2회로 기판(300)의 제4본딩 영역(320b)을 연결시킨다. 이 경우에도, 상기 제2본딩 영역(220b)과 제4본딩 영역(320b) 각각을 제1회로 기판(200)과 제2회로 기판(300) 각각의 앞면에 형성하기 때문에 제3와이어(50)도 짧은 길이를 갖는다. 특히, 상기 제2본딩 영역(220b)과 제4본딩 영역(320b) 각각을 제1회로 기판(200)과 제2회로 기판(300) 각각의 에지 부위에 형성할 경우에는 보다 짧은 길이를 갖는 제3와이어(50)를 사용할 수 있다.
이와 같이, 상기 적층이 이루어진 제1패키지(20)와 제2패키지(30)를 몰딩시킨다. 이에 따라, 상기 제1패키지(20)와 제2패키지(30)를 외부로부터 보호하는 몰딩부(60)가 형성된다. 그리고, 상기 보텀 부위에 위치하는 제1패키지(20)의 제1회로 기판(200)과 연결되는 솔더 볼(70)을 형성한다.
따라서, 센터 패드를 갖는 반도체 칩들을 용이하게 적층한 패키지를 얻는다.
아울러, 도 3을 참조하면, 상기 제2패키지(30)의 탑 부위에 상기 패키지들(20, 30)의 반도체 칩들(240, 340)로부터 발생되는 열을 외부로 방출하기 위한 열 방출부를 더 형성한다. 이에 따라, 나쁜 영향을 끼칠 수 있는 열 충격으로부터 상기 패키지를 보호할 수 있다.
따라서, 본 발명에 의하면 센터 패드를 갖는 반도체 칩들을 용이한 공정을 통하여 적층형 패키지로 만들 수 있다. 때문에, 비용 절감 차원에서 유리하다. 아울러, 전기적 연결을 위한 와이어들의 길이를 충분하게 줄일 수 있기 때문에 와이어가 쇼트되는 상황을 충분하게 줄일 수 있다. 또한, 반도체 칩들의 크기가 달라도 용이한 적층이 가능하고, 열 방출부와 같은 부재들의 적층도 용이하다.
이와 같이, 본 발명은 반도체 칩 패키지의 제조에 따른 생산성 및 신뢰도가 향상되는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 반도체 칩 패키지를 나타내는 개략적인 단면도이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 나타내는 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 칩 패키지를 나타내는 단면도이다.

Claims (8)

  1. 중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제1본딩 영역을 갖고, 앞면에는 제2본딩 영역을 갖는 제1회로 기판 상에 제1센터 패드가 상기 중심 부위를 향하도록 제1반도체 칩을 실장시키는 단계;
    와이어를 이용하여 상기 제1반도체 칩의 제1센터 패드와 상기 제1회로 기판의 제1본딩 영역을 연결시키는 단계;
    상기 연결이 이루어진 제1센터 패드와 제1본딩 영역을 몰딩시키는 단계;
    중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제3본딩 영역을 갖고, 앞면에는 제4본딩 영역을 갖는 제2회로기판 상에 제2센터 패드가 상기 중심 부위를 향하도록 제2반도체 칩을 실장시키는 단계;
    와이어를 이용하여 상기 제2반도체 칩의 제2센터 패드와 상기 제2회로 기판의 제3본딩 영역을 연결시키는 단계;
    상기 연결이 이루어진 제2센터 패드와 제3본딩 영역을 몰딩시키는 단계;
    상기 제1반도체 칩이 실장된 제1회로 기판과 상기 제2반도체 칩이 실장된 제2회로 기판을 적층시키는 단계;
    와이어를 사용하여 상기 제1회로 기판의 제2본딩 영역과 상기 제2회로 기판의 제4본딩 영역을 연결시키는 단계; 및
    상기 적층이 이루어진 상기 제1반도체 칩이 실장된 제1회로 기판과 상기 제2반도체 칩이 실장된 제2회로 기판을 몰딩시키는 단계를 포함하는 반도체 칩 패키지의 제조 방법.
  2. 제1항에 있어서, 상기 제1반도체 칩과 제2반도체 칩 각각은 테이프를 사용하여 상기 제1회로 기판과 제2회로 기판 각각에 실장시키는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  3. 제1항에 있어서, 상기 제1회로 기판과 제2회로 기판은 비전도성 접착제를 사용하여 적층시키는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  4. 제1항에 있어서, 상기 제1반도체 칩과 제2반도체 칩은 크기가 서로 다른 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  5. 제1항에 있어서, 상기 몰딩이 이루어진 제1회로 기판과 제2회로 기판에서 탑 부위에 열을 방출시키는 부재를 더 형성하는 단계를 포함하는 반도체 칩 패키지의 제조 방법.
  6. 제1항에 있어서, 상기 몰딩이 이루어진 제1회로 기판과 제2회로 기판에서 보텀 부위에 솔더 볼을 더 형성하는 단계를 포함하는 반도체 칩 패키지의 제조 방법.
  7. 중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제1본딩 영역을 갖고, 앞면에는 제2본딩 영역을 갖는 제1회로 기판과, 제1센터 패드를 갖고, 상기 제1센터 패드가 상기 제1회로 기판의 중심 부위를 향하도록 상기 제1회로 기판에 실장된 제1반도체 칩과, 상기 제1반도체 칩의 제1센터 패드와 상기 제1회로 기판의 제1본딩 영역을 연결시키는 제1와이어 및 상기 연결이 이루어진 제1센터 패드와 제1본딩 영역을 몰딩시킨 제1몰딩부를 갖는 제1패키지;
    중심 부위가 개방되고, 상기 중심 부위의 뒷면에는 제3본딩 영역을 갖고, 앞면에는 제4본딩 영역을 갖는 제2회로 기판과, 제2센터 패드를 갖고, 상기 제2센터 패드가 상기 제2회로 기판의 중심 부위를 향하도록 상기 제2회로 기판에 실장된 제2반도체 칩과, 상기 제2반도체 칩의 제2센터 패드와 상기 제2회로 기판의 제3본딩 영역을 연결시키는 제2와이어 및 상기 연결이 이루어진 제2센터 패드와 제3본딩 영역을 몰딩시킨 제3몰딩부를 갖는 제2패키지;
    상기 제1회로 기판의 제2본딩 영역과 상기 제2회로 기판의 제4본딩 영역을 연결시키는 제3와이어; 및
    상기 제1반도체 칩이 실장된 제1회로 기판과 상기 제2반도체 칩이 실장된 제2회로 기판을 몰딩시킨 몰딩부를 포함하는 반도체 칩 패키지.
  8. 제7항에 있어서, 상기 몰딩부의 탑 부위에 형성되고, 상기 제1패키지와 제2패키지에서 발생하는 열을 외부로 방출시키기 위한 열 방출부 및 상기 몰딩부의 보텀 부위에 형성되고, 상기 제1패키지와 제2패키지의 전기적 연결을 위한 솔더 볼을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
KR1020040027901A 2004-04-22 2004-04-22 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지 KR100997782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040027901A KR100997782B1 (ko) 2004-04-22 2004-04-22 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027901A KR100997782B1 (ko) 2004-04-22 2004-04-22 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR20050102496A true KR20050102496A (ko) 2005-10-26
KR100997782B1 KR100997782B1 (ko) 2010-12-02

Family

ID=37280691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027901A KR100997782B1 (ko) 2004-04-22 2004-04-22 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR100997782B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074784A (ja) * 1996-08-30 1998-03-17 Oki Electric Ind Co Ltd 半導体チップの実装構造及び方法
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
KR100510486B1 (ko) * 2002-04-08 2005-08-26 삼성전자주식회사 양면 반도체 칩을 위한 반도체 패키지 및 그 제조방법
KR20060134603A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 볼 범프를 평탄화한 적층 패키지 제조 방법

Also Published As

Publication number Publication date
KR100997782B1 (ko) 2010-12-02

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
JP5341337B2 (ja) 半導体装置及びその製造方法
US7829990B1 (en) Stackable semiconductor package including laminate interposer
JP2008537333A (ja) 集積回路の他の集積回路への積層構造
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2011101044A (ja) スタックパッケージ及びその製造方法
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
KR20090130702A (ko) 반도체 패키지 및 그 제조방법
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
JP2001085603A (ja) 半導体装置
KR20020024624A (ko) 칩 수준의 크기를 갖는 적층 패키지와 그 제조 방법
KR100997782B1 (ko) 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
TWI435667B (zh) 印刷電路板組件
JP2003204039A (ja) 半導体装置
KR101046251B1 (ko) 적층형 반도체 패키지
KR20010073345A (ko) 적층 패키지
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
JPH0997964A (ja) プリント配線板及びその製造方法
KR100891515B1 (ko) 적층형 패키지
KR100747996B1 (ko) 반도체 패키지
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee