KR20050075365A - 디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용프로그램, 디지털 필터 - Google Patents

디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용프로그램, 디지털 필터 Download PDF

Info

Publication number
KR20050075365A
KR20050075365A KR1020057006905A KR20057006905A KR20050075365A KR 20050075365 A KR20050075365 A KR 20050075365A KR 1020057006905 A KR1020057006905 A KR 1020057006905A KR 20057006905 A KR20057006905 A KR 20057006905A KR 20050075365 A KR20050075365 A KR 20050075365A
Authority
KR
South Korea
Prior art keywords
filter
numerical
tap
filter coefficients
basic
Prior art date
Application number
KR1020057006905A
Other languages
English (en)
Inventor
유키오 고야나기
Original Assignee
유겐가이샤 뉴로솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유겐가이샤 뉴로솔루션 filed Critical 유겐가이샤 뉴로솔루션
Publication of KR20050075365A publication Critical patent/KR20050075365A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Picture Signal Circuits (AREA)
  • Complex Calculations (AREA)

Abstract

비대칭형의 수치열을 필터 계수 H1 ~ h3, H4 ~ h6로 하는 2개의 유닛 필터 1L10, 2L10을 종속 접속하여 대칭형의 유닛 필터 L10"를 구성하고, 이것을 종속 접속함으로써 필터 설계를 행하도록 함으로써, 1종류의 유닛 필터 L10"의 종속 접속만으로 구하는 디지털 필터의 계수를 자동적으로 얻을 수 있도록 한다. 또, 비대칭형의 필터 계수 H1 ~ h3, H4 ~ h6으로서, 대칭형의 수치열｛-1, 0, 9, 16, 9, 0, -1｝/32를 그 중앙에서 반으로 나눈 것을 사용함으로써, 필요한 탭수가 적어지도록 하는 동시에 창함수를 사용할 필요도 없이, 얻어지는 필터 특성에 중단 오차가 생기지 않게 한다.

Description

디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용 프로그램, 디지털 필터 {DIGITAL FILTER DESIGN METHOD AND DEVICE, DIGITAL FILTER DESIGN PROGRAM, AND DIGITAL FILTER}
본 발명은 디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용 프로그램, 디지털 필터에 관한 것이며, 특히, 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를 각각 수배한 후, 가산하여 출력하는 FIR 필터 및 그 설계법에 관한 것이다.
통신, 계측, 음성·화상 신호 처리, 의료, 지진학 등의 다양한 분야에서 제공되어 있는 각종의 전자 기기에 있어서는, 그 내부에서 어떠한 디지털 신호 처리를 행하고 있는 것이 통상이다. 디지털 신호 처리의 가장 중요한 기본 조작에, 각종의 신호나 잡음이 혼재하고 있는 입력 신호 중, 필요한 있는 주파수 대역의 신호만을 꺼내는 필터링 처리가 있다. 이 때문에, 디지털 신호 처리를 행하는 전자 기기에서는, 디지털 필터가 사용되는 것이 많다.
디지털 필터로서는, IIR(Infinite Impulse Response: 무한 임펄스 응답) 필터나 FIR(Finite Impulse Response: 유한 임펄스 응답) 필터가 많이 사용된다. 이 중 FIR 필터는, 다음과 같은 이점을 가진다. 제1에, FIR 필터의 전달 함수의 극은 z 평면의 원점에만 있으므로, 회로는 항상 안정한다. 제2에, 필터 계수가 대칭형이면, 완전하게 정확한 직선 위상 특성을 실현할 수 있다.
필터를 통과 대역과 저지 대역의 배치로부터 분류하면, 주로 로우 패스 필터, 하이 패스 필터, 대역 통과 필터, 대역 소거 필터의 4개로 나눌 수 있다. IIR 필터나 FIR 필터로 기본이 되는 것은 로우 패스 필터이며, 그 외의 하이 패스 필터, 대역 통과 필터, 대역 소거 필터는, 로우 패스 필터로부터 주파수 변환 등의 처리를 행함으로써 안내된다.
그런데, FIR 필터는, 유한 시간 길이로 표현되는 임펄스 응답이 그대로 필터의 계수로 되어 있다. 따라서, FIR 필터를 설계한다는 것은, 희망의 주파수 특성을 얻을 수 있도록 필터 계수를 결정한다는 것이다.
종래, 기본으로 되는 로우 패스 필터를 설계할 때는, 샘플링 주파수와 컷 오프 주파수와의 비율을 기초로, 창함수나 체비세브 근사법 등을 사용한 컨벌루션 연산 등을 행함으로써, FIR 필터의 각 탭에 대한 필터 계수를 구한다. 그리고, 그 구한 필터 계수를 사용하여 시뮬레이션을 행함으로써 주파수 특성을 확인하면서, 계수치를 적당히 수정하고, 소요 특성의 로우 패스 필터를 얻고 있었다.
또, 하이 패스 필터, 대역 통과 필터, 대역 소거 필터 등의 다른 필터를 설계할 때는, 먼저 전술한 바와 같은 수순에서 기본으로 되는 로우 패스 필터를 복수개 설계한다. 그리고, 이들을 조합시켜 주파수 변환 등의 조작을 행함으로써, 원하는 주파수 특성을 가지는 FIR 필터를 설계하고 있었다.
그러나, 종래의 설계법으로 얻어지는 필터의 주파수 특성은, 창함수나 체비세브 근사식에 의존하므로, 이들을 잘 설정하지 않으면 양호한 주파수 특성을 얻을 수 없다. 그런데, 창함수나 근사식을 적당하게 설정하는 것은 일반적으로 곤란하다. 즉, 상기 종래의 필터 설계법에서는, 숙련된 기술자가 시간과 수고를 들여 설계할 필요가 있고, 원하는 특성의 FIR 필터를 용이하게는 설계할 수 없다는 문제가 있었다.
또, 만일 원하는 특성에 가까운 FIR 필터를 설계할 수 있었다고 해도, 설계된 필터의 탭수는 방대해져, 또한 그 계수치는 매우 복잡하며 랜덤인 값으로 된다. 그러므로, 그 탭수 및 계수치를 실현하기 위해서는 대규모 회로 구성(가산기, 승산기)이 필요하게 된다는 문제도 있었다. 또, 설계된 FIR 필터를 실제로 사용할 때, 그 연산량이 매우 많게 되어, 처리 부하가 무거워진다는 문제도 있었다.
본 발명은 이와 같은 문제를 해결하기 위해 이루어진 것이며, 원하는 주파수 특성을 가지는 FIR 디지털 필터를 간이적으로 설계 가능하도록 하는 것을 목적으로 한다.
또, 본 발명은, 희망하는 주파수 특성을 작은 회로 규모로 고정밀도로 실현하는 것이 가능한 FIR 디지털 필터를 제공하는 것을 목적으로 한다.
도 1은 5탭 유닛 필터 L10, H10의 회로 구성 및 필터 계수의 수치열을 나타낸 도면이다.
도 2는 5탭 유닛 필터 L10, H10의 필터 계수의 생성 알고리즘을 나타낸 도면이다.
도 3은 5탭 로우 패스 유닛 필터 L10의 필터 계수의 의미를 설명하기 위한 도면이다.
도 4는 5탭 하이 패스 유닛 필터 H10의 필터 계수의 의미를 설명하기 위한 도면이다.
도 5는 5탭 로우 패스 유닛 필터 L11의 필터 계수의 생성 알고리즘을 나타낸 도면이다.
도 6은 5탭 로우 패스 유닛 필터 L10, L11의 주파수-게인 특성을 나타낸 도면이다.
도 7은 5탭 하이 패스 유닛 필터 H11의 필터 계수의 생성 알고리즘을 나타낸 도면이다.
도 8은 5탭 하이 패스 유닛 필터 H10, H11의 주파수-게인 특성을 나타낸 도면이다.
도 9는 5탭 로우 패스 유닛 필터 (L10)m의 주파수-게인 특성을 나타낸 도면이다.
도 10은 5탭 하이 패스 유닛 필터 (H10)m의 주파수-게인 특성을 나타낸 도면이다.
도 11은 주파수 대역의 빼내에 대하여 설명하기 위한 도면이다.
도 12는 주파수 대역의 다른 빼돌림예를 나타낸 도면이다.
도 13은 제1 실시예에 의한 필터 설계법으로 가장 기본으로 되는 2종류의3탭 유닛 필터의 회로 구성 및 필터 계수의 수치열을 나타낸 도면이다.
도 14는 단순한 수치열｛8, -9, 0, 1｝/16을 필터 계수로 한 경우에 있어서의3탭 하이 패스 유닛 필터 H10'의 주파수 특성을 나타낸 도면이다.
도 15는 필터 계수 H3만을 조정한 경우에 있어서의3탭 하이 패스 유닛 필터 H10'의 주파수 특성을 나타낸 도면이다.
도 16은 필터 계수 H2, H3를 조정한 경우에 있어서의3탭 하이 패스 유닛 필터 H10'의 주파수 특성을 나타낸 도면이다.
도 17은 본 실시예에 의한 유닛 필터 L10", H10"의 회로 구성 및 필터 계수의 수치열을 나타낸 도면이다.
도 18은 본 실시예에 의한 로우 패스 유닛 필터 L10"의 주파수 특성을 나타낸 도면이다.
도 19는 본 실시예에 의한 하이 패스 유닛 필터 H10"의 주파수 특성을 나타낸 도면이다.
도 20은 제1 실시예에 근거해 설계한 로우 패스 필터의 주파수 특성을 나타낸 도면이다.
도 21은 제1 실시예에 근거해 설계한 밴드 패스 필터의 주파수 특성을 나타낸 도면이다.
도 22는 제2 실시예에 의한 로우 패스 필터를 나타낸 도면이다.
도 23은 제2 실시예에 기초를 두어 설계한 로우 패스 필터의 주파수 특성을 나타낸 도면이다.
도 24는 5탭 유닛 2차 필터 L20, H20의 필터 계수의 생성 알고리즘을 나타낸 도면이다.
본 발명에 의한 디지털 필터의 설계 방법은, 수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터를 사용하여, 상기 기본 필터를 복수개 종속 접속함으로써 필터 설계를 행하도록 한 것을 특징으로 한다.
본 발명의 다른 관점에서는, 수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터를 사용하여, 상기 기본 필터를 복수개 종속 접속함으로써 필터 설계를 행하도록 한 것을 특징으로 한다.
본 발명의 다른 관점에서는, 상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수에 대응하는 각 탭의 사이에 n 클록 분의 지연을 삽입함으로써 필터의 통과 주파수 대역을 조정하도록 한 것을 특징으로 한다.
또, 본 발명에 의한 디지털 필터는, 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를, 청구의 범위 제1항 ~ 제7항 중 어느 한 항에 기재된 필터 설계법에 의해 구해진 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 것을 특징으로 한다.
이상 설명한 바와 같이 본 발명에 의하면, 소정의 비대칭형의 수치열을 필터 계수로 하는 2개 유닛 필터를 종속 접속하여 기본 필터를 구성하고, 이 기본 필터를 복수개 종속 접속함으로써 디지털 필터를 설계하도록 했으므로, 상기 기본 필터의 종속 접속만으로, 원하는 주파수 특성을 가지는 디지털 필터의 필터 계수를 자동적으로 얻을 수 있고, 숙련된 기술자가 아니어도 필터의 설계를 극히 간단하게 행할 수 있다.
또, 본 발명에 의하면, 상기 소정의 비대칭형의 수치열은, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 것이므로, 설계되는 디지털 필터에 필요한 탭수는 매우 적어지고, 또한 각 탭 출력에 대하여 필요한 필터 계수의 종류도 매우 적어지게 된다. 또한, 창함수를 사용할 필요가 없고, 얻어지는 필터 계수에 중단 오차가 생기는 것도 없다. 따라서, 회로 소자수(특히 승산기)를 대폭 삭감하여 회로 규모를 삭감, 소비 전력의 저감, 연산 부하의 경감 등을 도모할 수 있는 동시에, 디지털 필터의 희망하는 주파수 특성을 고정밀도로 실현될 수가 있다. 또, 설계되는 디지털 필터는, 기본 필터라는 동일 패턴의 반복으로 이루어지는 극히 단순한 구성이므로, 집적화에 즈음하여 공정수를 단축할 수 있고, IC화를 용이하게 할 수도 있다.
이하, 본 발명의 일실시예를 도면을 참조하여 설명한다.
본 실시예의 디지털 필터는, 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 출력 신호를 소여의 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 타입의 FIR 필터이다.
(제1 실시예)
제1 실시예에 의한 필터 설계법은, 이하로 설명하는 유닛 필터 L1n", H1n "본 발명의 기본 필터)를 만들어, 그 한쪽의 보고만으로 원하는 주파수 특성을 가지는 FIR 필터를 설계 가능하도록 한 것이다. 그리고, 유닛 필터를 나타내는 부호의 뒤에 붙인 "n"의 문자는, 각 탭 사이에 삽입하는 지연의 클록 수, 즉, 각 필터 계수의 사이에 삽입하는 "0"의 수를 나타내고 있다(자세한 것은 후술한다.
먼저, 상기 유닛 필터 L1n", H1n"를 이해하는데 있어서 참고가 되는5탭 유닛 필터 L1n, H1n에 대하여 설명한다. 도 1은 5탭 유닛 필터 L10, H10을 나타낸 도면이며, (a)는 그 회로 구성을 나타내고, (b)는 필터 계수의 수치열을 나타내고 있다.
도 1a에 나타낸 바와 같이, 5탭 유닛 필터 L10, H10에서는, 종속 접속된 6개의 D형 플립플롭 1-1 ~ 1-6에 의해 입력 신호를 1클록 CK씩 순차적으로 지연시킨다. 그리고, 각 D형 플립플롭 1-1 ~ 1-6의 소정의 탭으로부터 인출한 신호에 대하여, 도 1b에 나타낸 필터 계수 h1 ~ h5를 5개의 계수기 2-1 ~ 2-5로 각각 곱셈하고, 이것들의 곱셈 결과를 모두 4개의 가산기 3-1 ~ 3-4로 가산하여 출력한다.
상기 2종류의 5탭 유닛 필터 L10, H10의 회로 구성은, 어느 쪽도 도 1a와 같이 되어 있고, 필터 계수(계수기 2-1 ~ 2-5의 승수치 h1 ~ h5)만이 도 1b와 같이 상이하게 되어 있다.
도 1b로부터 알 수 있는 바와 같이, 5탭 로우 패스 유닛 필터 L10의 필터 계수는, 극히 단순한 수치열｛-1, 0, 9, 16, 9, 0, -1｝/32로 이루어지는(단, 값이 "0"의 부분은 도 1a와 같이 탭 출력이 없고, 필터 계수로서 사용하고 있지 않다. 이와 같은 필터 계수는, 그 수치열이 대칭형이며, 수치열의 합계치가 비제로로, 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 된다는 성질을 가지고 있다(-1+9+9-1=16, 0+16+0=16).
또, 5탭 하이 패스 유닛 필터 H10의 필터 계수는, 극히 단순한 수치열｛1, 0, -9, 16, -9, 0, 1｝/32로 이루어지는(단, 값이 "0"의 부분은 탭 출력이 없고, 필터 계수로서 사용하고 있지 않다. 이와 같은 필터 계수는, 그 수치열이 대칭형이며, 수치열의 합계치가 제로로, 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 된다는 성질을 가지고 있다(1-9-9+1=-16, 0+16+0=16).
여기서, 이들 필터 계수를 구성하는 수치열의 의미에 대하여, 도 2~도 4를 사용하여 설명한다.
도 2는 5탭 유닛 필터 L10, H10의 필터 계수를 구성하는 수치열의 생성법을 설명하기 위한 도면이다. 도 2a에 나타낸 바와 같이, 5탭 로우 패스 유닛 필터 L10의 필터 계수를 구성하는 수치열은, 1클록 CK마다 데이터 값이｛-1, 1, 8, 8, 1, -1｝/16으로 변화하는 소정의 디지털 기본 함수를 1회 이동평균 연산함으로써 얻어지는 것이다.
또, 도 2b에 나타낸 바와 같이, 5탭 하이 패스 유닛 필터 H10의 필터 계수를 구성하는 수치열은, 1클록 CK마다 데이터 값이｛1, -1, -8, 8, -1, 1｝/16으로 변화하는 디지털 기본 함수와 1클록 CK마다 데이터 값이｛1, -1, 8, -8, -1, 1｝/16으로 변화하는 디지털 기본 함수를 이동평균 연산함으로써 얻어지는 것이다.
도 3은 5탭 로우 패스 유닛 필터 L10의 필터 계수를 구성하는 수치열에 대하여, 4배의 오버 샘플링과 컨벌루션 연산을 행한 결과를 나타낸 도면이다. 그리고, 여기서는 설명을 알기 쉽게 하기 위하여, 원래의 수치열을 32배가 된 정수의 수치열｛-1, 0, 9, 16, 9, 0, -1}에 대하여 오버 샘플링과 컨벌루션 연산을 행하는 예에 대하여 나타내고 있다.
도 3a에 있어서, 가장 좌측의 열에 나타내는 일련의 수치열은, 원래의 수치열｛-1, 0, 9, 16, 9, 0, -1}에 대하여 4배의 오버 샘플링을 행한 값이다. 또, 가장 좌측으로부터 우측으로 향해 4 열분의 수치열은, 가장 좌측의 열에 나타내는 수치열을 1개씩 하방향으로 시프트한 것이다. 도 3a의 열 방향은 시간축을 나타내고, 수치열을 하방향으로 시프트한다는 것은, 가장 좌측의 열에 나타내는 수치열을 서서히 지연시켜 가는 것에 대응한다.
즉, 좌측으로부터 2번째의 수치열은, 가장 좌측의 열에 나타내는 수치열을 4배 주파수의 클록 4CK의 1/4위상 분만큼 어긋나게 한 수치열인 것을 나타낸다. 또, 좌측으로부터 3번째의 수치열은, 좌측으로부터 2번째에 나타내는 수치열을 4배 주파수의 클록 4CK의 1/4위상 분만큼 어긋나게 한 수치열, 좌측으로부터 4번째의 수치열은, 좌측으로부터 3번째에 나타내는 수치열을 4배 주파수의 클록 4CK의 1/4위상 분만큼 또한 어긋나게 한 수치열인 것을 나타낸다.
또, 좌측으로부터 5번째의 수치열은, 1 ~ 4번째의 각 수치열을 대응하는 행끼리로 가산한 값이다. 이 좌측으로부터 5번째까지의 처리에 의하여, 4 상의 컨벌루션 연산을 따른 4배의 오버 샘플링이 디지털적으로 실행되는 것으로 된다.
상기 5번째로부터 우측으로 향해 4 열분의 수치열은, 5번째에 나타내는 수치열을 1개씩 하방향으로 시프트한 것이다. 또, 좌측으로부터 9번째의 수치열은, 5 ~ 8번째의 각 수치열을 대응하는 행끼리로 가산한 값이다. 이 좌측으로부터 9번째까지의 처리에 의하여, 4 상의 컨벌루션 연산을 따른 4배의 오버 샘플링이 디지털적으로 2회 실행되는 것으로 된다.
또, 좌측으로부터 10번째의 수치열은, 9번째에 나타내는 수치열을 1개 하방향으로 시프트 한 것이다. 또, 좌측으로부터 11번째(가장 우측의 열)의 수치열은, 9번째의 수치열과 10번째의 수치열을 대응하는 행끼리로 가산한 값이다.
이 도 3a의 가장 우측의 열에 나타내는 최종적으로 얻어진 수치열을 그래프화했던 것이, 도 3b이다. 이 도 3b에 나타낸 파형을 가지는 함수는, 가로축에 따른 표본 위치가 t1로부터 t4의 사이에 있을 때에만 "0" 이외의 유한한 값을 가지고, 그 이외의 영역에서는 값이 모두 "0"으로 되는 함수, 즉 표본 위치 t1, t4에 있어서 값이 "0"에 수속하는 함수이다. 이와 같이 함수의 값이 국소적인 영역에서 "0" 이외의 유한의 값을 가지고, 그 이외의 영역에서 "0"으로 되는 경우를 「유한대」라 칭한다.
또, 이 도 3b에 나타낸 함수는, 중앙의 표본 위치 t5에 있어서만 극대값을 받아, t1, t2, t3, t4의 4개의 표본 위치에 있어서 값이 "0"으로 된다는 특징을 가지는 표본화 함수이며, 스무스한 파형의 데이터를 얻기 위해 필요한 샘플점은 모두 통과한다.
이어서, 도 4는 5탭 하이 패스 유닛 필터 H10의 필터 계수를 구성하는 수치열에 대하여, 4배의 오버 샘플링과 컨벌루션 연산을 행한 결과를 나타낸 도면이다. 그리고, 여기에서도 설명을 알기 쉽게 하기 위하여, 원래의 수치열을 32배가 된 정수의 수치열｛1, 0, -9, 16, -9, 0, 1}에 대하여 오버 샘플링과 컨벌루션 연산을 행하는 예에 대하여 나타내고 있다.
도 4a는, 상기 도 3a와 마찬가지의 연산과정을 나타내고 있다. 이 도 4a의 가장 우측의 열에 나타내는 최종적으로 얻어진 수치열을 그래프화하면, 도 4b와 같이된다. 이 도 4b에 나타낸 함수도, 중앙의 표본 위치 t7'에 있어서만 극대값을 받는 표본화 함수로서, 전역에 있어서 1회 미분 가능하고, 또한 표본 위치 t1', t6'에 있어서 0에 수속하는 유한대의 함수이다.
다음에, 각 탭 사이에 삽입하는 지연의 클록 수 n을 n≥1로 한 경우에 대하여 설명한다. 도 5는 5탭 로우 패스 유닛 필터 L11(n=1의 경우)의 필터 계수를 나타낸 도면이다. 이 도 5에 나타낸 바와 같이, 5탭 로우 패스 유닛 필터 L11의 필터 계수는, 상기 5탭 로우 패스 유닛 필터 L10의 각 필터 계수의 사이에 "0"을 1개씩 삽입함으로써 생성한다.
마찬가지로, 5탭 로우 패스 유닛 필터 L1n(n=2, 3, ···)의 필터 계수는, 5탭 로우 패스 유닛 필터 L10의 각 필터 계수의 사이에 "0"을 n개씩 삽입함으로써 생성한다.
도 6은 5탭 로우 패스 유닛 필터 L10, L11의 수치열을 FFT(Fast Fourier Transfer: 고속 푸리에 변환)한 결과의 주파수-게인 특성을 나타낸 도면이다. 여기서는 게인 및 주파수를 "1"로 기준화하고 있다.
이 도 6으로부터 알 수 있는 바와 같이, 5탭 로우 패스 유닛 필터 L10, L11에서는, 중심 주파수에 있어서 게인이 0.5가 되고, 또한 저주파 영역에서의 오버 슈트나 고주파 영역에서의 링잉도 존재하지 않는 양호한 로우 패스 필터 특성을 얻을 수 있다. 또, 각 필터 계수의 사이에 삽입하는 "0"의 수를 n으로 하면, 그 주파수-게인 특성의 주파수축(주파수 방향에 대한 주기)은 1/n으로 된다.
이와 같은 로우 패스 필터 특성을 실현하는 근원으로 되는 상기 도 2a의 수치열은, 도 3b에 나타낸 유한대의 표본화 함수의 기초로 되는 것이다. 종래 일반적으로 이용되고 있이던 표본화 함수는 t=±∞의 표본 위치에서 "0"에 수속하는 것에 대하여, 도 3b에 나타낸 표본화 함수는, t=t1, t4의 유한의 표본 위치에서 "0"에 수속한다.
그러므로, 상기 도 2a의 수치열을 FFT 변환한 경우, t=t1 ~ t4의 범위 내에 상당하는 데이터만이 의미를 가진다. t=t1 ~ t4의 범위외에 상당하는 데이터에 대하여는, 본래 이것을 고려해야 하는데 무시하는 것은 것은 아니고, 이론적으로 고려할 필요가 없기 때문에, 중단 오차는 발생하지 않는다. 따라서, 상기 도 2a에 나타낸 수치열을 필터 계수로서 이용하면, 창함수를 사용하여 계수의 중단을 행할 필요도 없고, 양호한 로우 패스 필터 특성을 얻을 수 있다.
도 7은 5탭 하이 패스 유닛 필터 H11의 필터 계수를 나타낸 도면이다. 이 도 7에 나타낸 바와 같이, 5탭 하이 패스 유닛 필터 H11의 필터 계수는, 상기 5탭 하이 패스 유닛 필터 H10의 각 필터 계수의 사이에 "0"을 1개씩 삽입함으로써 생성한다.
마찬가지로, 5탭 하이 패스 유닛 필터 H1n(n=2, 3, ···)의 필터 계수는, 5탭 하이 패스 유닛 필터 H10의 각 필터 계수의 사이에 "0"을 n개씩 삽입함으로써 생성한다.
도 8은 5탭 하이 패스 유닛 필터 H10, H11의 주파수-게인 특성을 나타낸 도면이다. 여기에서도 게인 및 주파수를 "1"로 기준화하고 있다. 이 도 8로부터 알 수 있는 바와 같이, 5탭 하이 패스 유닛 필터 H10, H11에서는, 중심 주파수에 있어서 게인이 0.5가 되고, 또한 고주파 영역에서의 오버 슈트나 저주파 영역에서의 링잉도 존재하지 않는 양호한 하이 패스 필터 특성을 얻을 수 있다. 또, 필터 계수의 사이에 삽입하는 "0"의 수를 n으로 하면, 그 주파수-게인 특성의 주파수축(주파수 방향에 대한 주기)은 1/n으로 된다.
이와 같은 하이 패스 필터 특성을 실현하는 근원으로 되는 상기 도 2b의 수치열도, 도 4b에 나타낸 바와 같은 유한대의 표본화 함수의 기초로 되는 것이다. 따라서, 이 수치열을 필터 계수로서 사용함으로써, 창함수를 사용하여 계수의 중단을 행할 필요도 없고, 양호한 하이 패스 필터 특성을 얻을 수 있다.
다음에, 5탭 유닛 필터의 종속 접속에 대하여 설명한다. 5 탭 유닛 필터를 종속 접속함으로써, 각 유닛 필터의 계수 끼리가 곱셈·가산되어 새로운 필터 계수가 만들어진다. 이하에서는, 예를 들면5탭 로우 패스 유닛 필터 L10의 종속수를 m로 할 때, 이것을 (L10)m이라고 기술하기로 한다.
도 9는 5탭 로우 패스 유닛 필터 L10, L102, L104, L108의 주파수-게인 특성을 나타낸 도면이다. 이 도 9에도 게인 및 주파수를 "1"로 기준화하고 있다. 5 탭 로우 패스 유닛 필터 L10가 1개만인 경우, 진폭이 0.5로 되는 위치의 클록은 0.25이다. 이에 대하여 종속수 m이 많아지면, 필터의 통과 대역폭이 좁아진다. 예를 들면 m=8의 경우, 진폭이 0.5로 되는 위치의 클록은 0.125로 된다.
도 10은 5탭 하이 패스 유닛 필터 H10, (H10)(2, H10)(4, H10)(8)의 주파수-게인 특성을 나타낸 도면이다. 이 도 10에도 게인 및 주파수를 "1"로 기준화하고 있다. 5 탭 하이 패스 유닛 필터 H10가 1개만인 경우, 진폭이 0.5로 되는 위치의 클록은 0.25이다. 이에 대하여 종속수 m이 많아지면, 필터의 통과 대역폭이 좁아진다. 예를 들면 m=8의 경우, 진폭이 0.5로 되는 위치의 클록은 0.375로 된다.
다음에, 원하는 주파수 대역의 추출에 대하여 설명한다. 도 11은 주파수 대역의 추출을 설명하기 위한 도면이다. 주파수 대역의 추출은, 전술한 유닛 필터를 4개 이상 종속 접속한 것을 사용하여 행한다. 도 11a은, 5탭 로우 패스 유닛 필터 L104, L114, L134, L174의 주파수-게인 특성을 1개의 그래프 상에 함께 나타낸 도면이다. 이 도 11a에도 게인 및 주파수를 "1"로 기준화하고 있다.
이들 복수개 종의 5탭 로우 패스 유닛 필터 L104, L114, L134, L174를 조합시키면, 각 특성치 끼리가 서로 상쇄해 주파수 대역의 빼돌림을 한다. 또, 이들 파형을 기본으로서 조합, 필요에 따라 반전 주파수축 방향으로의 이동을 행함으로써, 원하는 주파수 대역 만이 통과 대역으로 되는 필터를 만들 수가 있다.
도 11b는 이들 4 종류의 5탭 로우 패스 유닛 필터 L104, L114, L134, L174를 종속 접속했을 때 얻어지는 주파수 특성을 나타내고 있다. 이것에 따르면, 저주파의 극히 좁은 영역이 통과 대역으로 되는, 대략 양호한 감쇠 특성을 가지는 로우 패스 필터를 얻을 수 있다. 조금 링잉이 발생하고 있지만, 이 링잉은 -106dB 이상 낙장된 부분에서 생겨 있으므로, 대략 무시할 수 있다.
도 12는 주파수 대역의 다른 빼돌림예를 나타낸 도면이다. 도 12a에 나타낸 바와 같이, 5탭 하이 패스 유닛 필터 H108과 5탭 로우 패스 유닛 필터 L118, L138, L178)을 조합시켜 이들을 종속 접속하면, 소정의 주파수 대역이 통과 대역으로 되는 하이 패스 필터를 얻을 수 있다.
또, 도 12b에 나타낸 바와 같이, 5탭 로우 패스 유닛 필터 L104, L118, L134를 조합시켜 이들을 종속 접속하면, 소정의 주파수 대역이 통과 대역으로 되는 로우 패스 필터를 얻을 수 있다. 또, 도 12c에 나타낸 바와 같이, 5탭 하이 패스 유닛 필터 H118과 5 탭 로우 패스 유닛 필터 L134, L174, L158을 조합시켜 이들을 종속 접속하면, 소정의 주파수 대역이 통과 대역으로 되는 밴드 패스 필터를 얻을 수 있다.
이상과 같이, 소정의 기본적인 수치열을 필터 계수로 한다5탭 유닛 필터를 사용하여 이들을 임의로 조합함으로써, 유닛 필터의 조합만으로, 원하는 주파수 특성을 가지는 FIR 필터의 필터 계수를 자동적으로 생성할 수 있다. 따라서, 필터 설계법이 단순해 생각하기 쉽고, 숙련된 기술자가 아니어도 필터 설계를 극히 간단하게 행할 수 있다.
또, 전술한 방법을 적용하여 설계되는 필터 회로에 필요한 탭수는 매우 불과로 끝나, 또한 각 탭 출력에 대하여 필요한 필터 계수의 종류도 불과로 끝나므로, 필터 회로의 연산부의 구성을 극히 간단하게 할 수 있다. 따라서, 회로 소자수(특히 승산기)를 대폭 삭감하여 필터 회로의 규모를 작게 할 수 있는 동시에, 소비 전력의 저감, 연산 부하의 경감 등을 도모할 수 있다.
또, 전술한 방법을 적용하여 설계되는 필터 회로는, 대략 동일 패턴의 반복으로 이루어지는 극히 단순한 구성이므로, 집적화에 즈음하여 공정수를 단축할 수 있고, IC화를 용이하게 할 수 있다는 메리트도 가진다. 또, 특성면에서는 차단 특성의 극히 큰 개선이 가능해져, 위상 특성도 직선으로 우수한 필터 특성을 얻을 수 있다.
이상 설명한 내용 에대하여는, 본 출원인이 이미 특허 출원이 끝난 상태이다(특원 2001-321321호). 본 실시예는, 이 기출원의 내용을 또한 개량한 것이며, 전술한 바와 같이1종류의 유닛 필터 L1n" 또는 H1n"의 종속 접속만으로 원하는 주파수 특성을 가지는 FIR 필터를 설계 가능하도록 한 것이다.
먼저, 상기 유닛 필터 L1n", H1n"의 구성 요소인3탭 유닛 필터 L1n', H1n'에 대하여 설명한다. 이3탭 유닛 필터 L1n', H1n'의 필터 계수는, 전술한 5탭 유닛 필터 L1n, H1n의 필터 계수의 수치열을 그 중앙에서 반으로 나눈 것 중 편측을 또한 조정한 것이다.
도 13은 3탭 유닛 필터 L10', H10'를 나타낸 도면이며, (a)는 그 회로 구성을 나타내고, (b)는 필터 계수의 수치열을 나타내고 있다. 도 13a에 나타낸 바와 같이, 3탭 유닛 필터 L10', H10'에서는, 종속 접속된 3개의 D형 플립플롭 11-1 ~ 11-3에 의해 입력 신호를 1클록 CK씩 순차적으로 지연시킨다. 그리고, 각 D형 플립플롭 11-1 ~ 11-3의 소정의 탭으로부터 인출한 신호에 대하여, 도 13b에 나타낸 필터 계수 H1 ~ h3를 3개의 계수기 12-1 ~ 12-3로 각각 곱셈하고, 이것들의 곱셈 결과를 모두 2개의 가산기 13-1 ~ 13-3으로 가산하여 출력한다.
상기 2종류의3탭 유닛 필터 L10', H10'의 회로 구성은, 어느 쪽도 도 13a와 같이 되어 있고, 필터 계수(계수기 12-1 ~ 12-3의 승수치 H1 ~ h3)만이 도 13b와 같이 상이하게 되어 있다.
3탭 로우 패스 유닛 필터 L10'의 필터 계수는, 그 수치열이 비대칭형이며, 상기 수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 된다는 성질을 가지고 있다. 또, 3탭 하이 패스 유닛 필터 H10'의 필터 계수는, 그 수치열이 비대칭형이며, 상기 수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 된다는 성질을 가지고 있다.
이와 같이, 이들3탭 유닛 필터 L10', H10'의 필터 계수는, 비대칭형인 것을 제외하면 전술한 5탭 유닛 필터 L10, H10와 같은 성질을 가지고 있다. 단, 5탭 유닛 필터 L10, H10의 필터 계수에 비해 다소 복잡한 값이 되어 있다. 이하로, 이 이유를 설명한다.
도 14는 5탭 하이 패스 유닛 필터 H10의 필터 계수｛1, 0, -9, 16, -9, 0, 1｝/32를 그 중앙에서 반으로 나눈 것의 한쪽에 상당하는 단순한 수치열｛8, -9, 0, 1｝/16을 필터 계수로 한 경우(단, 값이 "0"의 부분은 탭 출력이 없고, 필터 계수로서 이용하지 않는다)의 주파수 특성을 나타낸 도면이다. 여기서는 게인 및 주파수를 "1"로 기준화하고 있다.
이 도 14에 나타낸 바와 같이, 5탭 하이 패스 유닛 필터 H10의 수치열을 단순하게 반으로 나누었을 뿐의 수치열을 필터 계수로서 사용하면 그 주파수 특성에 있어서 통과 대역으로 되는 부분의 피크가 물결쳐 복수의 극대치를 생기고, 또한 그 극대치가 "1"을 넘어 버린다. 이와 같은 주파수 특성을 가지는 유닛 필터는, 이것을 복수개 종속 접속하여 원하는 FIR 필터를 설계하는 방식에는 적합하지 않다.
그래서, 상기 단순한 수치열｛8, -9, 0, 1｝/16을 조정한다. 먼저, 고역 측의 주파수 특성을 결정짓는 필터 계수 H3의 절대치를 작게 한다. 즉, 그 계수치를 "1"에서 "1-N/8 "N=1, 2, ···8 중 어느 것)로 변경하여 고역의 성분을 적게 함으로써, 통과 대역의 정확히 중앙 만이 게인의 최대치로 되도록 한다.
도 15는 필터 계수 H3에 대하여 N=3으로 한 경우의 주파수 특성을 나타낸 도면이다. 이 도 15로부터 명백한 바와 같이, 통과 대역의 물결 치는 것은 개선되어 중앙 부분만이 게인의 최대치로 되어 있다. 그러나, 그 최대치는 여전히 "1"을 넘고 있다. 그래서 다음에, 이 게인의 최대치가 정확히 "1"로 되도록 계수치를 또한 조정한다.
최대치의 조정은, 고역성분의 조정을 위해사용한 필터 계수 H3과 역부호의 필터 계수 H2로 행할 수 있다. 여기서는, 필터 계수 H2의 값을 "-9"로부터 "-(9-N/8 "N=1, 2, ···8 중 어느 것)와 같이 절대치를 작게 한다.
이 때, 게인 조정용의 N의 값(필터 계수 H2의 N의 값)을, 전술한 고역조정용의 N의 값(필터 계수 H3의 N의 값)과 마찬가지로 함으로써, 조정 후의 수치열의 합계가, 조정전의 수치열의 합계와 같은 값로 되도록 한다(조정전: 8-9+0+1=0, 조정 후: 8-(9-N/8)+0+(1－N/8)=0). 또, 수치열의 하나 건너 뛴 것의 합계치도 조정 전후로 변함없게 한다.
도 16은 필터 계수 H2, H3에 대하여 N=3으로 한 경우의 주파수 특성을 나타낸 도면이며, (a)는 게인을 직선 눈금으로 나타내고, (b)는 게인을 대수 눈금으로 나타내고 있다. 이 도 16에도, 게인 및 주파수를 "1"로 기준화하고 있다.
이 도 16으로부터 명백한 바와 같이, 필터 계수 H2, H3를 조정한 경우는, 통과 대역에서의 물결 치는 것이 없고 중앙 부분만이 게인의 최대치로 되어 있고, 또한 그 최대치가 정확히 "1"이 되어 있다. 또, 약 -55dB의 양호한 감쇠량도 얻어지고 있다. 이와 같은 주파수 특성을 가지는3탭 하이 패스 유닛 필터 H10'는, 이것을 종속 접속하여 원하는 FIR 필터를 설계하는 방식에 적절한 것으로 되어 있다.
또, 전술한 5탭 하이 패스 유닛 필터 H1n(n=1, 2, ···)와 마찬가지로, 3탭 하이 패스 유닛 필터 H10'의 각 필터 계수의 사이에 "0"을 n개씩 삽입함으로써, 3탭 하이 패스 유닛 필터 H1n'를 생성할 수 있다.
상기3탭 하이 패스 유닛 필터 H10'와 마찬가지로 하여, 3탭 로우 패스 유닛 필터 L10'의 필터 계수도 적당히 조정할 수 있다. 즉, 5탭 로우 패스 유닛 필터 L10의 수치열을 단순하게 반으로 나누었을 뿐의 수치열｛8, 9, 0, -1｝/16에 대하여, 고역 측의 주파수 특성을 결정짓는 필터 계수 H3의 값을 "-1"으로부터 "- 1-N/(8"와 같이 절대치를 작게 한다.
또, 이 필터 계수 H3과 역부호의 필터 계수 H2에 의해 게인의 최대치를 조정한다. 즉, 필터 계수 H2의 값을 "9"에서 "9-N/(8"과 같이 작게 한다. 이 때, 고역조정용의 N의 값과 게인 조정용의 N의 값을 같게 하는 것으로, 조정 후의 수치열의 합계가, 조정전의 수치열의 합계와 같은 값로 되도록 한다(조정전: 8+9+0-1=16, 조정 후: 8+(9－N/8)+ 0-(1-N/8=16). 또, 수치열의 하나 건너 뛴 것의 합계치도 조정 전후로 변함없게 한다.
이와 같이3탭 로우 패스 유닛 필터 L10'의 필터 계수치를 조정한 경우도, 통과 대역에서의 물결 치는 것이 없고 중앙 부분만이 게인의 최대치가 되고, 또한 그 최대치가 정확히 "1"이 되는 것 같은 로우 패스 필터 특성을 얻을 수 있다. 이와 같은 주파수 특성을 가지는3탭 로우 패스 유닛 필터 L10'도, 이것을 종속 접속하여 원하는 FIR 필터를 설계하는 방식에 적절한 것으로 되어 있다.
또, 전술한 5탭 로우 패스 유닛 필터 L1n(n=1, 2, ···)와 마찬가지로, 3탭 로우 패스 유닛 필터 L10'의 각 필터 계수의 사이에 "0"을 n개씩 삽입함으로써, 3탭 로우 패스 유닛 필터 L1n'를 생성할 수 있다.
그리고, 3탭 유닛 필터 L10', H10'의 필터 계수는, 5탭 유닛 필터 L10, H10의 필터 계수의 수치열을 그 중앙에서 반으로 나눈 것의 편측의 수치열｛-1, 0, 9, 8｝/16, ｛1, 0, -9, 8｝/16을 조정하여 생성해도 된다.
이상 설명한 바와 같은 3탭 유닛 필터 L1n' 또는 H1n'를 그대로 종속 접속함으로써도, 원하는 주파수 특성을 가지는 FIR 필터를 설계할 수 있다. 그러나, 이들 필터 계수는 함께 비대칭형이므로, 위상의 직선성은 보증되지 않는다. 그래서, 본 실시예에서는, 탭수를 줄일 수 있다3탭 유닛 필터 L1n', H1n'를 이용하면서도, 직선 위상 특성을 실현할 수 있게 또한 조정한다.
도 17은 본 실시예에 의한 유닛 필터 L10", H10"를 나타낸 도면이며, (a)는 그 회로 구성을 나타내고, (b)는 필터 계수의 수치열을 나타내고 있다.
도 17(a)에 나타낸 바와 같이, 본 실시예의 유닛 필터 L10", H10"는 함께 마찬가지의 구성을 가지고 있다. 즉, 로우 패스 유닛 필터 L10"는, 2개의3탭 로우 패스 유닛 필터 1L10, 2L10을 종속 접속하여 구성되어 있다. 또, 하이 패스 유닛 필터 H10"는, 2개의3탭 하이 패스 유닛 필터1H10, 2H10을 종속 접속하여 구성되어 있다.
도 17(b)에 나타낸 바와 같이, 로우 패스 유닛 필터 L10"를 구성하는 한쪽의3탭 로우 패스 유닛 필터 2L10는, 상기 5탭 로우 패스 유닛 필터 L10의 필터 계수의 수치열｛-1, 0, 9, 16, 9, 0, -1｝/32를 반으로 나눈 것 중 편측의 수치열｛8, 9, 0, -1｝/16을 또한 조정한 것을 필터 계수 H4 ~ h6로 하는 것이다. 즉, 전술한3탭 로우 패스 유닛 필터 L10'와 같은 것이다. 또, 다른 쪽의3탭 로우 패스 유닛 필터 1L10는, 전술한 바와 같이 반으로 나눈 것의 편측의 수치열｛-1, 0, 9, 8｝/16을 또한 조정한 것을 필터 계수 H1 ~ h3로 하는 것이다.
또, 하이 패스 유닛 필터 H10" 를 구성하는 한쪽의3탭 하이 패스 유닛 필터 2H10는, 상기 5탭 하이 패스 유닛 필터 H10의 필터 계수의 수치열｛1, 0, -9, 16, -9, 0, 1｝/32를 반으로 나눈 것 중 편측의 수치열｛8, -9, 0, 1｝/16을 또한 조정한 것을 필터 계수 H4 ~ h6로 하는 것이다. 즉, 전술한3탭 하이 패스 유닛 필터 H10'와 같은 것이다. 또, 다른 쪽의3탭 하이 패스 유닛 필터1H10는, 전술한 바와 같이 반으로 나눈 것의 편측의 수치열｛1, 0, -9, 8｝/16을 또한 조정한 것을 필터 계수 H1 ~ h3로 하는 것이다.
그리고, 상기 2개의3탭 로우 패스 유닛 필터 1L10, 2L10의 접속 관계나, 상기 2개의3탭 하이 패스 유닛 필터1H10, 2H10의 접속 관계는, 도 17(a)에 나타낸 것과 좌우 반대로도 된다.
이상과 같이 유닛 필터 L10", H10"를 구성하면, 필터 계수는 대칭형으로 되므로, 위상 특성은 직선으로 된다. 도 18은 로우 패스 유닛 필터 L10"의 주파수 특성, 도 19는 하이 패스 유닛 필터 H10"의 주파수 특성을 나타낸 도면이며, 게인을 대수 눈금으로 나타내고 있다. 이 도면(18) 및 도 19에도, 게인 및 주파수를 "1"로 기준화하고 있다.
이들 도면으로부터 알 수 있는 바와 같이, 주파수-게인 특성에서는 통과 대역에서의 물결 치는 것이 없고, 또한 최대치가 정확히 "1"이 되어 있다. 또, 약 -55dB의 양호한 감쇠량도 얻어지고 있다. 또한, 주파수-위상 특성에서는 매우 예쁜 직선 위상 특성을 얻을 수 있다. 따라서, 이와 같은 주파수 특성을 가지는 유닛 필터 L1n", H1n"를 종속 접속함으로써, 매우 적은 탭수로, 계수가 대칭인 직선 위상 필터를 구성할 수 있었다.
그런데, 도 17에 나타낸 유닛 필터 L10", H10"는 전체로 6 탭을 구비하고 있고, 5탭 유닛 L10, H10보다도 탭수가 많이 되어 있다. 그러나, 5탭 유닛 L10, H10는 1단으로 구성되는 것에 대하여, 유닛 필터 L10", H10"는 2개의3탭 유닛 필터를 종속 접속하여 구성되어 있다. 따라서, 밴드 폭은 이미 5탭 유닛 L10, H10보다도 좁아지고 있다.
그러므로, 본 실시예는 밴드 폭의 좁은 FIR 필터를 설계하는 경우에 특히 유효하다. 즉, 원하는 좁은 밴드 폭을 실현하기 위해 전체적으로 필요한 유닛 필터의 종속수를, 5탭 유닛 필터 L10, H10을 사용하는 경우에 비해 대폭 적게 할 수 있다. 이로써, 전체적으로 보면 회로 규모를 작게 할 수 있다.
다음에, 본 실시예에 의한 디지털 필터의 설계예를 몇인가 나타낸다. 최초에, 로우 패스 유닛 필터 L10"를 사용한 로우 패스 필터의 설계예를 나타낸다. 설계하는 로우 패스 필터의 목표 규격은, 다음의 같이 한다. 즉, 신호의 샘플링 주파수 Fs가 48KHz, -3dB의 대역폭이 3.5KHz, -80dB의 대역폭이 8KHz, 대역외 감쇠량은 -80dB 이상이다.
이 목표 규격을 실현하는 로우 패스 필터는, 예를 들면 N= 2.6으로 한 로우 패스 유닛 필터 L10"를 64개 종속 접속함으로써 구성할 수 있다(이 경우의 구성을｛1L(2.6)(10)*2L(2.6)10｝64로 나타낸다).
목표 규격에 특성을 맞추기 위해서는, 통과 대역의 밴드 폭과 경사를 조정할 필요가 있다. 밴드 폭 에대하여는, 유닛 필터의 종속 단수를 늘리는 것에 의해 좁고할 수 있다. 또, 경사 에대하여는, 파라미터치 N를 변경하는 것에 따라 조정할 수 있다. 이 파라미터치 N는 3이 표준으로, N＞3가 되면 경사는 작아져, N＜3가 되면 경사는 크고된다. 여기서는 N=2.6으로 하고, 종속 단수를 64개로 함으로써, 전술한 목표 규격을 만족하는 로우 패스 필터의 특성을 얻었다.
도 20은 이와 같이 구성한 로우 패스 필터의 주파수 특성을 나타낸 도면이며, 게인을 대수 눈금으로 나타내고 있다. 도 20b은 도 20a에 나타낸 특성의 일부 확대도이다. 이 도 20으로부터 알 수 있는 바와 같이, 로우 패스 필터｛1L(2.6)(10)*2L(2.6)10｝64는 전술한 목표 규격을 만족하고 있다. 또, 필터 계수는 대칭형이므로, 위상 특성은 직선이다.
또, 이와 같이 구성한 로우 패스 필터에 필요한 1 비트 당의 D형 플립플롭 수는 49개, 탭수는 49개며, 필터 계수의 종류(연산하는 값의 종류)는 불과 23 종류이다. 6탭을 가지는 유닛 필터 L10"를 64개 종속 접속하면, D형 플립플롭이나 탭의 수는 본래 49개로부터 많이된다. 그러나, 이 로우 패스 필터의 필터 계수는 전술한 유한대의 함수에 따라 생성되고 것이며, 종속 접속의 양사이드 부근에서는 계수치를 무시할 수 있는 만큼 작게 된다. 유한대의 성질상, 이 부분을 무시해도 중단 오차는 생기지 없기 때문에, 이 부분은 제외한다.
제외한 나머지의 부분이, 목표 규격을 만족하는 로우 패스 필터에 대하여 구하는 최종적인 필터 계수로 된다. 따라서, 실제로는 이 필터 계수를 하드웨어으로서 구성하면 되고, 거기에 필요한 D형 플립플롭 및 탭은 함께 49개로 끝난다. 이로써, 전체적으로 필요한 D형 플립플롭 수나 탭수를 매우 적게 할 수 있고, 필터 회로의 구성을 극히 간단하게 할 수 있다.
다음에, 하이 패스 유닛 필터 H11"를 사용한 밴드 패스 필터의 설계예를 나타낸다. 설계할 밴드 패스 필터의 목표 규격은, 다음의 같이 한다. 즉, 신호의 샘플링 주파수 Fs가 1.8MHz, -3dB의 대역폭이 100KHz, -80dB의 대역폭이 200KHz, 대역외 감쇠량은 -80dB 이상이다.
이 목표 규격을 실현하는 밴드 패스 필터는, 예를 들면 N=2.7으로 한 하이 패스 유닛 필터 H11"를 704개 종속 접속함으로써 구성할 수 있었다.
도 21은 이와 같이 구성한 밴드 패스 필터의 주파수 특성을 나타낸 도면이며, 게인을 대수 눈금으로 나타내고 있다. 도 21b는 도 21a에 나타낸 특성의 일부 확대도이다. 이 도 21으로부터 알 수 있는 바와 같이, 밴드 패스 필터｛1H(2.7)(11)*2H(2.7)11｝704는 전술한 목표 규격을 만족하고 있다. 또, 위상 특성도 직선이다.
또, 이와 같이 구성한 밴드 패스 필터에 필요한 1 비트 당의 탭수는, 계수치를 무시할 수 있을 만큼 작은 부분을 제외하면 불과 77 탭이며, 필터 계수의 종류는 불과 31 종류이다. 또, 1 비트 당의 D형 플립플롭 수는 불과 161단이다.
그리고, 여기서는 도시를 생략하지만, 복수의 하이 패스 유닛 필터 H10"를 종속 접속함으로써, 원하는 특성의 하이 패스 필터를 구성하는 것도 가능하다.
또, 상기 도 20 및 도 21은 처리 비트수를 16비트로 한 경우의 예를 나타내고 있지만, 처리 비트수를 늘리면로부터 깊은 감쇠를 가지는 특성을 얻을 수 있다. 환언하면, 감쇠량이 처리 비트수에 의존하는 디지털 필터를 얻을 수 있다.
이상 상세하게 설명한 바와 같이, 본 실시예에 의하면, 소정의 기본적인 수치열을 필터 계수로 하는 1종류의 유닛 필터 L1n" 또는 H1n"를 종속 접속함으로써, 이 종속 접속만으로, 원하는 주파수 특성을 가지는 FIR 필터의 필터 계수를 얻을 수 있다. 따라서, 필터 설계법이 매우 단순해 생각하기 쉽고, 숙련된 기술자가 아니어도 필터 설계를 극히 간단하게 행할 수 있다.
또, 전술한 방법을 적용하여 설계되는 필터 회로에 필요한 탭수는 매우 적어지고, 또한 각 탭 출력에 대하여 필요한 필터 계수의 종류도 불과로 양호한으로부터, 필터 회로의 연산부의 구성을 극히 간단하게 할 수 있다. 따라서, 회로 소자수를 대폭 삭감하여 필터 회로의 규모를 작게 할 수 있다. 또, 전술한 방법을 적용하여 설계되는 필터 회로는, 전혀 동일 패턴의 반복으로 이루어지는 극히 단순한 구성이므로, 집적화에 즈음하여 공정수를 단축할 수 있고, IC화를 용이하게 할 수 있다는 메리트도 가진다.
그리고, 기출원의 5탭 유닛 필터 L1n, H1n 대하여도, 1종류의 종속 접속만으로 원하는 특성의 디지털 필터를 설계할 수 있다. 그러나, 좁은 밴드 폭의 디지털 필터를 설계하기 위해서는 본 실시예에 비해 매우 많은 종속 단수를 필요로 하여, 사용하는 탭이나 D형 플립플롭의 수는 매우 많이된다.
그러므로, 1종류의 5탭 유닛 필터 L1n, H1n만으로 디지털 필터를 설계하는 것은 현실적이지 않고, 복수개 종류의 유닛 필터를 조합시켜 주파수 대역의 빼돌림을할 필요가 있었다. 이에 대하여, 본 실시예에서는, 유닛 필터 L1n" 또는 H1n"가 적은 종속수로 좁은 밴드 폭을 실현할 수 있고의 것으로, 1종류의 유닛 필터 L1n" 또는 H1n"의 종속 접속만으로 디지털 필터를 설계할 수 있다.
(제2 실시예)
다음에, 본 발명의 제2 실시예에 대하여 설명한다. 도 22는 전술한 로우 패스 필터｛1L(2.6)(10)*2L(2.6)10｝64를 나타낸 도면이며, (a)는 그 회로 구성을 나타내고, (b)는 사용하는 클록을 나타내고 있다.
도 22에 나타낸 로우 패스 필터는, 기준 클록 CK에 따라 동작하는 D형 플립플롭(51, 56)과 16배 주파수의 클록 16CK에 따라 동작하는 D형 플립플롭(53) 및 4단 처리부(54)와 1/16배 주파수의 클록 CK1에 따라 동작하는 멀티플렉서(52) 및 데이터 셀렉터(55)를 구비하여 구성되어 있다. 상기 4단 처리부(54)는, 로우 패스 필터｛1L(2.6)116*2L(2.6)116｝4에 의해 구성되어 있다.
초단의 D형 플립플롭(51)에 입력된 데이터는, 멀티플렉서(52)의 단자 A 측에 입력된다. 이 멀티플렉서(52)의 단자 B 측에는, 데이터 셀렉터(55)의 단자 B로부터 출력된 로우 패스 필터 처리 결과의 데이터가 입력된다. 멀티플렉서(52)는, 이들 단자 A, B에 입력되는 데이터의 어느 쪽인지를 선택적으로 다음 단의 D형 플립플롭(53)에 출력한다.
이 예에서는, 멀티플렉서(52)에 클록 CK1가 주어지고 타이밍에서 단자 A측을 선택하는 동시에 그 이외의 타이밍에서는 단자 B측을 선택하여, 그 선택한 데이터를 D형 플립플롭(53)에 출력한다. D형 플립플롭(53)은, 멀티플렉서(52)로부터 공급된 데이터를 일단 유지하고, 4단 처리부(54)에 출력한다.
4단 처리부(54)는, D형 플립플롭(53)로부터 공급되는 데이터에 대하여｛1L(2.6)*2L(2.6)｝4의 로우 패스 필터 처리를 가한다. 이 4단 처리부(54)로부터 출력된 데이터는, 데이터 셀렉터(55)에 입력된다. 데이터 셀렉터(55)는, 4단 처리부(54)로부터 공급되는 데이터를 D형 플립플롭(56) 또는 멀티플렉서(52)의 어느 쪽인가에 선택적으로 출력한다.
즉, 데이터 셀렉터(55)는, 클록 CK1가 주어지고 타이밍에서 단자 A측을 선택하여, 4단 처리부(54)로부터 공급되는 데이터를 D형 플립플롭(56)에 출력한다. 또, 그 이외의 타이밍에서는 단자 B측을 선택하여, 4단 처리부(54)로부터 공급되는 데이터를 멀티플렉서(52)에 출력한다.
이상과 같은 구성에 의하여, D형 플립플롭(51)을 통해서 입력된 데이터는, 4단 처리부(54)에 있어서｛1L(2.6)*2L(2.6)｝4의 로우 패스 필터 처리가 16회 반복 행해지고, 그 결과 얻어진 데이터가 D형 플립플롭(56)을 통해서 출력된다. 이로써, 입력된 데이터에 대하여｛1L(2.6)(10)*2L(2.6)10｝64로 마찬가지의 처리가 행해진다.
전술한 제1 실시예에서는, 1종류의 유닛 필터를 종속 접속하는만으로 디지털 필터를 구성할 수 있어 상기 디지털 필터는 전혀 동일 패턴의 반복으로 이루어진다. 제2 실시예에서는, 이 동일 패턴의 반복 부분을 루프 회에 의해 구성함으로써, 사용하는 탭수를 또한 삭감할 수 있다. 전술한 제1 실시예에서는 1 비트 맞아 필요한 탭수는 49개, 탭의 종류는 23개인 것에 대하여, 제2 실시예에서는 탭수를 21개, 탭의 종류를 11개에 각각 줄일 수가 있다.
도 23은 도 22와 같이 구성한 로우 패스 필터의 주파수 특성을 나타낸 도면이며, 게인을 대수 눈금으로 나타내고 있다. 도 23(b)은 도 23(a)에 나타낸 특성의 일부 확대도이다. 이 도 23과 전술한 도 20을 비교하면 명백한 바와 같이, 도 22와 같이 로우 패스 필터를 구성한 경우도, 도 20으로 대략 같은 정도의 주파수 특성을 얻을 수 있다.
그리고, 여기서는, 로우 패스 필터의 구성예에 대하여 나타냈으나, 하이 패스 필터나 밴드 패스 필터 등에 대하여도 마찬가지로 루프 회로를 사용하여 구성하는 것이 가능하며, 이로써 사용하는 탭수를 또한 적게 할 수 있다.
이상으로 설명한 제1 및 제2 실시예에 의한 디지털 필터의 설계 방법을 실현하기 위한 장치는, 하드웨어 구성, DSP, 소프트 웨어의 어느 쪽에 의해서도 실현하는 것이 가능하다. 예를 들면 소프트 웨어에 의해 실현되는 경우, 필터 설계 장치는 컴퓨터의 CPU 또는 MPU, RAM, ROM 등으로 구성되며, RAM나 ROM 또는 하드 디스크 등에 기억된 프로그램이 동작함으로써 실현할 수 있다.
따라서, 컴퓨터가 상기 본 실시예의 기능을 다하도록 동작시키는 프로그램을 예를 들면 CD－ROM와 같은 기록 매체에 기록하고, 이것을 컴퓨터에 읽어들이게 함으로써 실현할 수 있는 것이다. 상기 프로그램을 기록하는 기록매체로서는, CD－ROM 이외에, 플렉시블 디스크, 하드 디스크, 자기 테이프, 광디스크, 광자기 디스크, DVD, 불휘발성 성 메모리 카드 등을 사용할 수 있다. 또, 상기 프로그램을 인터넷 등의 네트워크를 통하여 컴퓨터에 다운로드함으로써서도 실현할 수 있다.
즉, 각종의 유닛 필터에 관한 필터 계수를 정보로서 RAM 또는 ROM 등의 메모리로 유지해 두어 사용자가 유닛 필터에 관한 임의의 조합을 지시하면, CPU가, 상기 메모리에 유지되어 있는 필터 계수의 정보를 사용하여, 지시된 조합에 대응하는 필터 계수를 연산하여 FIR 필터를 구하도록 할 수 있다.
예를 들면, 각종의 유닛 필터를 아이콘화하여 두고(각 아이콘에 대응하여 필터 계수를 정보로서 유지하고 있다), 사용자가 이들 아이콘을 디스플레이 화면 상에서 임의로 조합시켜 배치함으로써, CPU가 그 배열에 대응하는 필터 계수를 자동적으로 연산하여 구하도록 해도 된다. 또, 구한 필터 계수를 자동적으로 FFT 변환하고, 그 결과를 주파수-게인 특성도으로서 표시하도록 하면, 설계한 필터의 특성을 확인할 수 있고, 필터 설계를보다 용이하게 행할 수 있다.
그리고, 컴퓨터가 공급된 프로그램을 실행함으로써 전술한 실시예의 기능이 실현되는 뿐만이 아니라, 그 프로그램이 컴퓨터에 있어서 가동하고 있는 OS(operating system) 또는 다른 애플리케이션 소프트 등과 공동하여 전술한 실시예의 기능이 실현되는 경우나, 공급된 프로그램의 처리의 모두 또는 일부가 컴퓨터의 기능 확장 보드나 기능 확장 유닛에 의해 행해지는 전술한 실시예의 기능이 실현되는 경우도, 이러한 프로그램은 본 발명의 실시예에 포함된다.
그리고, 상기 제1 및 제2 실시예에서는, 도 2a 및 2b에 나타낸 대칭형의 수치열을 반으로 나누어 비대칭형의3탭 유닛 필터의 필터 계수로 하였으나, 원래의 대칭형의 수치열은 이것에 한정되는 것은 아니다. 예를 들면, 도 24a에 나타낸 바와 같이 생성한 5탭 로우 패스 유닛 2차 필터 L20이나, 도 24b에 나타낸 바와 같이 생성한 5탭 하이 패스 유닛 2차 필터 H20의 대칭형의 수치열을 사용해도 된다.
또, 상기 도 2 및 도 24에 나타낸 것 이외에도, 절대치가 "1"로 "8"의 수치를 사용하여 전술한 수치열과 다른 수치열을 5탭 유닛 필터의 필터 계수로 하고, 그 수치열을 반으로 나누어 3탭 유닛 필터의 필터 계수로 하도록 해도 된다.
그 외, 상기 실시예는, 어느 쪽도 본 발명을 실시하는데 있어서의 구체화의 일례를 나타낸 것에 지나지 않고, 이로써 본 발명의 기술적 범위가 한정적으로 해석되어는 되지 않는 것이다. 즉, 본 발명은 그 정신, 또는 그 주요한 특징으로부터 일탈하지 않고, 다양한 형태로 실시할 수 있다.
본 발명은, 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를 각각 수배한 후, 가산하여 출력하는 타입의 FIR 디지털 필터에 유용하다.

Claims (22)

  1. 복수의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터를 설계하는 방법에 있어서,
    수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터를 사용하여, 상기 기본 필터를 복수개 종속 접속함으로써 필터 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,
    상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터의 설계 방법.
  3. 제2항에 있어서,
    상기 소정의 대칭형의 수치열이 -1, 0, 9, 16, 9, 0, -1의 비율로 이루어지고,
    상기 비대칭형의 필터 계수는, 그 수치열이 -(1-N/8), 0, (9-N/8), 8, 및 8, (9-N/8), 0, -(1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터의 설계 방법.
  4. 복수의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터를 설계하는 방법으로서,
    수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터를 사용하여, 상기 기본 필터를 복수개 종속 접속함으로써 필터 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  5. 제4항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,
    상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터의 설계 방법.
  6. 제5항에 있어서,
    상기 소정의 대칭형의 수치열이 1, 0, -9, 16, -9, 0, 1의 비율로 이루어지고,
    상기 비대칭형의 필터 계수는, 그 수치열이 (1-N/8), 0, -(9-N/8), 8, 및 8, -(9-N/8), 0, (1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터의 설계 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수에 대응하는 각 탭의 사이에 n 클록 분의 지연을 삽입함으로써 필터의 통과 주파수 대역을 조정하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  8. 수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터에 관한 정보를 유지하는 기본 필터 유지 수단과,
    상기 기본 필터의 종속 접속 수를 지시하는 종속 접속 수단과,
    상기 기본 필터 유지 수단에 의해 유지되어 있는 정보를 사용하여, 상기 종속 접속 수단에 의해 지시된 종속수에 대응하는 필터 계수를 구하는 필터 계수 연산 수단을 구비한 것을 특징으로 하는 디지털 필터의 설계 장치.
  9. 수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터에 관한 정보를 유지하는 기본 필터 유지 수단과,
    상기 기본 필터의 종속 접속 수를 지시하는 종속 접속 수단과,
    상기 기본 필터 유지 수단에 의해 유지되어 있는 정보를 사용하여, 상기 종속 접속 수단에 의해 지시된 종속수에 대응하는 필터 계수를 구하는 필터 계수 연산 수단을 구비한 것을 특징으로 하는 디지털 필터의 설계 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수에 대응하는 각 탭의 사이에 n 클록 분의 지연을 삽입함으로써 필터의 통과 주파수 대역을 조정하는 지연 수단을 구비한 것을 특징으로 하는 디지털 필터의 설계 장치.
  11. 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를, 청구의 범위 제1항 내지 내지 제7항 중 어느 한 항에 기재된 필터 설계 방법에 의해 구해진 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 것을 특징으로 하는 디지털 필터.
  12. 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터에 있어서,
    수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 기본 필터를 구성하고, 상기 기본 필터를 복수개 종속 접속하여 이루어지는 것을 특징으로 하는 디지털 필터.
  13. 제12항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,
    상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터.
  14. 제13항에 있어서,
    상기 소정의 대칭형의 수치열이 -1, 0, 9, 16, 9, 0, -1의 비율로 이루어지는 것을 특징으로 하는 디지털 필터.
  15. 제14항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 그 수치열이 -(1-N/8), 0, (9-N/8), 8, 및 8, (9-N/8), 0, -(1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터.
  16. 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터에 있어서,
    수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 기본 필터를 구성하고, 상기 기본 필터를 복수개 종속 접속하여 이루어지는 것을 특징으로 하는 디지털 필터.
  17. 제16항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,
    상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터.
  18. 제17항에 있어서,
    상기 소정의 대칭형의 수치열이 1, 0, -9, 16, -9, 0, 1의 비율로 이루어지는 것을 특징으로 하는 디지털 필터.
  19. 제18항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 그 수치열이 (1-N/8), 0, -(9-N/8), 8, 및 8, -(9-N/8), 0, (1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터.
  20. 제12항 내지 제19항 중 어느 한 항에 있어서,
    상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수에 대응하는 각 탭의 사이에 n 클록 분의 지연을 삽입하기 위한 지연 수단을 구비한 것을 특징으로 하는 디지털 필터.
  21. 제1항 내지 제7항 중 어느 한 항에 기재된 필터 설계 방법에 관한 처리 스텝을 컴퓨터로 실행시키기 위한 디지털 필터 설계용 프로그램.
  22. 제8항 내지 제10항 중 어느 한 항에 기재된 각 수단으로서 컴퓨터를 기능시키기 위한 디지털 필터 설계용 프로그램.
KR1020057006905A 2002-10-21 2003-10-20 디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용프로그램, 디지털 필터 KR20050075365A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002306316 2002-10-21
JPJP-P-2002-00306316 2002-10-21

Publications (1)

Publication Number Publication Date
KR20050075365A true KR20050075365A (ko) 2005-07-20

Family

ID=32105205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006905A KR20050075365A (ko) 2002-10-21 2003-10-20 디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용프로그램, 디지털 필터

Country Status (6)

Country Link
EP (1) EP1557947A1 (ko)
JP (1) JPWO2004036747A1 (ko)
KR (1) KR20050075365A (ko)
CN (1) CN1706101A (ko)
TW (1) TW200414675A (ko)
WO (1) WO2004036747A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473166B2 (en) 2014-04-23 2016-10-18 Samsung Electronics Co., Ltd. Analog-to-digital converter and an image sensor including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006053508A1 (de) * 2006-11-14 2008-05-15 Zinoviy, Lerner, Dipl.-Ing. Verfahren zur digitalen Signalverarbeitung
DE102006053511A1 (de) * 2006-11-14 2008-05-15 Zinoviy, Lerner, Dipl.-Ing. Verfahren zur digital Bandpaß-FIR-Filterung
DE102006053510A1 (de) * 2006-11-14 2008-05-15 Zinoviy, Lerner, Dipl.-Ing. Verfahren zur digitalen nichtrekursiven Signalverarbeitung
WO2009047673A2 (en) * 2007-10-08 2009-04-16 St-Nxp Wireless (Holding) Ag Fir digital to analog converter
JP4472769B2 (ja) * 2007-12-28 2010-06-02 株式会社シグネット リアルタイム震度計とそれを用いた震度等の予知方法
US8949303B2 (en) 2008-06-10 2015-02-03 Japanese Science And Technology Agency Filter
JP2010041311A (ja) * 2008-08-04 2010-02-18 Japan Science & Technology Agency フィルタ、フィルタの構成システム及び構成方法
JP2010021860A (ja) * 2008-07-11 2010-01-28 Japan Science & Technology Agency 帯域分離フィルタ及び帯域分離方法
EP2436114B1 (en) * 2010-02-20 2019-07-10 Huawei Technologies Co., Ltd. Filter device and method for providing a filter device
US10135424B2 (en) * 2015-02-27 2018-11-20 Microchip Technology Germany Gmbh Digital filter with confidence input

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE467680B (sv) * 1990-12-19 1992-08-24 Johan Hellgren Digital filterbank med minskad effektfoerbrukning
JPH05243908A (ja) * 1991-12-06 1993-09-21 Nec Corp ろ波器
JPH05235701A (ja) * 1992-02-25 1993-09-10 Nippon Steel Corp 環状畳み込みによるディジタルフィルタバンク処理方法及び装置
GB9226536D0 (en) * 1992-12-21 1993-02-17 Unilever Plc Foodstuffs and other compositions
JPH1079686A (ja) * 1996-09-02 1998-03-24 Ricoh Co Ltd ディジタル相関器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473166B2 (en) 2014-04-23 2016-10-18 Samsung Electronics Co., Ltd. Analog-to-digital converter and an image sensor including the same

Also Published As

Publication number Publication date
EP1557947A1 (en) 2005-07-27
TW200414675A (en) 2004-08-01
CN1706101A (zh) 2005-12-07
JPWO2004036747A1 (ja) 2006-02-16
WO2004036747A1 (ja) 2004-04-29

Similar Documents

Publication Publication Date Title
US7529788B2 (en) Digital filter design method and device, digital filter design program, and digital filter
JPWO2006048958A1 (ja) デジタルフィルタおよびその設計方法、設計装置、デジタルフィルタ設計用プログラム
JP4300272B2 (ja) デジタルフィルタおよびその設計方法
KR20050075365A (ko) 디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용프로그램, 디지털 필터
JP2008021119A (ja) デジタルフィルタおよびこれを用いた画像処理装置
US20050289206A1 (en) Digital filter design method and device, digital filter design program, digital filter
US20020062328A1 (en) Digital filter and data processing method thereof
KR20050071604A (ko) 디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용프로그램, 디지털 필터
US7590675B2 (en) Digital filter, design method thereof, design device, and digital filter design program
EP1533898A1 (en) Digital filter designing method, digital filter designing program, digital filter
US6486813B1 (en) Oversampling circuit digital/analog converter
US20050171988A1 (en) Digital filter design method and device, digital filter design program, and digital filter
WO2003047097A1 (fr) Procede de conception d'un filtre numerique, appareil de projet, programme de projet pour la realisation d'un tel filtre, et filtre numerique y relatif
JP4265119B2 (ja) デジタルフィルタ
US6486814B2 (en) Digital-to-analog converter using different multiplicators between first and second portions of a data holding period
US20050120067A1 (en) Digital filter designing method, digital filter designing program, digital filter
JP4300273B2 (ja) 音質調整装置及びこれに用いるフィルタ装置、音質調整方法、フィルタの設計方法
JP2005020554A (ja) デジタルフィルタ
US7190751B1 (en) Multi-stage filter circuit and digital signal processing circuit employing the same
US6489910B1 (en) Oversampling circuit and digital/analog converter
EP1187334A1 (en) Oversampling circuit and digital/analog converter
JPS63300616A (ja) ディジタル補間器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid