JPH1079686A - ディジタル相関器 - Google Patents
ディジタル相関器Info
- Publication number
- JPH1079686A JPH1079686A JP8250990A JP25099096A JPH1079686A JP H1079686 A JPH1079686 A JP H1079686A JP 8250990 A JP8250990 A JP 8250990A JP 25099096 A JP25099096 A JP 25099096A JP H1079686 A JPH1079686 A JP H1079686A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tap
- tap coefficient
- fir filter
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 整合フィルタを備えた同期捕捉回路とＰＮ信
号同期回路とで、共通する部分を兼用することにより、
ハード規模を小さくし、回路面積の縮小、コストの低
減、消費電力の抑制などを図る。 【解決手段】 ＤＭＦとして動作させる場合、スイッチ
群１３はＤＭＦ用のタップ係数１４を、スイッチ１８は
定数発生回路１６を選択するように切り替えられる。乗
算器１９からの信号はＦＩＲフィルタ１０に入力され、
ここでＤＭＦのタップ係数との相関値を得ることができ
る。相関器として使用する場合は、スイッチ群１３はロ
ーパスフィルタ用の係数１５を、スイッチ１８は、ＰＮ
信号発生回路１７を選択するように切り替えられる。こ
れにより、乗算器１９では入力信号とＰＮ信号との乗算
が行われ、さらに乗算器出力はローパスフィルタとして
動作するＦＩＲフィルタ１０に入力される。
号同期回路とで、共通する部分を兼用することにより、
ハード規模を小さくし、回路面積の縮小、コストの低
減、消費電力の抑制などを図る。 【解決手段】 ＤＭＦとして動作させる場合、スイッチ
群１３はＤＭＦ用のタップ係数１４を、スイッチ１８は
定数発生回路１６を選択するように切り替えられる。乗
算器１９からの信号はＦＩＲフィルタ１０に入力され、
ここでＤＭＦのタップ係数との相関値を得ることができ
る。相関器として使用する場合は、スイッチ群１３はロ
ーパスフィルタ用の係数１５を、スイッチ１８は、ＰＮ
信号発生回路１７を選択するように切り替えられる。こ
れにより、乗算器１９では入力信号とＰＮ信号との乗算
が行われ、さらに乗算器出力はローパスフィルタとして
動作するＦＩＲフィルタ１０に入力される。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル相関
器、より詳細には、スペクトル拡散通信における復調方
式に関し、特に、ＤＳ方式において能動式による逆拡散
を行う場合の同期獲得に有用なディジタル相関器に関す
る。
器、より詳細には、スペクトル拡散通信における復調方
式に関し、特に、ＤＳ方式において能動式による逆拡散
を行う場合の同期獲得に有用なディジタル相関器に関す
る。
【０００２】
【従来の技術】特開平４−６１５２９号公報に記載のス
ペクトル拡散復調器においては、ディジタル・マッチト
・フィルタ（Ｄigital Ｍatched Ｆilter，以下ＤＭ
Ｆ）をＰＮ同期回路の初期同期捕捉に使用し、前記ＤＭ
Ｆによる初期同期回路と１次復調系とを組み合わせ、ハ
ード規模の縮小を行っている。
ペクトル拡散復調器においては、ディジタル・マッチト
・フィルタ（Ｄigital Ｍatched Ｆilter，以下ＤＭ
Ｆ）をＰＮ同期回路の初期同期捕捉に使用し、前記ＤＭ
Ｆによる初期同期回路と１次復調系とを組み合わせ、ハ
ード規模の縮小を行っている。
【０００３】スペクトル拡散通信におけるＰＮ信号同期
回路では受信信号と参照ＰＮ信号との位相差が数チップ
以上離れてしまうと、位相差の検出ができなくなるた
め、初期同期捕捉用の回路を別に用意する必要がある。
このため、この初期同期用回路として、従来、整合フィ
ルタを使用した回路が高速な同期捕捉方法として用いら
れてきた。
回路では受信信号と参照ＰＮ信号との位相差が数チップ
以上離れてしまうと、位相差の検出ができなくなるた
め、初期同期捕捉用の回路を別に用意する必要がある。
このため、この初期同期用回路として、従来、整合フィ
ルタを使用した回路が高速な同期捕捉方法として用いら
れてきた。
【０００４】図７は、ディジタル処理によるベースバン
ドでのディレイロックループ（Ｄelay lock loop，以下
ＤＬＬと略す）を使用した従来の構成例を示す図で、特
に、ベースバンドにおけるディジタルＰＮ信号同期回路
では、図７の局部発振回路１１５及び９０度位相器１１
４によって作られる９０度位相の異なる局部発振信号を
それぞれ、乗算器１１２，１１３で受信信号に掛け合わ
せることにより、受信信号の局部発振信号に対する同相
成分、直交成分を取り出して信号処理が行われる。ＰＮ
信号同期回路、ＰＮ信号の同期捕捉回路には、これら２
つの信号をＡＤコンバータ１１０，１１１でアナログか
らディジタルに変換された信号が入力される。
ドでのディレイロックループ（Ｄelay lock loop，以下
ＤＬＬと略す）を使用した従来の構成例を示す図で、特
に、ベースバンドにおけるディジタルＰＮ信号同期回路
では、図７の局部発振回路１１５及び９０度位相器１１
４によって作られる９０度位相の異なる局部発振信号を
それぞれ、乗算器１１２，１１３で受信信号に掛け合わ
せることにより、受信信号の局部発振信号に対する同相
成分、直交成分を取り出して信号処理が行われる。ＰＮ
信号同期回路、ＰＮ信号の同期捕捉回路には、これら２
つの信号をＡＤコンバータ１１０，１１１でアナログか
らディジタルに変換された信号が入力される。
【０００５】点線の四角１００で囲まれた部分がＤＬＬ
であり、点線の四角１０１で囲まれた部分が同期捕捉回
路の部分である。ＤＬＬ１００において、１９ａ〜１９
ｄは乗算器、１０ａ〜１０ｄはローパスフィルタであ
り、それぞれ乗算器とローパスフィルタ対になって相関
器１０２ａ〜１０２ｄとしての働きをする。また、１０
３ａ〜１０３ｄは２乗回路、１０４，１０５は加算回
路、１０６は減算回路、１７はＰＮ信号発生回路、１０
７は電圧制御発振器、１０８はループフィルタである。
ベースバンドにおけるＤＬＬ１００では、受信信号の同
相成分、直交成分それぞれと参照ＰＮ信号との相関をと
り、その２乗和を計算することで、相関信号の振幅成分
を得ることができる。このため、Ｅarly信号と受信信号
の相関は、相関器１０２ａ，１０２ｂからの相関信号
を、２乗回路１０３ａ，１０３ｂと加算回路１０４で２
乗和を求め、振幅成分を検出する。同様に、Ｌate信号
と受信信号の相をも、相関器１０２ｃ，１０２ｄからの
相関信号を、２乗回路１０３ｃ，１０３ｄと加算回路１
０５で２乗和を求め、振幅成分を検出する。これら２つ
の相関信号の振幅を減算器１０６で減算を行うことによ
り、位相比較特性を得ることができ、ループフィルタ１
０８を通して電圧制御発振器１０７に帰還することによ
り、ＰＮ信号の同期回路を形成することができる。同期
捕捉回路１０１において、１０ｅ，１０ｆはＤＭＦ、１
０３ｅ，１０３ｆは２乗回路、１０９はＰＮ信号の位相
を検出する回路、１１６は加算回路である。ベースバン
ド受信信号の同相成分、直交成分の２乗和を取ることで
相関信号の絶対値を得ることができる。ＤＭＦの出力は
１周期毎に１つのパルスを出すので、これをＰＮ信号位
相判定器１０９で検出し、ＰＮ信号の初期位相信号とし
てＰＮＧ１７へ伝達することにより、同期捕捉を行うこ
とができる。
であり、点線の四角１０１で囲まれた部分が同期捕捉回
路の部分である。ＤＬＬ１００において、１９ａ〜１９
ｄは乗算器、１０ａ〜１０ｄはローパスフィルタであ
り、それぞれ乗算器とローパスフィルタ対になって相関
器１０２ａ〜１０２ｄとしての働きをする。また、１０
３ａ〜１０３ｄは２乗回路、１０４，１０５は加算回
路、１０６は減算回路、１７はＰＮ信号発生回路、１０
７は電圧制御発振器、１０８はループフィルタである。
ベースバンドにおけるＤＬＬ１００では、受信信号の同
相成分、直交成分それぞれと参照ＰＮ信号との相関をと
り、その２乗和を計算することで、相関信号の振幅成分
を得ることができる。このため、Ｅarly信号と受信信号
の相関は、相関器１０２ａ，１０２ｂからの相関信号
を、２乗回路１０３ａ，１０３ｂと加算回路１０４で２
乗和を求め、振幅成分を検出する。同様に、Ｌate信号
と受信信号の相をも、相関器１０２ｃ，１０２ｄからの
相関信号を、２乗回路１０３ｃ，１０３ｄと加算回路１
０５で２乗和を求め、振幅成分を検出する。これら２つ
の相関信号の振幅を減算器１０６で減算を行うことによ
り、位相比較特性を得ることができ、ループフィルタ１
０８を通して電圧制御発振器１０７に帰還することによ
り、ＰＮ信号の同期回路を形成することができる。同期
捕捉回路１０１において、１０ｅ，１０ｆはＤＭＦ、１
０３ｅ，１０３ｆは２乗回路、１０９はＰＮ信号の位相
を検出する回路、１１６は加算回路である。ベースバン
ド受信信号の同相成分、直交成分の２乗和を取ることで
相関信号の絶対値を得ることができる。ＤＭＦの出力は
１周期毎に１つのパルスを出すので、これをＰＮ信号位
相判定器１０９で検出し、ＰＮ信号の初期位相信号とし
てＰＮＧ１７へ伝達することにより、同期捕捉を行うこ
とができる。
【０００６】
【発明が解決しようとする課題】図７に示したように、
整合フィルタを使用した方式はＰＮ信号同期回路とは別
に、同期捕捉用の回路を必要とするため、ハード規模が
大きくなる欠点がある。図８は、例えば、図７の従来技
術例に対して、本発明を適用した場合の一例を示す図
で、図８で図７と同じ役割を果たす構成要素に関しては
同じ番号が振り当ててある。この例は、Ｌate信号側の
２つの相関器１０２ｃと１０２ｄを本発明の相関器２０
０と２０１で置き換えたものである。切り替え信号によ
って、同期捕捉時は２００と２０１はＤＭＦとなるた
め、この２つの相関器の２乗和をＰＮ位相判定回路１０
９に入力することによって、同期捕捉を行うことができ
る。また、同期追従時には、２００と２０１は１０２ａ
や１０２ｂの相関器と同じ動作をする。このため、全体
としてＤＬＬとして動作させることができる。
整合フィルタを使用した方式はＰＮ信号同期回路とは別
に、同期捕捉用の回路を必要とするため、ハード規模が
大きくなる欠点がある。図８は、例えば、図７の従来技
術例に対して、本発明を適用した場合の一例を示す図
で、図８で図７と同じ役割を果たす構成要素に関しては
同じ番号が振り当ててある。この例は、Ｌate信号側の
２つの相関器１０２ｃと１０２ｄを本発明の相関器２０
０と２０１で置き換えたものである。切り替え信号によ
って、同期捕捉時は２００と２０１はＤＭＦとなるた
め、この２つの相関器の２乗和をＰＮ位相判定回路１０
９に入力することによって、同期捕捉を行うことができ
る。また、同期追従時には、２００と２０１は１０２ａ
や１０２ｂの相関器と同じ動作をする。このため、全体
としてＤＬＬとして動作させることができる。
【０００７】本発明は、整合フィルタを備えた同期捕捉
回路とＰＮ信号同期回路とで、共通する部分を兼用する
ことにより、ハード規模を小さくすることによって、回
路面積の縮小、コストの低減、消費電力の抑制などを目
的としてなされたものである。
回路とＰＮ信号同期回路とで、共通する部分を兼用する
ことにより、ハード規模を小さくすることによって、回
路面積の縮小、コストの低減、消費電力の抑制などを目
的としてなされたものである。
【０００８】請求項１の発明は、乗算器とローパスフィ
ルタからなる相関器と、ＤＭＦによる相関器との２つの
機能を切り替え可能な１つの回路で実現することによ
り、回路規模を低減することを目的とするものである。
ルタからなる相関器と、ＤＭＦによる相関器との２つの
機能を切り替え可能な１つの回路で実現することによ
り、回路規模を低減することを目的とするものである。
【０００９】請求項２，３，４の発明は、請求項１の発
明に対して、タップ係数の与え方を変え、機能の切り替
え方を簡略化することで、さらに回路構成が簡単になる
相関器を実現することにより、さらに回路規模を低減す
ることを目的とするものである。
明に対して、タップ係数の与え方を変え、機能の切り替
え方を簡略化することで、さらに回路構成が簡単になる
相関器を実現することにより、さらに回路規模を低減す
ることを目的とするものである。
【００１０】請求項５の発明は、乗算器とＦＩＲフィル
タからなる回路で、ＦＩＲフィルタを構成するタップの
１つを、前段にある乗算器で代用することにより、回路
をさらに簡略化することを目的とするものである。
タからなる回路で、ＦＩＲフィルタを構成するタップの
１つを、前段にある乗算器で代用することにより、回路
をさらに簡略化することを目的とするものである。
【００１１】請求項６の発明は、請求項５の発明を請求
項１の発明に適用することにより、乗算器の数が少な
く、切り替え可能な相関器を実現することにより、回路
規模を低減することを目的とするものである。
項１の発明に適用することにより、乗算器の数が少な
く、切り替え可能な相関器を実現することにより、回路
規模を低減することを目的とするものである。
【００１２】
【課題を解決するための手段】請求項１の発明は、第１
の信号と第２の信号を掛け合わせる乗算器と、タップ係
数を変化させることのできるＦＩＲフィルタからなり、
外部から切り替え信号によって、第１の状態では、前記
第１の信号と第２の信号を前記乗算器で掛け合わせ、ロ
ーパスフィルタないしはバンドパスフィルタとして働か
せるように第１のタップ係数群に設定された前記ＦＩＲ
フィルタを通すことによって第１の相関を得ることがで
きるようにし、第２の状態では、前記第１の信号とある
定数信号を前記乗算器で掛け合わせ、整合フィルタとし
て動作するように前記第２の信号の出力信号値を時間的
に逆順の並びになっている第２のタップ係数群に設定さ
れた前記ＦＩＲフィルタを通すことによって第２の相関
を得ることができるようにしたことを特徴とし、もっ
て、乗算器とローパスフィルタからなる相関器と、ＤＭ
Ｆによる相関器との２つの機能を切り替え可能な１つの
回路で実現することにより、回路規模を低減するように
したものである。
の信号と第２の信号を掛け合わせる乗算器と、タップ係
数を変化させることのできるＦＩＲフィルタからなり、
外部から切り替え信号によって、第１の状態では、前記
第１の信号と第２の信号を前記乗算器で掛け合わせ、ロ
ーパスフィルタないしはバンドパスフィルタとして働か
せるように第１のタップ係数群に設定された前記ＦＩＲ
フィルタを通すことによって第１の相関を得ることがで
きるようにし、第２の状態では、前記第１の信号とある
定数信号を前記乗算器で掛け合わせ、整合フィルタとし
て動作するように前記第２の信号の出力信号値を時間的
に逆順の並びになっている第２のタップ係数群に設定さ
れた前記ＦＩＲフィルタを通すことによって第２の相関
を得ることができるようにしたことを特徴とし、もっ
て、乗算器とローパスフィルタからなる相関器と、ＤＭ
Ｆによる相関器との２つの機能を切り替え可能な１つの
回路で実現することにより、回路規模を低減するように
したものである。
【００１３】請求項２の発明は、請求項１の発明におい
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、前記第１のタップ係数群を前記第２のタップ係数群
で各々割った第３のタップ係数群と、前記第２のタップ
係数群とのそれぞれと前記ＦＩＲフィルタへの入力信号
との積を取ることにより第１の相関を得、第２の状態で
は、前記ＦＩＲフィルタにおいて、各タップ係数を前記
第２のタップ係数群のみと前記ＦＩＲフィルタへの入力
信号との積を取ることにより第２の相関を得ることを特
徴とし、もって、請求項１の発明に対して、タップ係数
の与えかたを変え、機能の切り替え方を簡略化すること
で、さらに回路構成が簡単になる相関器を実現すること
により、さらに回路規模を低減するようにしたものであ
る。
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、前記第１のタップ係数群を前記第２のタップ係数群
で各々割った第３のタップ係数群と、前記第２のタップ
係数群とのそれぞれと前記ＦＩＲフィルタへの入力信号
との積を取ることにより第１の相関を得、第２の状態で
は、前記ＦＩＲフィルタにおいて、各タップ係数を前記
第２のタップ係数群のみと前記ＦＩＲフィルタへの入力
信号との積を取ることにより第２の相関を得ることを特
徴とし、もって、請求項１の発明に対して、タップ係数
の与えかたを変え、機能の切り替え方を簡略化すること
で、さらに回路構成が簡単になる相関器を実現すること
により、さらに回路規模を低減するようにしたものであ
る。
【００１４】請求項３の発明は、請求項１の発明におい
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、各タップ係数を前記第１のタップ係数のみと前記Ｆ
ＩＲフィルタへの入力信号との積を取ることにより第１
の相関を得、前記第２の状態では、前記ＦＩＲフィルタ
において、前記第２のタップ係数群を前記第１のタップ
係数群で各々割った第４のタップ係数群と、前記第１の
タップ係数群とのそれぞれと前記ＦＩＲフィルタへの入
力信号との積を取ることにより、第２の相関を得ること
を特徴とし、もって、請求項１の発明に対して、タップ
係数の与えかたを変え、機能の切り替え方を簡略化する
ことで、さらに回路構成が簡単になる相関器を実現する
ことにより、さらに回路規模を低減するようにしたもの
である。
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、各タップ係数を前記第１のタップ係数のみと前記Ｆ
ＩＲフィルタへの入力信号との積を取ることにより第１
の相関を得、前記第２の状態では、前記ＦＩＲフィルタ
において、前記第２のタップ係数群を前記第１のタップ
係数群で各々割った第４のタップ係数群と、前記第１の
タップ係数群とのそれぞれと前記ＦＩＲフィルタへの入
力信号との積を取ることにより、第２の相関を得ること
を特徴とし、もって、請求項１の発明に対して、タップ
係数の与えかたを変え、機能の切り替え方を簡略化する
ことで、さらに回路構成が簡単になる相関器を実現する
ことにより、さらに回路規模を低減するようにしたもの
である。
【００１５】請求項４の発明は、請求項１の発明におい
て、前記第２の信号が＋１か−１のどちらかの値のみを
取る場合に、前記第１の状態では、前記ＦＩＲフィルタ
のタップ係数に前記第１のタップ係数群を設定し、その
タップ出力の総和を取ることによって、第１の相関を
得、前記第２の状態では、前記ＦＩＲフィルタを構成す
るシフトレジスタ出力を、タップ係数が１となる場合に
加算し、タップ係数が−１となる場合に、加算器を減算
器に切り替えることによって減算を行い、第２の相関を
得ることを特徴とし、もって、請求項１の発明に対し
て、タップ係数の与えかたを変え、機能の切り替え方を
簡略化することで、さらに回路構成が簡単になる相関器
を実現することにより、さらに回路規模を低減するよう
にしたものである。
て、前記第２の信号が＋１か−１のどちらかの値のみを
取る場合に、前記第１の状態では、前記ＦＩＲフィルタ
のタップ係数に前記第１のタップ係数群を設定し、その
タップ出力の総和を取ることによって、第１の相関を
得、前記第２の状態では、前記ＦＩＲフィルタを構成す
るシフトレジスタ出力を、タップ係数が１となる場合に
加算し、タップ係数が−１となる場合に、加算器を減算
器に切り替えることによって減算を行い、第２の相関を
得ることを特徴とし、もって、請求項１の発明に対し
て、タップ係数の与えかたを変え、機能の切り替え方を
簡略化することで、さらに回路構成が簡単になる相関器
を実現することにより、さらに回路規模を低減するよう
にしたものである。
【００１６】請求項５の発明は、第１の信号と第２の信
号を掛け合わせる乗算器とＦＩＲフィルタからなり、該
ＦＩＲフィルタの任意のタップ位置のタップ係数値を掛
け合わされた前記第２の信号と、前記第１の信号を前記
乗算器で掛け合わせ、前記タップ位置以外のタップ係数
はその係数値を前記タップ係数値で割った値をタップ係
数とし、前記タップ位置はタップ係数値を１にしたこと
を特徴とし、もって、乗算器とＦＩＲフィルタからなる
回路で、ＦＩＲフィルタを構成するタップの１つを、前
段にある乗算器で代用することにより、回路をさらに簡
略化するようにしたものである。
号を掛け合わせる乗算器とＦＩＲフィルタからなり、該
ＦＩＲフィルタの任意のタップ位置のタップ係数値を掛
け合わされた前記第２の信号と、前記第１の信号を前記
乗算器で掛け合わせ、前記タップ位置以外のタップ係数
はその係数値を前記タップ係数値で割った値をタップ係
数とし、前記タップ位置はタップ係数値を１にしたこと
を特徴とし、もって、乗算器とＦＩＲフィルタからなる
回路で、ＦＩＲフィルタを構成するタップの１つを、前
段にある乗算器で代用することにより、回路をさらに簡
略化するようにしたものである。
【００１７】請求項６の発明は、請求項１の発明におい
て、前記ＦＩＲフィルタの任意のタップ位置のタップ係
数値を掛け合わされた前記第２の信号と、前記第１の信
号を前記乗算器で掛け合わせ、前記第１の状態では、前
記ＦＩＲフィルタの任意のタップ位置のタップ係数を掛
け合わされた前記第２の信号と、前記第１の信号を掛け
合わせ、前記第２の状態では、前記ＦＩＲフィルタの前
記タップ位置のタップ係数値に設定された設定数信号
を、前記第１の信号を掛け合わせ、前記タップ位置以外
のタップ係数はその係数値を前記タップ係数値で割った
値をタップ係数とし、該タップ位置はタップ係数値を１
にしたことを特徴とし、もって、請求項５の発明を請求
項１の発明に適用することにより、乗算器の数が少な
く、切り替え可能な相関器を実現することにより、回路
規模を低減するようにしたものである。
て、前記ＦＩＲフィルタの任意のタップ位置のタップ係
数値を掛け合わされた前記第２の信号と、前記第１の信
号を前記乗算器で掛け合わせ、前記第１の状態では、前
記ＦＩＲフィルタの任意のタップ位置のタップ係数を掛
け合わされた前記第２の信号と、前記第１の信号を掛け
合わせ、前記第２の状態では、前記ＦＩＲフィルタの前
記タップ位置のタップ係数値に設定された設定数信号
を、前記第１の信号を掛け合わせ、前記タップ位置以外
のタップ係数はその係数値を前記タップ係数値で割った
値をタップ係数とし、該タップ位置はタップ係数値を１
にしたことを特徴とし、もって、請求項５の発明を請求
項１の発明に適用することにより、乗算器の数が少な
く、切り替え可能な相関器を実現することにより、回路
規模を低減するようにしたものである。
【００１８】
（請求項１の発明）図１は、請求項１のの発明の実施例
を示す図で、図中、１９及びＭ0〜Ｍnは乗算器、１０は
ＦＩＲフィルタ、１１はシフトレジスタ群、１２は総和
を求める加算器、１３は切り替えスイッチ群、１４はＤ
ＭＦ用のタップ係数、１５はローパスフィルタとなるよ
うに設定されたタップ係数で、例えば、１４のＤＭＦ用
タップ係数に、１１chip Barker 系列を１chipあたり２
つ設定する場合、タップ数ｎは２２になり、それぞれ、 [P0,P1,…,P21]=[-1,-1,1,1,-1,-1,-1,-1,1,1,-1,-1,-1,-1,-1,-1,1,1,1,1,1,1] …（１） と設定すればよい。また、１６は定数を発生する定数発
生回路、１７はＰＮ信号発生回路、１８は定数発生回路
１６とＰＮ信号発生回路１７を選択する切り替えスイッ
チで、ＰＮ信号以外の信号と入力信号との相関をとる場
合には、ＰＮ信号発生回路１７の部分に入力信号と相関
を取るべき信号源を接続すればよい。
を示す図で、図中、１９及びＭ0〜Ｍnは乗算器、１０は
ＦＩＲフィルタ、１１はシフトレジスタ群、１２は総和
を求める加算器、１３は切り替えスイッチ群、１４はＤ
ＭＦ用のタップ係数、１５はローパスフィルタとなるよ
うに設定されたタップ係数で、例えば、１４のＤＭＦ用
タップ係数に、１１chip Barker 系列を１chipあたり２
つ設定する場合、タップ数ｎは２２になり、それぞれ、 [P0,P1,…,P21]=[-1,-1,1,1,-1,-1,-1,-1,1,1,-1,-1,-1,-1,-1,-1,1,1,1,1,1,1] …（１） と設定すればよい。また、１６は定数を発生する定数発
生回路、１７はＰＮ信号発生回路、１８は定数発生回路
１６とＰＮ信号発生回路１７を選択する切り替えスイッ
チで、ＰＮ信号以外の信号と入力信号との相関をとる場
合には、ＰＮ信号発生回路１７の部分に入力信号と相関
を取るべき信号源を接続すればよい。
【００１９】次に動作について説明する。ＤＭＦとして
本発明を動作させる場合、スイッチ群１３はタップ係数
がＤＭＦ用のタップ係数１４を選択するように切り替え
られる。また、スイッチ１８は定数発生回路１６を選択
するように切り替えられる。このとき、乗算器１９へは
入力信号と定数が入力されるため、その出力は定数倍さ
れるだけである。よって、この場合、入力信号は単にＦ
ＩＲフィルタに入力されるのと本質的に変わらない。よ
って、乗算器１９からの信号はＦＩＲフィルタ１０に入
力され、ここでＤＭＦのタップ係数との相関値を得るこ
とができる。
本発明を動作させる場合、スイッチ群１３はタップ係数
がＤＭＦ用のタップ係数１４を選択するように切り替え
られる。また、スイッチ１８は定数発生回路１６を選択
するように切り替えられる。このとき、乗算器１９へは
入力信号と定数が入力されるため、その出力は定数倍さ
れるだけである。よって、この場合、入力信号は単にＦ
ＩＲフィルタに入力されるのと本質的に変わらない。よ
って、乗算器１９からの信号はＦＩＲフィルタ１０に入
力され、ここでＤＭＦのタップ係数との相関値を得るこ
とができる。
【００２０】次に、本発明を乗算器とローパスフィルタ
からなる相関器として使用する場合について説明する。
この場合、スイッチ群１３はタップ係数がローパスフィ
ルタ用の係数１５を選択するように切り替えられる。ま
た、スイッチ１８は、ＰＮ信号発生回路１７を選択する
ように切り替えられる。前述のように、スペクトル拡散
通信の復調系外に本発明を適用する場合は、ここには入
力信号と相関を取るべき信号源を選択するようにすれば
よい。これにより、乗算器１９では入力信号とＰＮ信号
との乗算が行われ、さらに乗算器出力はローパスフィル
タとして動作するＦＩＲフィルタ１０に入力される。こ
れにより、入力信号とＰＮ信号発生回路１７の発生する
ＰＮ信号との相関を取ることができる。
からなる相関器として使用する場合について説明する。
この場合、スイッチ群１３はタップ係数がローパスフィ
ルタ用の係数１５を選択するように切り替えられる。ま
た、スイッチ１８は、ＰＮ信号発生回路１７を選択する
ように切り替えられる。前述のように、スペクトル拡散
通信の復調系外に本発明を適用する場合は、ここには入
力信号と相関を取るべき信号源を選択するようにすれば
よい。これにより、乗算器１９では入力信号とＰＮ信号
との乗算が行われ、さらに乗算器出力はローパスフィル
タとして動作するＦＩＲフィルタ１０に入力される。こ
れにより、入力信号とＰＮ信号発生回路１７の発生する
ＰＮ信号との相関を取ることができる。
【００２１】（請求項２の発明）図２は、請求項２の発
明の実施例を説明するための図で、この実施例は、ＦＩ
Ｒフィルタのタップ係数の与えかたを変えることによ
り、回路をさらに簡略化するようにしたもので、図２
は、図１のＦＩＲフィルタ１０に相当する部分を抜き出
して示したたものである。図２において、図１と同じ役
割を果たす構成要素に関しては同じ番号が振り当ててあ
る。図２において、２１は図１の切り替えスイッチ群１
３にかわるスイッチ群である。また、Ｎ0〜Ｎnは乗算器
である。また、図２で、乗算器Ｍ0〜Ｍnには、整合フィ
ルタの係数をローパスフィルタの係数で割った値が新た
なタップ係数として入力される。また、乗算器Ｎ0〜Ｎn
には、ローパスフィルタのタップ係数ｈ0〜ｈnが入力さ
れる。ＦＩＲフィルタ１０をＤＭＦとして動作させる場
合、切り替えスイッチ２１は、乗算器Ｍ0〜Ｍn側が選択
されるように切り替えられる。任意の位置ｉのシフトレ
ジスタに掛け合わされるタップ係数は（Ｐi／ｈi）×ｈ
iとなり、結局、Ｐｉが乗算されたのと同じ結果にな
る。ＦＩＲフィルタ１０をローパスフィルタとして動作
させる場合は、切り替えスイッチ２１を乗算器を通さ
ず、シフトレジスタ群１１から直接乗算器Ｎ0〜Ｎnを通
すようにすることで、タップ係数はローパスフィルタ用
のタップ係数となる。
明の実施例を説明するための図で、この実施例は、ＦＩ
Ｒフィルタのタップ係数の与えかたを変えることによ
り、回路をさらに簡略化するようにしたもので、図２
は、図１のＦＩＲフィルタ１０に相当する部分を抜き出
して示したたものである。図２において、図１と同じ役
割を果たす構成要素に関しては同じ番号が振り当ててあ
る。図２において、２１は図１の切り替えスイッチ群１
３にかわるスイッチ群である。また、Ｎ0〜Ｎnは乗算器
である。また、図２で、乗算器Ｍ0〜Ｍnには、整合フィ
ルタの係数をローパスフィルタの係数で割った値が新た
なタップ係数として入力される。また、乗算器Ｎ0〜Ｎn
には、ローパスフィルタのタップ係数ｈ0〜ｈnが入力さ
れる。ＦＩＲフィルタ１０をＤＭＦとして動作させる場
合、切り替えスイッチ２１は、乗算器Ｍ0〜Ｍn側が選択
されるように切り替えられる。任意の位置ｉのシフトレ
ジスタに掛け合わされるタップ係数は（Ｐi／ｈi）×ｈ
iとなり、結局、Ｐｉが乗算されたのと同じ結果にな
る。ＦＩＲフィルタ１０をローパスフィルタとして動作
させる場合は、切り替えスイッチ２１を乗算器を通さ
ず、シフトレジスタ群１１から直接乗算器Ｎ0〜Ｎnを通
すようにすることで、タップ係数はローパスフィルタ用
のタップ係数となる。
【００２２】（請求項３の発明）また、図２と別の実施
例として、図３に示すように、乗算器Ｍ0〜Ｍnにはロー
パスフィルタのタップ係数ｈ0〜ｈnをＤＭＦのタップ係
数ｐ0〜ｐnで割った値を設定することができる。この場
合、乗算器Ｎ0〜ＮnにはＤＭＦのタップ係数ｐ0〜ｐnが
設定される。スイッチ群２１を乗算器Ｍ0〜Ｍn側を選択
するように切り替えることで、ＦＩＲフィルタ１０はロ
ーパスフィルタとして動作する。また、スイッチ群２１
をシフトレジスタ１１から直接乗算器Ｎ0〜Ｎnに入力す
るように切り替えることでＤＭＦとして働く。
例として、図３に示すように、乗算器Ｍ0〜Ｍnにはロー
パスフィルタのタップ係数ｈ0〜ｈnをＤＭＦのタップ係
数ｐ0〜ｐnで割った値を設定することができる。この場
合、乗算器Ｎ0〜ＮnにはＤＭＦのタップ係数ｐ0〜ｐnが
設定される。スイッチ群２１を乗算器Ｍ0〜Ｍn側を選択
するように切り替えることで、ＦＩＲフィルタ１０はロ
ーパスフィルタとして動作する。また、スイッチ群２１
をシフトレジスタ１１から直接乗算器Ｎ0〜Ｎnに入力す
るように切り替えることでＤＭＦとして働く。
【００２３】（請求項４の発明）図４は、請求項４の発
明の実施例を説明するための図で、この実施例は、特に
ＤＭＦのタップ係数が（１）式のように、±１のみから
なっている場合に、乗算器Ｎ0〜Ｎnを大幅に簡略化し
て、ハード規模の低減を図ったものである。なお、図４
において、図３と同じ役割を果たす構成要素に関しては
同じ番号が振り当ててある。図４において、Ｓ0〜Ｓmは
加算器１２の一部であり、切り替え信号によって、総和
に対して加算する機能と減算する機能が切り替わる部分
である。この加減算の切り替え機能部分Ｓ0〜ＳmはＤＭ
Ｆのタップ係数が−１である位置に設置される。
明の実施例を説明するための図で、この実施例は、特に
ＤＭＦのタップ係数が（１）式のように、±１のみから
なっている場合に、乗算器Ｎ0〜Ｎnを大幅に簡略化し
て、ハード規模の低減を図ったものである。なお、図４
において、図３と同じ役割を果たす構成要素に関しては
同じ番号が振り当ててある。図４において、Ｓ0〜Ｓmは
加算器１２の一部であり、切り替え信号によって、総和
に対して加算する機能と減算する機能が切り替わる部分
である。この加減算の切り替え機能部分Ｓ0〜ＳmはＤＭ
Ｆのタップ係数が−１である位置に設置される。
【００２４】次に、動作について説明する。ＦＩＲフィ
ルタをローパスフィルタとして動作させる場合、切り替
えスイッチ群２１は乗算器Ｍ0〜Ｍn側を選択するように
切り替えられる。また、加算回路の加減算切り替え機能
部分Ｓ0〜Ｓmは全て加算回路として働くように切り替え
られる。これにより、加算器１２及びそれに付帯する加
減算切り替え機能部分Ｓ0〜Ｓmは、単に総和を求める回
路となり、タップ係数はローパスフィルタのタップ係数
が設定されているため、ＦＩＲフィルタ１０は全体とし
てローパスフィルタとして動作することになる。ＤＭＦ
として動作させる場合、切り替えスイッチ群２１は、シ
フトレジスタから直接、加算回路１２へ入力する側に切
り替えられる。また、加算回路の加減算切り替え機能部
分Ｓ0〜Ｓmは全て減算回路として働くように切り替えら
れる。これにより、ＦＩＲフィルタ１０はタップ係数が
−１の位置は減算、係数が１の位置は加算となり、結
局、タップ係数を掛け合わせて、総和を取ったものと等
価になる。よって、ＦＩＲフィルタ１０はＤＭＦとして
動作する。
ルタをローパスフィルタとして動作させる場合、切り替
えスイッチ群２１は乗算器Ｍ0〜Ｍn側を選択するように
切り替えられる。また、加算回路の加減算切り替え機能
部分Ｓ0〜Ｓmは全て加算回路として働くように切り替え
られる。これにより、加算器１２及びそれに付帯する加
減算切り替え機能部分Ｓ0〜Ｓmは、単に総和を求める回
路となり、タップ係数はローパスフィルタのタップ係数
が設定されているため、ＦＩＲフィルタ１０は全体とし
てローパスフィルタとして動作することになる。ＤＭＦ
として動作させる場合、切り替えスイッチ群２１は、シ
フトレジスタから直接、加算回路１２へ入力する側に切
り替えられる。また、加算回路の加減算切り替え機能部
分Ｓ0〜Ｓmは全て減算回路として働くように切り替えら
れる。これにより、ＦＩＲフィルタ１０はタップ係数が
−１の位置は減算、係数が１の位置は加算となり、結
局、タップ係数を掛け合わせて、総和を取ったものと等
価になる。よって、ＦＩＲフィルタ１０はＤＭＦとして
動作する。
【００２５】（請求項５の発明）図５は、請求項５の発
明の実施例を説明するための図で、この実施例は、乗算
器とＦＩＲフィルタの組み合わせを簡略化したものであ
る。図５において、２０は入力信号をｈ0倍する増幅器
である。ただし、増幅器２０は、ＰＮ信号発生回路１７
であらかじめ、ｈ0倍された値を出力すればよいもので
本来必要ない。ここでは説明のためにＰＮ信号発生回路
１７と分けて記載した。また、タップＭ0は省略され、
その他のタップＭ1〜Ｍnまでのタップ係数は本来値をｈ
0で割った値が設定される。
明の実施例を説明するための図で、この実施例は、乗算
器とＦＩＲフィルタの組み合わせを簡略化したものであ
る。図５において、２０は入力信号をｈ0倍する増幅器
である。ただし、増幅器２０は、ＰＮ信号発生回路１７
であらかじめ、ｈ0倍された値を出力すればよいもので
本来必要ない。ここでは説明のためにＰＮ信号発生回路
１７と分けて記載した。また、タップＭ0は省略され、
その他のタップＭ1〜Ｍnまでのタップ係数は本来値をｈ
0で割った値が設定される。
【００２６】次に動作について説明する。ＰＮ信号発生
回路１７から発生する信号は、増幅器２０でｈ0倍され
ているため、乗算器１９の出力も本来の出力値に対して
ｈ0倍された値が出力される。よって、この信号がＦＩ
Ｒフィルタに入力されると、本来タップＭ0のある位置
はｈ0倍されている入力信号がそのまま加算回路１２に
入力される。一方、その他のタップ位置では、元々ｈ0
で割られた値がタップ係数に設定されるので、ｈ0倍さ
れている入力信号と掛け合わせることにより、ｈ0を打
ち消すことができ、本来のタップ係数が入力信号に掛け
合わされたことになる。
回路１７から発生する信号は、増幅器２０でｈ0倍され
ているため、乗算器１９の出力も本来の出力値に対して
ｈ0倍された値が出力される。よって、この信号がＦＩ
Ｒフィルタに入力されると、本来タップＭ0のある位置
はｈ0倍されている入力信号がそのまま加算回路１２に
入力される。一方、その他のタップ位置では、元々ｈ0
で割られた値がタップ係数に設定されるので、ｈ0倍さ
れている入力信号と掛け合わせることにより、ｈ0を打
ち消すことができ、本来のタップ係数が入力信号に掛け
合わされたことになる。
【００２７】このように、この請求項５の実施例にあげ
る本発明を適用することで、タップ係数を変えるだけ
で、他の回路部分を増大させることなく、タップＭ0を
省略することができ、回路の簡略化を行うことができ
る。なお、以上には、タップＭ0を省略する場合につい
て説明したが、省略するタップはどこでもよい。省略す
るタップをＭiとすれば、増幅器２０はｈi倍するように
し、Ｍi以外の本来のタップ係数をｈiで割った値を設定
すればよい。この請求項５の発明は、単に相関器に対す
るだけでなく、乗算器とＦＩＲフィルタとの組み合わせ
による回路では全て適用することができる。
る本発明を適用することで、タップ係数を変えるだけ
で、他の回路部分を増大させることなく、タップＭ0を
省略することができ、回路の簡略化を行うことができ
る。なお、以上には、タップＭ0を省略する場合につい
て説明したが、省略するタップはどこでもよい。省略す
るタップをＭiとすれば、増幅器２０はｈi倍するように
し、Ｍi以外の本来のタップ係数をｈiで割った値を設定
すればよい。この請求項５の発明は、単に相関器に対す
るだけでなく、乗算器とＦＩＲフィルタとの組み合わせ
による回路では全て適用することができる。
【００２８】（請求項６の発明）図６は、請求項６の発
明の実施例を説明するための図で、この発明は、請求項
１の発明のように、タップ係数を切り替える場合でも適
用することができる。この図６に示した例でも、省略す
るタップをＭ0とした。図６において、ＤＭＦ用タップ
係数１４の各値Ｐ′1〜Ｐ′nは本来の値Ｐ1〜ＰnをＰ0
で割った値である。また、ローパスフィルタ用タップ係
数１５の各値ｈ′1〜ｈ′nは本来の値ｈ1〜ｈnをｈ0で
割った値である。また、定数発生回路１６はＰ0の値を
発生する。これにより、切り替えスイッチ群１３と切り
替えスイッチ１８を切り替えても、請求項５で説明した
ように、相関出力は本来の値を出力することができる。
明の実施例を説明するための図で、この発明は、請求項
１の発明のように、タップ係数を切り替える場合でも適
用することができる。この図６に示した例でも、省略す
るタップをＭ0とした。図６において、ＤＭＦ用タップ
係数１４の各値Ｐ′1〜Ｐ′nは本来の値Ｐ1〜ＰnをＰ0
で割った値である。また、ローパスフィルタ用タップ係
数１５の各値ｈ′1〜ｈ′nは本来の値ｈ1〜ｈnをｈ0で
割った値である。また、定数発生回路１６はＰ0の値を
発生する。これにより、切り替えスイッチ群１３と切り
替えスイッチ１８を切り替えても、請求項５で説明した
ように、相関出力は本来の値を出力することができる。
【００２９】
【発明の効果】請求項１の発明は、第１の信号と第２の
信号を掛け合わせる乗算器と、タップ係数を変化させる
ことのできるＦＩＲフィルタからなり、外部から切り替
え信号によって、第１の状態では、前記第１の信号と第
２の信号を前記乗算器で掛け合わせ、ローパスフィルタ
ないしはバンドパスフィルタとして働かせるように第１
のタップ係数群に設定された前記ＦＩＲフィルタを通す
ことによって第１の相関を得ることができるようにし、
第２の状態では、前記第１の信号とある定数信号を前記
乗算器で掛け合わせ、整合フィルタとして動作するよう
に前記第２の信号の出力信号値を時間的に逆順の並びに
なっている第２のタップ係数群に設定された前記ＦＩＲ
フィルタを通すことによって第２の相関を得ることがで
きるようにしたので、乗算器とローパスフィルタからな
る相関器と、ＤＭＦによる相関器との２つの機能を切り
替え可能な１つの回路で実現することにより、回路規模
を低減することができる。
信号を掛け合わせる乗算器と、タップ係数を変化させる
ことのできるＦＩＲフィルタからなり、外部から切り替
え信号によって、第１の状態では、前記第１の信号と第
２の信号を前記乗算器で掛け合わせ、ローパスフィルタ
ないしはバンドパスフィルタとして働かせるように第１
のタップ係数群に設定された前記ＦＩＲフィルタを通す
ことによって第１の相関を得ることができるようにし、
第２の状態では、前記第１の信号とある定数信号を前記
乗算器で掛け合わせ、整合フィルタとして動作するよう
に前記第２の信号の出力信号値を時間的に逆順の並びに
なっている第２のタップ係数群に設定された前記ＦＩＲ
フィルタを通すことによって第２の相関を得ることがで
きるようにしたので、乗算器とローパスフィルタからな
る相関器と、ＤＭＦによる相関器との２つの機能を切り
替え可能な１つの回路で実現することにより、回路規模
を低減することができる。
【００３０】請求項２の発明は、請求項１の発明におい
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、前記第１のタップ係数群を前記第２のタップ係数群
で各々割った第３のタップ係数群と、前記第２のタップ
係数群とのそれぞれと前記ＦＩＲフィルタへの入力信号
との積を取ることにより第１の相関を得、第２の状態で
は、前記ＦＩＲフィルタにおいて、各タップ係数を前記
第２のタップ係数群のみと前記ＦＩＲフィルタへの入力
信号との積を取ることにより第２の相関を得るようにし
たので、請求項１の発明に対して、タップ係数の与えか
たを変え、機能の切り替え方を簡略化することで、さら
に回路構成が簡単になる相関器を実現することができ、
さらに回路規模を低減することができる。
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、前記第１のタップ係数群を前記第２のタップ係数群
で各々割った第３のタップ係数群と、前記第２のタップ
係数群とのそれぞれと前記ＦＩＲフィルタへの入力信号
との積を取ることにより第１の相関を得、第２の状態で
は、前記ＦＩＲフィルタにおいて、各タップ係数を前記
第２のタップ係数群のみと前記ＦＩＲフィルタへの入力
信号との積を取ることにより第２の相関を得るようにし
たので、請求項１の発明に対して、タップ係数の与えか
たを変え、機能の切り替え方を簡略化することで、さら
に回路構成が簡単になる相関器を実現することができ、
さらに回路規模を低減することができる。
【００３１】請求項３の発明は、請求項１の発明におい
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、各タップ係数を前記第１のタップ係数のみと前記Ｆ
ＩＲフィルタへの入力信号との積を取ることにより第１
の相関を得、前記第２の状態では、前記ＦＩＲフィルタ
において、前記第２のタップ係数群を前記第１のタップ
係数群で各々割った第４のタップ係数群と、前記第１の
タップ係数群とのそれぞれと前記ＦＩＲフィルタへの入
力信号との積を取ることにより、第２の相関を得るよう
にしたので、請求項１の発明に対して、タップ係数の与
えかたを変え、機能の切り替え方を簡略化することで、
さらに回路構成が簡単になる相関器を実現することがで
き、さらに回路規模を低減することができる。
て、前記第１の状態では、前記ＦＩＲフィルタにおい
て、各タップ係数を前記第１のタップ係数のみと前記Ｆ
ＩＲフィルタへの入力信号との積を取ることにより第１
の相関を得、前記第２の状態では、前記ＦＩＲフィルタ
において、前記第２のタップ係数群を前記第１のタップ
係数群で各々割った第４のタップ係数群と、前記第１の
タップ係数群とのそれぞれと前記ＦＩＲフィルタへの入
力信号との積を取ることにより、第２の相関を得るよう
にしたので、請求項１の発明に対して、タップ係数の与
えかたを変え、機能の切り替え方を簡略化することで、
さらに回路構成が簡単になる相関器を実現することがで
き、さらに回路規模を低減することができる。
【００３２】請求項４の発明は、請求項１の発明におい
て、前記第２の信号が＋１か−１のどちらかの値のみを
取る場合に、前記第１の状態では、前記ＦＩＲフィルタ
のタップ係数に前記第１のタップ係数群を設定し、その
タップ出力の総和を取ることによって、第１の相関を
得、前記第２の状態では、前記ＦＩＲフィルタを構成す
るシフトレジスタ出力を、タップ係数が１となる場合に
加算し、タップ係数が−１となる場合に、加算器を減算
器に切り替えることによって減算を行い、第２の相関を
得るようにしたので、請求項１の発明に対して、タップ
係数の与えかたを変え、機能の切り替え方を簡略化する
ことで、さらに回路構成が簡単になる相関器を実現する
ことができ、さらに回路規模を低減することができる。
て、前記第２の信号が＋１か−１のどちらかの値のみを
取る場合に、前記第１の状態では、前記ＦＩＲフィルタ
のタップ係数に前記第１のタップ係数群を設定し、その
タップ出力の総和を取ることによって、第１の相関を
得、前記第２の状態では、前記ＦＩＲフィルタを構成す
るシフトレジスタ出力を、タップ係数が１となる場合に
加算し、タップ係数が−１となる場合に、加算器を減算
器に切り替えることによって減算を行い、第２の相関を
得るようにしたので、請求項１の発明に対して、タップ
係数の与えかたを変え、機能の切り替え方を簡略化する
ことで、さらに回路構成が簡単になる相関器を実現する
ことができ、さらに回路規模を低減することができる。
【００３３】請求項５の発明は、第１の信号と第２の信
号を掛け合わせる乗算器とＦＩＲフィルタからなり、該
ＦＩＲフィルタの任意のタップ位置のタップ係数値を掛
け合わされた前記第２の信号と、前記第１の信号を前記
乗算器で掛け合わせ、前記タップ位置以外のタップ係数
はその係数値を前記タップ係数値で割った値をタップ係
数とし、前記タップ位置はタップ係数値を１にしたの
で、乗算器とＦＩＲフィルタからなる回路で、ＦＩＲフ
ィルタを構成するタップの１つを、前段にある乗算器で
代用することにより、回路をさらに簡略化することがで
きる。
号を掛け合わせる乗算器とＦＩＲフィルタからなり、該
ＦＩＲフィルタの任意のタップ位置のタップ係数値を掛
け合わされた前記第２の信号と、前記第１の信号を前記
乗算器で掛け合わせ、前記タップ位置以外のタップ係数
はその係数値を前記タップ係数値で割った値をタップ係
数とし、前記タップ位置はタップ係数値を１にしたの
で、乗算器とＦＩＲフィルタからなる回路で、ＦＩＲフ
ィルタを構成するタップの１つを、前段にある乗算器で
代用することにより、回路をさらに簡略化することがで
きる。
【００３４】請求項６の発明は、請求項１の発明におい
て、前記ＦＩＲフィルタの任意のタップ位置のタップ係
数値を掛け合わされた前記第２の信号と、前記第１の信
号を前記乗算器で掛け合わせ、前記第１の状態では、前
記ＦＩＲフィルタの任意のタップ位置のタップ係数を掛
け合わされた前記第２の信号と、前記第１の信号を掛け
合わせ、前記第２の状態では、前記ＦＩＲフィルタの前
記タップ位置のタップ係数値に設定された設定数信号
を、前記第１の信号を掛け合わせ、前記タップ位置以外
のタップ係数はその係数値を前記タップ係数値で割った
値をタップ係数とし、該タップ位置はタップ係数値を１
にしたので、請求項５の発明を請求項１に適用すること
により、乗算器の数が少なく切り替え可能な相関器を実
現することにより、回路規模を低減することができる。
て、前記ＦＩＲフィルタの任意のタップ位置のタップ係
数値を掛け合わされた前記第２の信号と、前記第１の信
号を前記乗算器で掛け合わせ、前記第１の状態では、前
記ＦＩＲフィルタの任意のタップ位置のタップ係数を掛
け合わされた前記第２の信号と、前記第１の信号を掛け
合わせ、前記第２の状態では、前記ＦＩＲフィルタの前
記タップ位置のタップ係数値に設定された設定数信号
を、前記第１の信号を掛け合わせ、前記タップ位置以外
のタップ係数はその係数値を前記タップ係数値で割った
値をタップ係数とし、該タップ位置はタップ係数値を１
にしたので、請求項５の発明を請求項１に適用すること
により、乗算器の数が少なく切り替え可能な相関器を実
現することにより、回路規模を低減することができる。
【図１】 請求項１の発明の一実施例を説明するための
要部構成図である。
要部構成図である。
【図２】 請求項２の発明の一実施例を説明するための
要部構成図である。
要部構成図である。
【図３】 請求項３の発明の一実施例を説明するための
要部構成図である。
要部構成図である。
【図４】 請求項４の発明の一実施例を説明するための
要部構成図である。
要部構成図である。
【図５】 請求項５の発明の一実施例を説明するための
要部構成図である。
要部構成図である。
【図６】 請求項６の発明の一実施例を説明するための
要部構成図である。
要部構成図である。
【図７】 従来の復調方式の一例を説明するための構成
図である。
図である。
【図８】 図７に示した従来の復調回路に本発明を適用
した場合の回路概念を示す図である。
した場合の回路概念を示す図である。
【符号の説明】 １０…ＦＩＲフィルタ、１１…シフトレジスタ群、１２
…加算器、１３…切り換えスイッチ群、１４…ＤＭＦ用
のタップ係数、１５…ローパスフィルタ用のタップ係
数、１６…定数発生回路、１７…ＰＮ信号発生回路、１
８…切り換えスイッチ、１９，Ｍ0〜Ｍn…乗算器、２０
…増幅器。
…加算器、１３…切り換えスイッチ群、１４…ＤＭＦ用
のタップ係数、１５…ローパスフィルタ用のタップ係
数、１６…定数発生回路、１７…ＰＮ信号発生回路、１
８…切り換えスイッチ、１９，Ｍ0〜Ｍn…乗算器、２０
…増幅器。
Claims (6)
- 【請求項１】 第１の信号と第２の信号を掛け合わせる
乗算器と、タップ係数を変化させることのできるＦＩＲ
フィルタからなり、外部から切り替え信号によって、第
１の状態では、前記第１の信号と第２の信号を前記乗算
器で掛け合わせ、ローパスフィルタないしはバンドパス
フィルタとして働かせるように第１のタップ係数群に設
定された前記ＦＩＲフィルタを通すことによって第１の
相関を得ることができるようにし、第２の状態では、前
記第１の信号とある定数信号を前記乗算器で掛け合わ
せ、整合フィルタとして動作するように前記第２の信号
の出力信号値を時間的に逆順の並びになっている第２の
タップ係数群に設定された前記ＦＩＲフィルタを通すこ
とによって第２の相関を得ることができるようにしたこ
とを特徴とするディジタル相関器。 - 【請求項２】 請求項１において、前記第１の状態で
は、前記ＦＩＲフィルタにおいて、前記第１のタップ係
数群を前記第２のタップ係数群で各々割った第３のタッ
プ係数群と、前記第２のタップ係数群とのそれぞれと前
記ＦＩＲフィルタへの入力信号との積を取ることにより
第１の相関を得、第２の状態では、前記ＦＩＲフィルタ
において、各タップ係数を前記第２のタップ係数群のみ
と前記ＦＩＲフィルタへの入力信号との積を取ることに
より第２の相関を得ることを特徴とするディジタル相関
器。 - 【請求項３】 請求項１において、前記第１の状態で
は、前記ＦＩＲフィルタにおいて、各タップ係数を前記
第１のタップ係数のみと前記ＦＩＲフィルタへの入力信
号との積を取ることにより第１の相関を得、前記第２の
状態では、前記ＦＩＲフィルタにおいて、前記第２のタ
ップ係数群を前記第１のタップ係数群で各々割った第４
のタップ係数群と、前記第１のタップ係数群とのそれぞ
れと前記ＦＩＲフィルタへの入力信号との積を取ること
により、第２の相関を得ることを特徴とするディジタル
相関器。 - 【請求項４】 請求項１において、前記第２の信号が＋
１か−１のどちらかの値のみを取る場合に、前記第１の
状態では、前記ＦＩＲフィルタのタップ係数に前記第１
のタップ係数群を設定し、そのタップ出力の総和を取る
ことによって、第１の相関を得、前記第２の状態では、
前記ＦＩＲフィルタを構成するシフトレジスタ出力を、
タップ係数が１となる場合に加算し、タップ係数が−１
となる場合に、加算器を減算器に切り替えることによっ
て減算を行い、第２の相関を得ることを特徴とするディ
ジタル相関器。 - 【請求項５】 第１の信号と第２の信号を掛け合わせる
乗算器とＦＩＲフィルタからなり、該ＦＩＲフィルタの
任意のタップ位置のタップ係数値を掛け合わされた前記
第２の信号と、前記第１の信号を前記乗算器で掛け合わ
せ、前記タップ位置以外のタップ係数はその係数値を前
記タップ係数値で割った値をタップ係数とし、前記タッ
プ位置はタップ係数値を１にしたことを特徴とするディ
ジタル相関器。 - 【請求項６】 請求項１において、前記ＦＩＲフィルタ
の任意のタップ位置のタップ係数値を掛け合わされた前
記第２の信号と、前記第１の信号を前記乗算器で掛け合
わせ、前記第１の状態では、前記ＦＩＲフィルタの任意
のタップ位置のタップ係数を掛け合わされた前記第２の
信号と、前記第１の信号を掛け合わせ、前記第２の状態
では、前記ＦＩＲフィルタの前記タップ位置のタップ係
数値に設定された設定数信号を、前記第１の信号を掛け
合わせ、前記タップ位置以外のタップ係数はその係数値
を前記タップ係数値で割った値をタップ係数とし、該タ
ップ位置はタップ係数値を１にしたことを特徴とするデ
ィジタル相関器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8250990A JPH1079686A (ja) | 1996-09-02 | 1996-09-02 | ディジタル相関器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8250990A JPH1079686A (ja) | 1996-09-02 | 1996-09-02 | ディジタル相関器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079686A true JPH1079686A (ja) | 1998-03-24 |
Family
ID=17216032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8250990A Pending JPH1079686A (ja) | 1996-09-02 | 1996-09-02 | ディジタル相関器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079686A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337389B1 (ko) * | 1999-09-13 | 2002-05-21 | 유영욱 | 디지털통신시스템에서 정합필터를 이용한 확산신호의 동기획득장치 및 방법 |
| WO2004036746A1 (ja) * | 2002-10-21 | 2004-04-29 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
| WO2004036747A1 (ja) * | 2002-10-21 | 2004-04-29 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
| KR100571642B1 (ko) | 2004-05-04 | 2006-04-17 | 주식회사 팬택앤큐리텔 | 유한임펄스응답 필터 |
| US7529788B2 (en) | 2002-10-21 | 2009-05-05 | Neuro Solution Corp. | Digital filter design method and device, digital filter design program, and digital filter |
| CN110808935A (zh) * | 2019-10-31 | 2020-02-18 | 中国电子科技集团公司第二十九研究所 | 线性调频信号自相关运算的精确高效实现方法及装置 |
-
1996
- 1996-09-02 JP JP8250990A patent/JPH1079686A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337389B1 (ko) * | 1999-09-13 | 2002-05-21 | 유영욱 | 디지털통신시스템에서 정합필터를 이용한 확산신호의 동기획득장치 및 방법 |
| WO2004036746A1 (ja) * | 2002-10-21 | 2004-04-29 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
| WO2004036747A1 (ja) * | 2002-10-21 | 2004-04-29 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
| US7529788B2 (en) | 2002-10-21 | 2009-05-05 | Neuro Solution Corp. | Digital filter design method and device, digital filter design program, and digital filter |
| KR100571642B1 (ko) | 2004-05-04 | 2006-04-17 | 주식회사 팬택앤큐리텔 | 유한임펄스응답 필터 |
| CN110808935A (zh) * | 2019-10-31 | 2020-02-18 | 中国电子科技集团公司第二十九研究所 | 线性调频信号自相关运算的精确高效实现方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3937380B2 (ja) | パスサーチ回路 | |
| JPH08213933A (ja) | 周波数オフセット補正装置 | |
| US6359875B1 (en) | CDMA receiving apparatus | |
| JP3745430B2 (ja) | Ｃｄｍａマルチパス・サーチ方法及びｃｄｍａ信号受信装置 | |
| US6389438B1 (en) | Matched filter and signal reception apparatus | |
| US6088382A (en) | Cell search circuit for CDMA | |
| JP2002164814A (ja) | スペクトラム拡散受信機の相関検出器 | |
| US6487193B1 (en) | Path searched device and CDMA receiver with the same | |
| US6252899B1 (en) | Complex despreading system | |
| JPH1079686A (ja) | ディジタル相関器 | |
| KR100294313B1 (ko) | 씨디엠에이수신기 | |
| JP4505981B2 (ja) | スペクトル拡散受信機 | |
| JP2002290254A (ja) | ダイレクトコンバージョン受信機 | |
| JP4387567B2 (ja) | 複素ディジタル整合フィルタ | |
| JP2003032144A (ja) | スペクトル拡散信号捕捉装置および方法 | |
| JP2000091950A (ja) | 移動通信装置及び移動通信方法 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JP2503916B2 (ja) | Ａｆｔ検波回路 | |
| JP3163817B2 (ja) | 符号分割多元接続受信機及び周波数誤差検出器 | |
| US6353639B1 (en) | Filter configuration and slope detector for quadrature amplitude modulated signals | |
| JPH1117652A (ja) | フレーム同期検出回路 | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| GB2298110A (en) | Apparatus for providing code tracking in a direct sequence spread spectrum receiver | |
| JP3310163B2 (ja) | スペクトル拡散受信機 | |
| JPH0918446A (ja) | 同期追従回路 |