JP4387567B2 - 複素ディジタル整合フィルタ - Google Patents
複素ディジタル整合フィルタ Download PDFInfo
- Publication number
- JP4387567B2 JP4387567B2 JP2000243141A JP2000243141A JP4387567B2 JP 4387567 B2 JP4387567 B2 JP 4387567B2 JP 2000243141 A JP2000243141 A JP 2000243141A JP 2000243141 A JP2000243141 A JP 2000243141A JP 4387567 B2 JP4387567 B2 JP 4387567B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- component
- multiplier
- complex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は一般に複素ディジタル整合フィルタに関し、特に、必要に応じて消費電力量を削減することが可能な複素ディジタル整合フィルタに関する。
【０００２】
【従来の技術】
符号分割多元接続（ＣＤＭＡ）通信システムのようなスペクトル拡散を利用する通信システムでは、送信信号に所定の拡散符号を乗算して送信し、受信側では受信信号に所定の拡散符号を乗算して逆拡散し、受信信号を復調する。この受信信号には一般に複数のマルチパス成分が含まれている。受信機が信号を受信する場合、受信機の周辺の地形によって伝播時間の異なる複数の電波が重なり合って受信される。この重なり合った各電波からの信号成分をマルチパス成分という。移動通信環境下では、受信機および周囲の物体の相対的な位置関係は常に変化しているので、マルチパス成分の電力および到達時間も時々刻々と変化する。スペクトル拡散受信機では、受信信号に含まれる各マルチパス成分を独立に復調し、これらを合成する。このような信号処理を行う受信機としてレーク受信機(Rake receiver)がある。
【０００３】
図１は、一般的なレーク受信機１００の構成を示すブロック図である。複数のマルチパス成分を含む受信信号は、フィンガ(finger)と呼ばれる複数の回路ブロック１１０において、各マルチパス成分ごとに復調される。各フィンガ１１０からの出力はレーク合成器１２０で合成され、復調信号を出力する。レーク合成器１２０で各出力を合成する場合には、各マルチパス成分の優劣（例えば、電力の大小）に応じて効果的に合成することが望ましい。このマルチパス成分の優劣を割り当てるための回路ブロックは、サーチャ１３０と呼ばれる。
【０００４】
図２は、サーチャ１３０の一般的な構成を示すブロック図である。サーチャ１３０は、入力された受信信号と逆拡散符号との相関を計算して相関出力を提供するディジタル整合フィルタ（ディジタル・マッチト・フィルタ）２１０と、この相関出力を電力に変換するための二乗器２２０と、この二乗器２２０の出力に結合され平均化を行う積分器２３０と、各積分器２３０の出力に結合され電力の高い順にマルチパス成分を選択するパス選択器２４０とを備える。このようなマルチパス成分の測定とフィンガの割り当ては、所定のチップレートでディジタル・サンプルが入力されるごとに逐次繰り返し行われる。この場合において、ディジタル整合フィルタ２１０は、マルチパス成分を高速に測定または検索して同期捕捉を行うためのディジタル処理を行うものであり、逆拡散符号を係数とするFIR(finite impulse response)フィルタより成る。多くの場合、このFIRフィルタは複素計算が可能であることを要する。これは、送受信される信号の同相成分と直交成分とを効率的に計算処理するためである。
【０００５】
以下、ディジタル整合フィルタ２１０で行われる計算の原理を説明する。まず、送信信号ＴをT=Ti+jTq、拡散符号ＣをC=Ci+jCqとすると、送信される拡散信号Ｓは、
S=T*C=(Ti+jTq)*(Ci+jCq) ・・・（１）
となる。ただし、j=√(−1)であり、Tiは複素送信信号の実数部分であり、Tqは複素送信信号の虚数部分である。また、Ciは複素拡散符号の実数部分であり、Cqは複素拡散符号の虚数部分である。この拡散された送信信号をそのまま受信したとすると、受信信号RはR=Sとなる。この受信信号を逆拡散して得られる信号Ｄは、
D=R*C'=(Ti+jTq)*(Ci+jCq)*(Ci-jCq)= (Ti+jTq)*(Ci2+Cq2)=2*T ・・・（２）
となる。ただし、C'は、拡散符号Cの共役複素数であり、C'=Ci-jCqである。
【０００６】
よって、Di=Ri*Ci+Rq*Cq=2*Ti, Dq=Rq*Ci-Ri*Cq=2*Tq ・・・（３）
ここで、Ciは+1または-1であり、Cqも+1または-1であるので、Ci2+Cq2=2となることを利用した。また、Diは複素受信信号の実数部分であり、Dqは複素受信信号の虚数部分である。
【０００７】
すなわち、受信信号RをC'で逆拡散することにより、送信信号Tが得られる。
【０００８】
図３は、このようなディジタル整合フィルタ２１０で行われる計算の原理を示す信号の流れ図である。複素受信信号の実数成分Riと、複素拡散信号の実数成分Ciとが乗算器３１０に入力され、両者の積であるRiCiが加算器３２０の一方の入力に加えられる。さらに、複素受信信号の虚数成分Rqと、複素拡散信号の虚数成分Cqとが乗算器３３０に入力され、両者の積であるRqCqが加算器３２０の他方の入力に加えられる。そして、加算器３２０は、入力された信号を加算して複素受信信号の実数成分Di=Ri*Ci+Rq*Cq=2*Tiを算出する。同様に、複素受信信号の実数成分Riと、複素拡散信号の虚数成分Cqとが乗算器３４０に入力され、両者の積であるRiCqが加算器３５０の一方に符号を反転して入力される。さらに、複素受信信号の虚数成分Rqと、複素拡散信号の実数成分Ciとが乗算器３６０に入力され、両者の積であるRqCiが加算器３５０の他方の入力に加えられる。そして、加算器３５０は、入力された信号を加算して複素受信信号の虚数成分Dq=Rq*Ci-Ri*Cq=2*Tqを算出する。
【０００９】
ところで、サーチャ１３０（図２）は、想定されるマルチパス成分の時間軸上の広がりに対応するためにその広がりを網羅している必要がある。この広がりは、主として送信側のアンテナ高さと周辺の地形に依存し、場合によっては数十μｓ（例えば、６４μｓ）にも及び得る。例えば、チップ・レートが４ＭＨｚであるとすると、４ＭＨｚ*６４μｓ＝２５６チップ長に相当する。このことは、ディジタル整合フィルタ２１０における拡散符号長が、少なくとも２５６であることを必要とし、図３に示すような演算が２５６段必要になることを意味する。
【００１０】
図４は、そのような２５６段の計算を行うためのディジタル整合フィルタ４０の構成を示す。簡単のため、相関出力の実数成分に対する回路構成のみを示している。実際には、虚数成分に対しても同様な回路構成が必要になる。ディジタル・整合フィルタ４０は、複素受信信号Rの実数成分Riに結合された受信信号遅延線４１と、複素符号Cの実数成分Ciに結合された符号遅延線４２と、受信信号遅延線４１および符号遅延線４２の各段からの出力を入力とする乗算器４３を備える。さらにディジタル整合フィルタ４０は、複素受信信号Rの虚数成分Rqに結合された受信信号遅延線４４と、複素符号Cの実数成分Cqに結合された符号遅延線４５と、受信信号遅延線４４および符号遅延線４５の各段からの出力を入力とする乗算器４６を備える。各乗算器４３および４６からの乗算出力は加算器４７に入力され、これらの加算出力Diを出力する。遅延線４１，４２，４４，４５は、例えば、２５６段のシフト・レジスタにより構成することが可能である。
【００１１】
動作している間このディジタル整合フィルタ４０は、所定のチップ・レートでディジタル受信サンプルおよび複素符号の各成分を受信する。ディジタル受信サンプルの実数および虚数成分Ri,Rqは遅延線４１および４４に順次入力され、複素符号の実数および虚数成分Ci,Cqも遅延線４２および４５に順次入力される。遅延線の各段からは、遅延させられた受信サンプルおよび符号が出力される。出力された各段からの受信サンプルおよび符号は、各段ごとに乗算器４３，４６で乗算され、これらの乗算出力は総て加算器４７に結合され、加算または相関出力Diが生成される。
【００１２】
図５は、乗算器４３および４６の詳細な回路例５０を示す。ディジタル整合フィルタ４０で使用されるこの乗算器は、受信サンプルR（RiまたはRq）に符号C（CiまたはCq）を乗算するのであるが、この場合におけるC（CiまたはCq）は、＋１または−１の値のみをとるので、乗算器の出力は、入力された受信サンプルをそのまま出力するか、または受信サンプルの符号を変えたものを出力するかのいずれかである。いずれを出力するかは符号C（CiまたはCq）の極性に依存する。このような機能を実現するため、補数器を利用した回路例を図５に示す。まず、ｎビットの受信サンプルRの極性を反転させない場合の出力として信号線５１により、受信サンプルRをそのまま選択部５２に入力する。他方、受信サンプルRは、インバータ５３により反転され、加算器５４で＋１が加えられ、受信信号Rの極性を反転させたもの(−R)が選択部５２に入力される。そして、符号Cの極性がプラスであればRを、符号Cの極性がマイナスであれば−Rを乗算出力とする。
【００１３】
このような乗算器４３，４６および遅延線４１，４４が所定の段数だけ設けられる。
【００１４】
【発明が解決しようとする課題】
しかしながら、図４に示すような多数の段数（例えば２５６段）の計算を行うには、非常に多くの回路規模および消費電力を必要としてしまうという問題点がある。
【００１５】
また、受信信号品質の良否にかかわらず、図４に示すような回路の総てを動作させなければならず、常に多くの回路規模および消費電力を費してしまうという問題点がある。
【００１６】
さらに、これらの問題点は、拡散符号長が長くなる程深刻化する。
【００１７】
【課題を解決するための手段】
各請求項に記載されたディジタル整合フィルタにより、これら問題点のうち少なくとも１つが解決される。
【００１８】
【発明の実施の形態】
（信号処理の原理）
まず、本発明の信号処理の原理を説明する。送信信号ＴをT=Ti+jTq、拡散符号ＣをC=Ci+jCqとすると、送信される拡散信号Ｓは、
S=T*C=(Ti+jTq)*(Ci+jCq) ・・・（１０）
となる。この拡散信号をそのまま受信したとすると、受信信号RはR=Sとなる。ここまでは、上記「従来の技術」で説明したものと同じである。この受信信号Rを逆拡散するにあたり、Cの共役複素数のC'=Ci-jCqではなく、
K=(Ci+Cq)/2-j(Ci+Cq)/2 ・・・（２０）
で逆拡散することを考える。この場合、逆拡散信号Dは、
D=R*K=(Ri+jRq)*((Ci+Cq)/2-j(Ci+Cq)/2)
=((Ri+Rq)+j(Rq-Ri))*k ・・・（３０）
となる。よって、
Di=(Ri+Rq)*k, Dq=(-Ri+Rq)*k ・・・（３１）
となる。ただし、k=(Ci+Cq)/2である。また、Diは複素受信信号の実数部分であり、Dqは複素受信信号の虚数部分である。次に、R=T*Cを式（３０）に代入すると、
D=R*K=(Ti+jTq)*(Ci+jCq)* ((Ci+Cq)/2-j(Ci+Cq)/2)
=[(TiCi-TqCq)+(TiCq+TqCi)+j((TiCq+TqCi)-(TiCi-TqCq))]*k
=[(Ci+Cq)Ti+(Ci-Cq)Tq+j[(-Ci+Cq)Ti+(Ci+Cq)Tq]]*k
=2*k2*T ・・・（４０）
となる。この場合において、kは、+1, 0, -1の３値を取り得るが、kが0でない値をとるのは、Ci=Cqの場合のみであるという事実を利用した。式（４０）は、K=(Ci+Cq)/2-j(Ci+Cq)/2で逆拡散した場合であっても、送信信号Tが得られることを意味する。ただし、式（２）と式（４０）を比較すると、式（４０）の場合は出力レベルが１／２になってしまうことがわかる。その理由は次のように考えられる。CiとCqは、ランダム性が高いので、Ci=Cqとなる確率は１／２である。このため、式（２０）を利用した逆拡散信号を長時間加算すると、|k2|＝|(Ci+Cq)2/4|≒1/2となるので、式（４０）の右辺はTとなり、式（２）の右辺のものの半分になるためである。
【００１９】
図６は、このような計算原理による信号の流れ図を示す。複素受信信号の実数成分Riと虚数成分Rqが加算器６１０で加算され、合成信号Ri+Rqが出力され、この合成信号は乗算器６２０の一方の入力に加えられる。さらに、複素拡散符号の実数成分Ciと虚数成分Cqも加算器６３０で加算された後に１／２が乗算されて合成符号kが形成され、この合成符号は加算器６２０の他方の入力に加えられる。そして、乗算器６２０は、入力された信号を乗算して複素受信信号の実数成分Di=(Ri+Rq)*k（式３１）を算出する。同様に、複素受信信号の実数成分Riと虚数成分Rqとの差が加算器６４０で計算され、合成信号-Ri+Rqが出力され、この合成信号は乗算器６５０の一方の入力に加えられる。乗算器６５０の他方の入力には上記の合成符号が入力され、入力されたこれらの信号を乗算して複素受信信号の虚数成分Dq=(-Ri+Rq)*k（式３１）を算出する。
【００２０】
このように、図６の信号処理における受信信号と拡散符号との乗算を行う回路構成は、図３のものに比較して格段に簡潔な構成になっていることがわかる。すなわち、本発明による計算原理によれば、従来の約半分の回路構成で相関出力DiおよびDqを得ることが可能である。その代わりに、出力レベルは従来得られるものの約半分になってしまう。従って、受信信号品質が良好であるような場合には、図６に示すような計算原理に従って相関計算を行うことにより、電力消費を節約することが可能になる。この点、受信信号品質の良否にかかわらず常に図３に示すような計算を実行しなければ相関出力RiおよびRqを得ることができなかった従来の手法と大きく異なる。
【００２１】
図６に示す計算原理は、拡散符号のCiとCqが等しい場合に有意義な相関出力が得られるものであった。CiおよびCqは+1または-1の値をとるので、CiとCqが異なる場合についても上記と同様の議論が成り立つ。そこで、
G=(Ci-Cq)/2-j(Ci-Cq)/2 ・・・（５０）
で逆拡散することを考える。この場合、逆拡散信号D'は、
D'=R*K=(Ri+jRq)*((Ci-Cq)/2-j(Ci-Cq)/2)
=((Ri+Rq)+j(Rq-Ri))*g ・・・（６０）
よって、Di'=(Ri+Rq)*g, Dq'=(-Ri+Rq)*g ・・・（６１）
となる。ただし、g=(Ci-Cq)/2である。次に、R=T*Cを式（６０）に代入すると、
D'=R*G=(Ti+jTq)*(Ci+jCq)* ((Ci-Cq)/2-j(Ci-Cq)/2)
=[(TiCi-TqCq)+(TiCq+TqCi)+j((TiCq+TqCi)-(TiCi-TqCq))]*g
=[(Ci+Cq)Ti+(Ci-Cq)Tq+j[(-Ci+Cq)Ti+(Ci+Cq)Tq]]*g
=(-j)*2*g2*T ・・・（７０）
となる。この場合において、gは、+1, 0, -1の３値を取り得るが、gが0でない値をとるのは、Ci≠Cqの場合であるという事実を利用した。このように、G=(Ci-Cq)/2-j(Ci-Cq)/2で逆拡散した場合であっても、送信信号Tが得られる。ただし、出力レベルが１／２になってしまう点はKで逆拡散した場合と同様である。すなわち、CiとCqは、ランダム性が高いので、Ci≠Cqとなる確率も１／２である。このため、式（５０）を利用した逆拡散信号を長時間加算すると、|g2|＝|(Ci-Cq)2/4|≒1/2となるので、式（７０）の右辺の大きさはTとなり、式（２）の右辺のものの半分になるためである。なお、式（７０）の場合は、最終的な出力に(-j)が乗じられており、-90度回転している点が、式（４０）の場合と異なる。したがって、送信信号Tの実数成分に関する寄与は、
-Dq'=-(-Ri+Rq) ・・・（７１）
で与えられ、虚数成分に関する寄与は、
Di'=Ri+Rq ・・・（７２）
で与えられる。
【００２２】
図７は、このような計算原理による信号の流れ図を示す。複素受信信号の実数成分Riと虚数成分Rqが加算器７１０で加算され、合成信号Ri+Rqが出力され、この合成信号は乗算器７２０の一方の入力に加えられる。さらに、複素拡散符号の実数成分Ciと虚数成分Cqも加算器７３０において両者の差が計算された後に１／２が乗算されて合成符号gが形成され、この合成符号は加算器７２０の他方の入力に加えられる。そして、乗算器７２０は、入力された信号を乗算して（６１）式に基づいてDi'=(Ri+Rq)*g（式６１）を算出する。同様に、複素受信信号の実数成分Riと虚数成分Rqとの差が加算器７４０で計算され、合成信号-Ri+Rqが出力され、この合成信号は乗算器７５０の一方の入力に加えられる。乗算器７５０の他方の入力には上記の合成符号が入力され、入力されたこれらの信号を乗算して（６１）に基づいてDq'=(-Ri+Rq)*gを算出する。さらに、（７１）式および（７２）式に従って、相関出力の実数成分および虚数成分Di,Dqを出力する。
【００２３】
図６に示した信号処理の場合と同様に、図７の信号処理における乗算に関する回路構成も、図３のものに比較して格段に簡潔な構成になっている。また、従来の約半分の回路構成で相関出力DiおよびDqを得ることが可能であるが、出力レベルは従来得られるものの約半分になってしまう点も同様である。
【００２４】
従来と同等の出力レベルを得るには、CiおよびCqが等しい場合の図６の信号処理と、CiおよびCqが異なる場合の図７の信号処理を重ね合わせればよい。
【００２５】
図８は、図６と図７の信号処理を重ね合わせた場合の信号の流れ図を示す。図８において、逆拡散信号の実数部分Diは、信号経路aおよび信号経路bから得られる。信号経路aは、拡散符号CiとCqが等しい場合にゼロでない寄与を与え、信号経路bは拡散符号CiとCqが異なる場合にゼロでない寄与を与える。同様に、逆拡散信号の虚数部分Dqは、信号経路cおよび信号経路dから得られる。信号経路cは、拡散符号CiとCqが等しい場合にゼロでない寄与を与え、信号経路dは拡散符号CiとCqが異なる場合にゼロでない寄与を与える。このようにして計算された実数部分Diおよび虚数部分Dqは、従来と同等の出力レベルになる。ただし、少なくとも従来と異なるのは、信号経路a, b, c, dのうち例えば信号経路bおよびdを休止させて消費電力を節約し、信号経路aおよびcのみに基づいて実数成分Diおよび虚数成分Dqを計算し得る点である。受信信号品質が極めて良好である場合や、受信感度の劣化がある程度許容されるような場合にそのような信号処理が可能である。（信号経路aおよびcを休止させて信号経路bおよびdをアクティブにすること等も可能である。）すなわち、図８に示すような信号処理は、従来と同等の出力レベルを得るという選択肢と、感度劣化を犠牲にして消費電力を節約する選択肢とを提供しており、ユーザが必要に応じていずれかを選択することを可能にする。この点、そのような選択肢が全く存在しなかった従来の信号処理に比べて極めて有利である。さらに、図８に示す信号処理の回路規模は、図３に示すものと比較しても著しい回路規模の増加を招くものでもない。
【００２６】
以上の信号処理の特徴を要約すると、次のようになる。
【００２７】
１．複素受信信号の実数成分(Ri)と虚数成分(Rq)を実数計算の線形結合により合成し、複素受信信号の合成信号(Ri+Rq, -Ri+Rq)を形成する。
【００２８】
２．複素拡散符号の実数成分(Ci)と虚数成分(Cq)を実数計算の線形結合によって、複素拡散符号の合成符号(k,g)を形成する。複素拡散符号の実数成分および虚数成分は、それぞれ正または負の２値をとり得るが、合成符号は、正、ゼロまたは負の３値をとり得る。
【００２９】
３．複素受信信号の合成信号を、複素拡散符号の合成符号(k, g)を利用して逆拡散する。
【００３０】
以下、本発明の計算原理によるディジタル整合フィルタの実施例を説明する。
【００３１】
（第１実施例）
図９は、図６に示す計算原理に基づくディジタル整合フィルタの実施例９００を示す。ディジタル整合フィルタ９００は、複素受信信号Rの実数成分Riと虚数成分Rqを合成する信号合成器907と、合成して得られた合成信号(Ri+Rq)が入力される受信信号用の遅延線９１０と、複素符号Cの実数成分Ciと虚数成分Cqとを加算して２で除算することにより得られる合成符号(k)を出力する符号合成部９２０と、この合成符号(k)が入力される遅延線９３０と、遅延線９１０および遅延線９３０の各段からの出力を入力とする乗算器９４０を備える。各乗算器９４０からの乗算出力は加算器９５０のタップに入力され、加算出力Diを形成する。遅延線９１０，９３０は、例えば、２５６段のシフト・レジスタにより構成することが可能である。なお、加算出力が「Di又はDq」となっているのは、同様な回路構成を利用して、虚数成分Dqを計算することができるためである。したがって、実数成分Diおよび虚数成分Dqを得るには、図９に示すような回路が２つ必要になる。ただし、この信号処理において、虚数成分Dqを得るには、合成信号を和信号ではなく差信号(-Ri+Rq)とする必要がある（図６）。
【００３２】
動作している間このディジタル整合フィルタ９００は、所定のチップ・レートでディジタル受信サンプルおよび複素符号の各成分を受信する。従来とは異なり、ディジタル受信サンプルの実数および虚数成分Ri,Rqは、信号合成部９０７で合成されて合成信号(Ri+Rq)となり、この合成信号(Ri+Rq)が遅延線９１０に順次入力される。複素符号の実数および虚数成分Ci,Cqも、符号合成部９２０で合成され、両者の和の１／２である合成符号kが出力される。合成符号kは、遅延線９３０に順次入力される。遅延線９１０，９３０の各段からは、遅延させられた合成信号および合成符号が出力される。出力された各段からの合成信号および合成符号は、各段ごとに乗算器９４０で乗算され、これらの乗算出力は総て加算器９５０に結合され、相関出力Diが生成される。相関出力Dqについても同様の計算が行われる。ただし、このようにして得られる相関出力の出力レベルは、従来の半分になってしまう。この場合における出力レベルとは、次式で定義される量である。
【００３３】
【数１】
ここで、符号合成部９２０と乗算器９４０の機能について考察する。図６および図９の信号処理の原理によれば、符号合成部９２０は、複素符号の実数および虚数成分Ci,Cqの両者の和の１／２である合成符号k(=(Ci+Cq)/2)を出力する役割を有する。乗算器９４０は、複素受信信号の実数成分と虚数成分とを加算した合成信号Rと、上記のkの値を乗算する役割を有する。そこで、CiおよびCqの和を計算して２で除算し、その計算結果と合成信号Rを乗算し、直接的に乗算出力を計算することも理論上は可能である。しかし、次のように考察することにより、効率的に同じ結果を得ることが可能である。拡散符号CiおよびCqは+1または-1であるから、kの値は+1,0,-1の３値をとり得る。拡散符号CiおよびCqが等しい値をとる場合に、kは０でない値(±１)をとり、拡散符号Ciが+1の場合にkは+1となり、拡散符号Ciが-1の場合にkは-1となる。すなわち、拡散符号Ciの極性に合わせてkは+1または-1となる。拡散符号CiおよびCqが異なる場合は、kは０になる。そして、乗算器９４０は、kの値が+1の場合は入力された信号(+R)をそのまま乗算結果として出力し(+R)、kの値が-1の場合は入力された信号(+R)の極性を反転して出力する(-R)。すなわち乗算器は、拡散符号CiとCqが等しい場合にCiの極性に合わせて±Rを出力し、拡散符号CiとCqが異なる場合は０を出力すればよい。このような考察にしたがって回路を構成する場合、符号合成部９２０の出力すべき内容は、Ciの極性を示す極性信号(sign)と、拡散符号CiおよびCqが等しいか否かを示す異同信号(equ)で足りる。
【００３４】
図１０は、このような機能を実現する回路例９２０を示す。すなわち、拡散符号Ciの極性を示す極性信号(sign)は信号線１０１０によりそのまま得られ、拡散符号CiとCqの異同を示す異同信号(equ)はCiとCqの排他的論理和の否定をとることによって作成することができる。この実施例では、拡散符号CiとCqが等しい場合に論理ハイ(H)の異同信号(equ)を出力させ、拡散符号CiとCqが異なる場合には論理ロー(L)の異同信号(equ)を出力させているが、正論理とするか負論理とするかは必要に応じて適宜変更可能である。また、この実施例では排他的論理和ゲート(XOR)を利用しているが、他の論理ゲートを利用して構成することも可能である。また、この実施例では拡散符号の実数成分Ciの極性を利用していたが、虚数成分Cqの極性を利用することも可能であろう。要するに、符号合成部は、拡散符号の異同と極性を調べることができればよいからである。
【００３５】
図１１は、乗算器９４０の回路例を示す。先に述べたように、乗算器９４０は、拡散符号CiとCqが等しい場合にはCiの極性に合わせて合成信号±Rを出力し、拡散符号CiとCqが異なる場合は０を出力すればよい。信号線１１１０により合成信号Rを選択部１１２０に供給する。一方、合成信号Rは、インバータ１１３０により反転され、加算器１１４０で＋１が加えられ、受信信号Rの極性を反転させたもの(−R)が選択部１１２０に入力される。そして、拡散符号Ciの極性（極性信号(sign)に応じてRまたは−Rを選択部１１２０の出力とする。ここまでは、従来の乗算器５０（図５）と同様である。さらに、拡散符号CiとCqが等しい場合にのみ０でない乗算出力を提供するために、ANDゲート１１５０を利用して、選択部１１２０からの出力と、合成符号からの異同信号(equ)との論理積をとり、最終的な乗算出力が提供される。
【００３６】
相関出力の虚数成分Dqについても、図９ないし図１１で説明したような回路と同様の回路を構成することにより、実数成分および虚数成分の両者を得ることが可能である。ただし、k=(Ci+Cq)/2に基づいて虚数成分を得る場合には、複素受信信号の実数成分と虚数成分との差(-Ri+Rq)を合成信号とする必要がある（式３１、図６）。
【００３７】
なお、図９に関連して説明した回路は、図６の信号処理に基づくものであった。しかし、図７の信号処理に基づいて、図９に示すような回路と同様な回路を構成することも可能である。この場合は、合成符号としてg=(Ci-Cq)/2を採用する点や、出力が-90度回転させられている点が特に異なるが、実質的には図９に関連して説明した回路と同等のものである。したがって、図９に示すような回路を４つ準備することにより、図８に示す４つの信号経路a, b, c, dを構築することができる。
【００３８】
（第２実施例）
ところで、拡散符号CiとCqが等しい確率および異なる確率はともに１／２である。拡散符号CiとCqが等しい場合にのみ乗算器９４０の出力は０でない値を提供し、拡散符号CiとCqが異なる場合の乗算器９４０の出力は０である。したがって、図９に示すディジタル整合フィルタ９００において、例えば２５６段である所定の段数の乗算器９４０のうち約半分が、加算器９５０にゼロでない寄与を与え、残りの半分はゼロを出力するに過ぎない。
【００３９】
一方、k=(Ci+Cq)/2, g=(Ci-Cq)/2の値に関し、拡散符号CiとCqが等しい場合はk=±1であってg=0であり、拡散符号CiとCqが異なる場合はk=0であってg=±1となり、合成符号kとgは互いに相補的な関係にある。したがって、図８の信号処理において、合成符号kに関連する乗算器８１０および８３０と、合成符号gに関連する乗算器８２０および８４０とが、交互にゼロでない値とゼロとを出力することを意味する。乗算器８１０の出力である信号経路aからの寄与と乗算器８４０の出力である信号経路dからの寄与が互いに相補的な関係になっている。同様に、拡散符号CiとCqの異同に関し、信号経路bからの寄与と信号経路cからの寄与も互いに相補的な関係になっている。
【００４０】
図１２は、以上の関係を表にまとめたものである。
【００４１】
そこで、拡散符号CiとCqの異同に関し、相補的な関係になっている信号経路aと信号経路dからの寄与に着目する。このとき、拡散符号CiとCqが等しい場合は、信号経路aはCiの極性に応じて±(Ri+Rq)が相関出力の実数成分Diに寄与し、信号経路dから虚数成分Dqへの寄与はゼロである。逆に、拡散符号CiとCqが異なる場合は、信号経路aから実数成分Diへの寄与はゼロであり、信号経路dはCiの極性に応じて±(Ri+Rq)が虚数成分Dqに寄与する。したがって、図１１に示す相関出力の実数成分を計算するための乗算器９４０において、乗算出力がゼロになる場合には、選択部１１２０から出力されている値を、相関出力の虚数成分として出力すれば、より効率的に相関出力にゼロでない寄与を与えることができる。
【００４２】
図１３は、これらの関係を利用して構成された乗算器１３００の回路例である。図１１で説明した要素と同様のものには同じ参照番号を付している。この乗算器１３００では更に、実数成分用の乗算出力(#i)と、虚数成分用の乗算出力(#q)と、ANDゲート１３１０を備える。図１１で説明した場合と同様に、信号線１１１０を介して合成信号(+R)と、インバータ１１３０および加算器１１４０を介して極性の反転された合成信号(-R)とが選択部１１２０に入力される。これら２つの合成信号のうち、拡散符号Ciの極性に合うものを選択し、選択部１１２０の出力とする。この出力は、ANDゲート１１５０およびANDゲート１３１０の各入力の一方される。ANDゲート１１５０の他方の入力には、拡散符号CiとCqの異同を示す異同信号(equ)が入力される。ただし、異同信号(equ)は、ANDゲート１３１０の他方の入力に反転して入力される。
【００４３】
図１４は、このような２出力の乗算器１３００を利用して構成されたディジタル整合フィルタ１４００を示す。図９で説明したものと同様の要素には同じ番号が付されている。ディジタル整合フィルタ１４００は、合成信号用の遅延線９１０および合成符号用の遅延線９３０の各段からの出力を乗算する乗算器１３００を備える。更に、ディジタル整合フィルタ１４００は、相関出力の実数成分用の加算器９５０と、虚数成分用の加算器１４２０を備え、それぞれ乗算器１４００の実数成分用出力(#i)および虚数成分用出力(#q)に結合されている。なお、この実施例における受信信号の合成は、加算器９０５により行われている。
【００４４】
このように、図１３に示す乗算器１３００を利用すると、図９に示すディジタル整合フィルタ９００において、実数成分に対してゼロを出力していた乗算器から虚数成分としての出力を抽出し、各段で行われる計算結果を無駄なく効率的に相関計算に役立てることが可能になる。さらに、図９に示すディジタル整合フィルタ９００と比較して大幅に回路規模を削減することも可能になる。（図９に示すディジタル整合フィルタ９００は、相関出力の実数成分Di（又は虚数成分Dq）のみしか得られなかったので、実数および虚数成分の両者(Di, Dq)を得るには、図９に示すような回路が２つ必要があった。）
第２実施例に関する以上の説明は、図８における信号経路aおよび信号経路dからの寄与に着目したものであったが、信号経路bおよび信号経路dからの寄与に着目しても同様の結果が得られる。これは、各信号経路aおよびbからの寄与がそれぞれ単独で相関出力信号の実数成分を構成することが可能であり、各信号経路cおよびdからの寄与がそれぞれ単独で相関出力信号の虚数成分を構成し得ることに起因する。ただし、単独の信号経路に基づいて相関出力を構築した場合は、従来得られる信号の半分のレベルしか得られない。従来と同等の出力レベルが得るには、総ての信号経路aないしdからの寄与を重ね合わせることにより、達成される。
【００４５】
図１５は、そのような重ねあわせを行った場合のディジタル整合フィルタ１５００のブロック図を示す。これは、図８に示す信号処理を図１３に示す乗算器を利用して構成したものに相当する。図９および図１４で説明したものと同様の要素には同じ番号が付されている。ディジタル整合フィルタ１５００は、更に、複素受信信号の実数成分(Ri)と虚数成分(Rq)との差である合成信号を出力する加算器１５１０と、この合成信号が入力される遅延線１５２０と、遅延線９３０，１５２０の各段からの出力を乗算する乗算器１３０１を備える。この加算器１３０１は、加算機１３００と実質的に同様な回路である。ただし、加算器１３００は信号経路aおよびdに関する信号を出力し、加算器１３０１は信号経路bおよびcに関する信号を出力するので、ゼロでない値を出力する条件が逆になっている点で両者は異なる（図１２）。更に、ディジタル整合フィルタ１５００は、相関出力の実数成分用の加算器１５３０と、虚数成分用の加算器１５４０を備え、それぞれ乗算器１３００の実数成分用出力(#i)および虚数成分用出力(#q)に結合されている。加算器９５０および１５３０からの信号は更に加算器１５５０で加算され、相関出力の実数成分Diを形成する。同様に、加算器１４２０および１５４０からの信号も更に加算器１５６０で加算され、相関出力の虚数成分Dqを形成する。加算器９５０からの寄与は、信号経路a（図８）からの寄与に相当する。加算器１５３０からの寄与は、信号経路b（図８）からの寄与に相当する。加算器１５４０からの寄与は、信号経路c（図８）からの寄与に相当する。加算器１４２０からの寄与は、信号経路d（図８）からの寄与に相当する。
【００４６】
なお、図８に示す信号処理によれば、２種類の合成符号、すなわちk=(Ci+Cq)/2とg=(Ci-Cq)/2が必要であった。そこで、受信信号の差に基づく合成信号(-Ri+Rq)の側を追加する場合に（図１５の下側）、合成符号gに関する演算を行うため、合成符号g用の符号合成部および遅延線を別個独立に設けることも可能である。しかしながら、先に考察したように、合成符号kとgは、拡散符号CiとCqの異同に関して相補的な関係になっており、符号合成部の果たす役割は、拡散符号Ciの極性と、拡散符号CiおよびCqの異同とを乗算器側に知らせることで足りる。したがって、合成符号gのために別個独立の回路要素を追加する必要はなく、合成符号k用の符号合成部９２０と遅延線９３０は、合成符号g用に兼用することが可能である。このため、遅延線９３０の各段からの出力は、合成信号(Ri+Rq)の側だけでなく、合成信号(-Ri+Rq)の側にも提供されている。
【００４７】
このように構成されたディジタル整合フィルタ１５００は、従来と同等の出力レベルを提供することができる。従来の信号処理により相関出力の実数成分(Di)および虚数成分(Dq)の両方を得るための回路規模は、図４に示すものの２倍程度のものになるが、これは図１５に示す回路規模と同等である。更に、信号経路a, b, c, dのうち例えば信号経路bおよびcを休止させて乗算器１３０１等による消費電力を節約し、信号経路aおよびdのみに基づいて実数成分Diおよび虚数成分Dqを計算することが可能である。受信信号品質が極めて良好である場合や、受信感度の劣化がある程度許容されるような場合にそのような信号処理が可能である。（信号経路aおよびdを休止させて信号経路bおよびcをアクティブにすること等も可能である。）すなわち、図１５に示すような回路は、従来と同等の出力レベルを得るという選択肢と、感度劣化を犠牲にして消費電力を節約する選択肢とを提供しており、ユーザが必要に応じていずれかを選択することを可能にする。
【００４８】
（第３実施例）
図１６は、第３実施例によるディジタル整合フィルタ１６００の部分ブロック図を示す。図１４と同様の要素には同じ番号が付されている。ディジタル整合フィルタ１６００では、第１乗算器１６１０の実数成分出力(#i)と、第２乗算器１６１１の実数成分出力(#i)とのペアを考え、このペアの内の一方からの寄与がゼロであるとみなし、そのペアの内の他方を加算器９５０に結合する。同様に、第１乗算器１６１０の虚数成分出力(#q)と、第２乗算器１６１１の虚数成分出力(#q)とのペアも考え、このペアの内の一方からの寄与がゼロであるとみなし、そのペアの内の他方を加算器１４２０に結合する。このように構成すると、加算器９５０および加算器１４２０の入力タップ数を、それぞれ半分に減少させることができる。ただし、そのような構成を採用すると、各ペアの一方をゼロであるとみなしたことに起因する信号劣化が生じてしまう。どの程度の信号劣化が生じるかについては、次のように考えることができる。
【００４９】
まず、乗算器の実数成分出力(#i)がゼロである場合は、拡散符号CiとCqが異なる場合(≠)であり、このとき虚数成分出力(#q)からの寄与はゼロではない。逆に、乗算器の実数成分出力(#i)がゼロでない場合は、拡散符号CiとCqが等しい場合(＝)であり、このとき虚数成分出力(#q)からの寄与はゼロである。そして、拡散符号CiとCqは等しい場合(＝)と異なる場合（≠）のいずれかである。したがて上記のペアのとり得る組み合わせは、｛(＝,＝), (＝,≠), (≠,＝), (≠,≠)｝の４種類がある。これらペアのうち、(＝,≠)と(≠,＝)の場合は、上記の仮定に合致して一方がゼロであって他方がゼロでない寄与を与えるので、１００％有意義なゼロでない信号が得られる。すなわち、相関出力の実数成分および虚数成分の両者にゼロでない寄与が与えられる。しかし、(＝,＝)と(≠,≠)の場合は、ゼロでない有意義な信号は５０％しか得られない。すなわち、相関出力の実数成分および虚数成分の一方にのみゼロでない値が生じ、他方はゼロしか供給しない。例えば(＝,＝)の場合、乗算器１６１０および１６１１からの２つの実数成分出力(#i)には共にゼロでない信号成分が生じるが、２つの虚数成分出力(#q)には共にゼロが生じてしまい、ゼロでない有意義な出力を虚数成分用の加算器１４２０に与えることができない。(≠,≠)の場合も同様に、実数成分がゼロになってしまう。このため、有意義な信号が得られる割合は、上記４種類のペアの発生確率がそれぞれ１／４であることを考慮すると、次のようになる。
【００５０】
100％*(1/4+1/4)+50％*(1/4+1/4)=75％
したがって、本実施例における信号劣化は、２５％になると考えられる。言い換えれば、上記の仮定に基づいて加算器９５０および１４２０の入力タップ数を半分に減少させて加算器の回路規模を大幅に縮小しても、信号劣化は２５％に過ぎない。すなわち本実施例によれば、２５％の信号劣化と引き換えに、加算器の規模を半分に減少させることが可能である。
【００５１】
図１７は、図１６で使用されるスイッチ１７０４の回路図を示す。このスイッチ１７０４は、ペアの内の一方からの寄与がゼロであるとみなし、そのペアの内の他方からの寄与を出力させる。スイッチ１７０４は、制御部１７０２により制御される。スイッチ１７０４は、乗算器１６１０（図１６）内の選択部（図１３）から出力される合成信号(±R0)を一方の入力とするANDゲート１７１０および１７２０を備え、これらANDゲート１７１０および１７２０の他方の入力には制御部１７０２からの信号が結合される。同様に、乗算器１６１１（図１６）内の選択部（図１３）から出力される合成信号(±R1)を一方の入力とするANDゲート１７５０および１７６０を備え、これらANDゲート１７５０および１７６０の他方の入力には制御部１７０２からの信号が結合される。ANDゲート１７１０およびANDゲート１７５０からの２つの出力を入力するORゲート１７７０は、実数成分(#i)を出力する。ANDゲート１７２０およびANDゲート１７６０からの２つの出力を入力するORゲート１７８０は、虚数成分(#q)を出力する。
【００５２】
制御部１７０２は、乗算器１６１０用に供給される異同信号(equ0)を一方の入力とするANDゲート１７３０および１７４０を備える。ANDゲート１７３０には論理を反転して入力する。これらANDゲート１７３０，１７４０の他方の入力には、乗算器１６１１用に供給される異同信号(equ1)が入力される。ただし、ANDゲート１７４０に対しては論理を反転して入力する。制御部１７０２は、ANDゲート１７１０，１７２０，１７５０，１７６０を制御するための信号を出力する。制御部１７０２に入力された異同信号(equ0)は、そのままANDゲート１７１０および１７２０に結合される。ただし、ANDゲート１７２０に対しては論理を反転して結合する。ANDゲート１７３０および１７４０からの２つの出力は、それぞれANDゲート１７５０および１７６０に結合される。
【００５３】
動作を次に説明する。便宜上、遅延線９１０（図１６）の初段に格納されている合成信号をR0とし、次の段に格納されている合成信号をR1とする。また、合成符号の遅延線９３０（図１６）の初段に格納されている合成符号をC0とし、次の段に格納されている合成符号をC1とする。そして、合成符号C1の異同信号(equ1)が例えば論理ロー(L)の値をとり、合成符号C1に関する拡散符号CiおよびCqが異なることを示す場合、ANDゲート１７３０および１７５０は論理ロー(L)を出力するので、乗算器１６１の実数出力(#i)には、ANDゲート１７１０からの出力±R0が結合される。この場合において、乗算器１６１０側の異同信号(equ0)が論理ハイ(H)であれば（拡散符号C0に関するCiとCqが同じであれば）、乗算器１６１の実数出力にゼロでない有意義な出力が生じる。他方、論理ロー(L)の異同信号(equ1)および論理ハイ(H)の異同信号(equ0)に応じて、ANDゲート１７４０が論理ハイ(H)を出力し、乗算器１６１の虚数成分出力(#q)に乗算器１６１１側の合成信号±R1が結合される。こうして、乗算器１６１の実数成分出力(#i)および虚数成分出力(#q)からゼロでない有意義な出力がそれぞれ得られる。異同信号equ0およびequ1の論理が逆になっても同様に、乗算器１６１の両出力からゼロでない有意義な出力が得られる。このように、図１６で行った仮定に合致する場合は、１００％出力が得られる。次に、図１６で行った仮定に反し、異同信号equ0およびequ1がともに論理ロー(L)であった場合は、ANDゲート１７３０，１７５０，１７１０の出力は総て論理ロー(L)になり、乗算器１６１の実数出力(#i)はゼロになってしまう。他方、虚数出力(#q)には+R0または-R0が出力される。異同信号equ0およびequ1がともに論理ロー(H)であった場合も同様に、乗算器１６１の虚数出力(#q)はゼロになってしまう。他方、実数出力(#i)には+R0または-R0が出力される。このように図１７に示す回路は、図１６で意図する動作を実行することが可能である。なお、このような動作を行う回路は、図１７に示す論理回路には限定されず、論理を反転させることはもとより、多数の回路構成が可能であろう。例えば、図１７で説明したスイッチ１７０４は、ANDゲートおよびORゲートにより構成されていたが、これらをトランジスタで構成することも可能である。
【００５４】
図１８は、スイッチ１７０４をトランジスタで構成した場合の回路図を示す。この場合におけるスイッチ１７０４は、ANDゲートおよびORゲートの６つの論理ゲートの代わりに、４つのトランジスタ１８１０，１８２０，１８３０，１８４０を備える。このような４つのトランジスタは、通常のCMOSゲート１つ分の回路規模に相当するので、この場合におけるスイッチ１７０４の回路規模は、約１／６に削減される。
【００５５】
図１９は、これまで説明してきた各実施例によるディジタル整合フィルタについて、回路規模および出力レベルを従来のものと比較した図表を示す。計算された数値は、遅延線の段数が２５６段であり、受信サンプルが４ビットで表現される場合を想定しているが、段数および受信サンプルを表現するビット数が異なっても、同様の傾向があると考えられる。この図表において、左から１列目の数値は、図４に示される従来の回路規模および出力レベルを比較基準にしていることを示す。すなわち、図４の従来の回路規模を１００％とし、出力レベルを０ｄＢとしている。ここで、出力レベルとは、先に述べた（数１）で定義される量である。
【００５６】
図表中の２列目は、本願第１実施例（図９）による回路規模は、従来の６６．７％であり、−３ｄＢの出力劣化が生じることを示す。図表中の３列目は、図１３に示す乗算器を利用する本願第２実施例の図１４による回路規模は、従来の５０．０％であり、−３ｄＢの出力劣化が生じることを示す。第２列および第３列は、図９および図１４に示す回路が、−３ｄＢの感度劣化と引き換えに回路規模を約半分にして消費電力を節約することができることを示す。第４列は、本願第２実施例の図１５による回路規模は、従来と同程度の１００％であり、出力劣化も生じないことを示す。ただし、必要に応じて出力劣化と引き換えに消費電力を節約する選択肢を留保している。これは、図１４に示す回路と同程度の規模の回路を２つ使用しているためである。第５列は、加算器のタップ数を削減する本願第３実施例（図１６）による回路規模は、従来の７２．５％であり、−１．２５ｄＢの出力劣化が生じることを示す。最後の第６列は、トランジスタを利用してスイッチを構成した本願第３実施例（図１６）による回路規模は、従来の６６．４％であり、−１．２５ｄＢの出力劣化が生じることを示す。第５列および第６列は、図１６に示す回路が、−１．２５ｄＢの感度劣化と引き換えに、回路規模を７割程度に削減し、消費電力を削減し得ることを示す。このように、本願各実施例によれば、回路規模に関しては、従来と同程度の１００％、約半分の５０％およびそれらの中間的な７０％とする選択肢を提供することが可能である。そして、感度劣化に関しては、従来と同程度の０ｄＢ、約半分の−３ｄＢおよびそれらの中間的な−１．２５ｄＢとする選択肢を提供することが可能である。
【図面の簡単な説明】
【図１】 一般的なレーク(RAKE)受信機のブロック図を示す。
【図２】 サーチャの一般的な構成を示すブロック図を示す。
【図３】 従来のディジタル整合フィルタで行われる信号処理の流れ図を示す。
【図４】 従来のディジタル整合フィルタのブロック図を示す。
【図５】 従来の乗算器の回路図を示す。
【図６】 本願発明による信号処理の流れ図を示す。
【図７】 本願発明による信号処理の流れ図を示す。
【図８】 本願発明による信号処理の流れ図を示す。
【図９】 本願第１実施例によるディジタル整合フィルタのブロック図を示す。
【図１０】 図９に示すディジタル整合フィルタで使用することの可能な符号合成部のブロック図を示す。
【図１１】 図９に示すディジタル整合フィルタで使用することの可能な乗算器のブロック図を示す。
【図１２】 本願実施例で使用する各種符号間の関係を示す図表を示す。
【図１３】 本願第２実施例で使用する乗算器の回路図を示す。
【図１４】 図１３に示す乗算器を利用するディジタル整合フィルタのブロック図を示す。
【図１５】 本願第２実施例によるディジタル整合フィルタのブロック図を示す。
【図１６】 本願第３実施例によるディジタル整合フィルタの部分ブロック図を示す。
【図１７】 図１６に示すディジタル整合フィルタで使用することの可能な乗算器およびスイッチの回路図を示す。
【図１８】 図１７で使用されたスイッチをトランジスタで構成した場合の回路図を示す。
【図１９】 各実施例について、回路規模および出力レベルを従来のものと比較した図表を示す。
【符号の説明】
１００ レーク受信機
１１０ フィンガ
１２０ レーク結合器
１３０ サーチャ
２１０ ディジタル整合フィルタ
２２０ 二乗器
２３０ 積分器
２４０ パス選択器
３１０，３３０，３４０，３６０ 乗算器
３２０，３５０ 加算器
４０ ディジタル整合フィルタ
４１，４２，４４，４５ 遅延線
４３，４６ 乗算器
４７ 加算器
５０ 乗算器
５１ 信号線
５２ 選択部
５３ インバータ
５４ 加算器
６１０，６３０，６４０ 加算器
６２０，６５０ 乗算器
７１０，７３０，７４０ 加算器
７２０，７５０ 乗算器
８１０，８２０，８３０，８４０ 乗算器
９００ ディジタル整合フィルタ
９０７，９２０ 合成部
９１０，９３０ 遅延線
９４０ 乗算器
９５０ 加算器
１０２０ 反転出力の排他的論理和ゲート
１１２０ 選択部
１１３０ インバータ
１１４０ 加算器
１１５０ ＡＮＤゲート
１３１０ ＡＮＤゲート
９０５ 加算器
１３００ 乗算器
１４２０ 加算器
１３０１ 乗算器
１５１０，１５３０，１５４０，１５５０，１５６０ 加算器
１５２０ 遅延線
１６１０，１６１１ 乗算器
１７０４ スイッチ
１７０２ 制御部
１７１０，１７２０，１７３０，１７４０，１７５０，１７６０ ANDゲート
１７７０，１７８０ ＯＲゲート
１８１０，１８２０，１８３０，１８４０ トランジスタ
【発明の属する技術分野】
本発明は一般に複素ディジタル整合フィルタに関し、特に、必要に応じて消費電力量を削減することが可能な複素ディジタル整合フィルタに関する。
【０００２】
【従来の技術】
符号分割多元接続（ＣＤＭＡ）通信システムのようなスペクトル拡散を利用する通信システムでは、送信信号に所定の拡散符号を乗算して送信し、受信側では受信信号に所定の拡散符号を乗算して逆拡散し、受信信号を復調する。この受信信号には一般に複数のマルチパス成分が含まれている。受信機が信号を受信する場合、受信機の周辺の地形によって伝播時間の異なる複数の電波が重なり合って受信される。この重なり合った各電波からの信号成分をマルチパス成分という。移動通信環境下では、受信機および周囲の物体の相対的な位置関係は常に変化しているので、マルチパス成分の電力および到達時間も時々刻々と変化する。スペクトル拡散受信機では、受信信号に含まれる各マルチパス成分を独立に復調し、これらを合成する。このような信号処理を行う受信機としてレーク受信機(Rake receiver)がある。
【０００３】
図１は、一般的なレーク受信機１００の構成を示すブロック図である。複数のマルチパス成分を含む受信信号は、フィンガ(finger)と呼ばれる複数の回路ブロック１１０において、各マルチパス成分ごとに復調される。各フィンガ１１０からの出力はレーク合成器１２０で合成され、復調信号を出力する。レーク合成器１２０で各出力を合成する場合には、各マルチパス成分の優劣（例えば、電力の大小）に応じて効果的に合成することが望ましい。このマルチパス成分の優劣を割り当てるための回路ブロックは、サーチャ１３０と呼ばれる。
【０００４】
図２は、サーチャ１３０の一般的な構成を示すブロック図である。サーチャ１３０は、入力された受信信号と逆拡散符号との相関を計算して相関出力を提供するディジタル整合フィルタ（ディジタル・マッチト・フィルタ）２１０と、この相関出力を電力に変換するための二乗器２２０と、この二乗器２２０の出力に結合され平均化を行う積分器２３０と、各積分器２３０の出力に結合され電力の高い順にマルチパス成分を選択するパス選択器２４０とを備える。このようなマルチパス成分の測定とフィンガの割り当ては、所定のチップレートでディジタル・サンプルが入力されるごとに逐次繰り返し行われる。この場合において、ディジタル整合フィルタ２１０は、マルチパス成分を高速に測定または検索して同期捕捉を行うためのディジタル処理を行うものであり、逆拡散符号を係数とするFIR(finite impulse response)フィルタより成る。多くの場合、このFIRフィルタは複素計算が可能であることを要する。これは、送受信される信号の同相成分と直交成分とを効率的に計算処理するためである。
【０００５】
以下、ディジタル整合フィルタ２１０で行われる計算の原理を説明する。まず、送信信号ＴをT=Ti+jTq、拡散符号ＣをC=Ci+jCqとすると、送信される拡散信号Ｓは、
S=T*C=(Ti+jTq)*(Ci+jCq) ・・・（１）
となる。ただし、j=√(−1)であり、Tiは複素送信信号の実数部分であり、Tqは複素送信信号の虚数部分である。また、Ciは複素拡散符号の実数部分であり、Cqは複素拡散符号の虚数部分である。この拡散された送信信号をそのまま受信したとすると、受信信号RはR=Sとなる。この受信信号を逆拡散して得られる信号Ｄは、
D=R*C'=(Ti+jTq)*(Ci+jCq)*(Ci-jCq)= (Ti+jTq)*(Ci2+Cq2)=2*T ・・・（２）
となる。ただし、C'は、拡散符号Cの共役複素数であり、C'=Ci-jCqである。
【０００６】
よって、Di=Ri*Ci+Rq*Cq=2*Ti, Dq=Rq*Ci-Ri*Cq=2*Tq ・・・（３）
ここで、Ciは+1または-1であり、Cqも+1または-1であるので、Ci2+Cq2=2となることを利用した。また、Diは複素受信信号の実数部分であり、Dqは複素受信信号の虚数部分である。
【０００７】
すなわち、受信信号RをC'で逆拡散することにより、送信信号Tが得られる。
【０００８】
図３は、このようなディジタル整合フィルタ２１０で行われる計算の原理を示す信号の流れ図である。複素受信信号の実数成分Riと、複素拡散信号の実数成分Ciとが乗算器３１０に入力され、両者の積であるRiCiが加算器３２０の一方の入力に加えられる。さらに、複素受信信号の虚数成分Rqと、複素拡散信号の虚数成分Cqとが乗算器３３０に入力され、両者の積であるRqCqが加算器３２０の他方の入力に加えられる。そして、加算器３２０は、入力された信号を加算して複素受信信号の実数成分Di=Ri*Ci+Rq*Cq=2*Tiを算出する。同様に、複素受信信号の実数成分Riと、複素拡散信号の虚数成分Cqとが乗算器３４０に入力され、両者の積であるRiCqが加算器３５０の一方に符号を反転して入力される。さらに、複素受信信号の虚数成分Rqと、複素拡散信号の実数成分Ciとが乗算器３６０に入力され、両者の積であるRqCiが加算器３５０の他方の入力に加えられる。そして、加算器３５０は、入力された信号を加算して複素受信信号の虚数成分Dq=Rq*Ci-Ri*Cq=2*Tqを算出する。
【０００９】
ところで、サーチャ１３０（図２）は、想定されるマルチパス成分の時間軸上の広がりに対応するためにその広がりを網羅している必要がある。この広がりは、主として送信側のアンテナ高さと周辺の地形に依存し、場合によっては数十μｓ（例えば、６４μｓ）にも及び得る。例えば、チップ・レートが４ＭＨｚであるとすると、４ＭＨｚ*６４μｓ＝２５６チップ長に相当する。このことは、ディジタル整合フィルタ２１０における拡散符号長が、少なくとも２５６であることを必要とし、図３に示すような演算が２５６段必要になることを意味する。
【００１０】
図４は、そのような２５６段の計算を行うためのディジタル整合フィルタ４０の構成を示す。簡単のため、相関出力の実数成分に対する回路構成のみを示している。実際には、虚数成分に対しても同様な回路構成が必要になる。ディジタル・整合フィルタ４０は、複素受信信号Rの実数成分Riに結合された受信信号遅延線４１と、複素符号Cの実数成分Ciに結合された符号遅延線４２と、受信信号遅延線４１および符号遅延線４２の各段からの出力を入力とする乗算器４３を備える。さらにディジタル整合フィルタ４０は、複素受信信号Rの虚数成分Rqに結合された受信信号遅延線４４と、複素符号Cの実数成分Cqに結合された符号遅延線４５と、受信信号遅延線４４および符号遅延線４５の各段からの出力を入力とする乗算器４６を備える。各乗算器４３および４６からの乗算出力は加算器４７に入力され、これらの加算出力Diを出力する。遅延線４１，４２，４４，４５は、例えば、２５６段のシフト・レジスタにより構成することが可能である。
【００１１】
動作している間このディジタル整合フィルタ４０は、所定のチップ・レートでディジタル受信サンプルおよび複素符号の各成分を受信する。ディジタル受信サンプルの実数および虚数成分Ri,Rqは遅延線４１および４４に順次入力され、複素符号の実数および虚数成分Ci,Cqも遅延線４２および４５に順次入力される。遅延線の各段からは、遅延させられた受信サンプルおよび符号が出力される。出力された各段からの受信サンプルおよび符号は、各段ごとに乗算器４３，４６で乗算され、これらの乗算出力は総て加算器４７に結合され、加算または相関出力Diが生成される。
【００１２】
図５は、乗算器４３および４６の詳細な回路例５０を示す。ディジタル整合フィルタ４０で使用されるこの乗算器は、受信サンプルR（RiまたはRq）に符号C（CiまたはCq）を乗算するのであるが、この場合におけるC（CiまたはCq）は、＋１または−１の値のみをとるので、乗算器の出力は、入力された受信サンプルをそのまま出力するか、または受信サンプルの符号を変えたものを出力するかのいずれかである。いずれを出力するかは符号C（CiまたはCq）の極性に依存する。このような機能を実現するため、補数器を利用した回路例を図５に示す。まず、ｎビットの受信サンプルRの極性を反転させない場合の出力として信号線５１により、受信サンプルRをそのまま選択部５２に入力する。他方、受信サンプルRは、インバータ５３により反転され、加算器５４で＋１が加えられ、受信信号Rの極性を反転させたもの(−R)が選択部５２に入力される。そして、符号Cの極性がプラスであればRを、符号Cの極性がマイナスであれば−Rを乗算出力とする。
【００１３】
このような乗算器４３，４６および遅延線４１，４４が所定の段数だけ設けられる。
【００１４】
【発明が解決しようとする課題】
しかしながら、図４に示すような多数の段数（例えば２５６段）の計算を行うには、非常に多くの回路規模および消費電力を必要としてしまうという問題点がある。
【００１５】
また、受信信号品質の良否にかかわらず、図４に示すような回路の総てを動作させなければならず、常に多くの回路規模および消費電力を費してしまうという問題点がある。
【００１６】
さらに、これらの問題点は、拡散符号長が長くなる程深刻化する。
【００１７】
【課題を解決するための手段】
各請求項に記載されたディジタル整合フィルタにより、これら問題点のうち少なくとも１つが解決される。
【００１８】
【発明の実施の形態】
（信号処理の原理）
まず、本発明の信号処理の原理を説明する。送信信号ＴをT=Ti+jTq、拡散符号ＣをC=Ci+jCqとすると、送信される拡散信号Ｓは、
S=T*C=(Ti+jTq)*(Ci+jCq) ・・・（１０）
となる。この拡散信号をそのまま受信したとすると、受信信号RはR=Sとなる。ここまでは、上記「従来の技術」で説明したものと同じである。この受信信号Rを逆拡散するにあたり、Cの共役複素数のC'=Ci-jCqではなく、
K=(Ci+Cq)/2-j(Ci+Cq)/2 ・・・（２０）
で逆拡散することを考える。この場合、逆拡散信号Dは、
D=R*K=(Ri+jRq)*((Ci+Cq)/2-j(Ci+Cq)/2)
=((Ri+Rq)+j(Rq-Ri))*k ・・・（３０）
となる。よって、
Di=(Ri+Rq)*k, Dq=(-Ri+Rq)*k ・・・（３１）
となる。ただし、k=(Ci+Cq)/2である。また、Diは複素受信信号の実数部分であり、Dqは複素受信信号の虚数部分である。次に、R=T*Cを式（３０）に代入すると、
D=R*K=(Ti+jTq)*(Ci+jCq)* ((Ci+Cq)/2-j(Ci+Cq)/2)
=[(TiCi-TqCq)+(TiCq+TqCi)+j((TiCq+TqCi)-(TiCi-TqCq))]*k
=[(Ci+Cq)Ti+(Ci-Cq)Tq+j[(-Ci+Cq)Ti+(Ci+Cq)Tq]]*k
=2*k2*T ・・・（４０）
となる。この場合において、kは、+1, 0, -1の３値を取り得るが、kが0でない値をとるのは、Ci=Cqの場合のみであるという事実を利用した。式（４０）は、K=(Ci+Cq)/2-j(Ci+Cq)/2で逆拡散した場合であっても、送信信号Tが得られることを意味する。ただし、式（２）と式（４０）を比較すると、式（４０）の場合は出力レベルが１／２になってしまうことがわかる。その理由は次のように考えられる。CiとCqは、ランダム性が高いので、Ci=Cqとなる確率は１／２である。このため、式（２０）を利用した逆拡散信号を長時間加算すると、|k2|＝|(Ci+Cq)2/4|≒1/2となるので、式（４０）の右辺はTとなり、式（２）の右辺のものの半分になるためである。
【００１９】
図６は、このような計算原理による信号の流れ図を示す。複素受信信号の実数成分Riと虚数成分Rqが加算器６１０で加算され、合成信号Ri+Rqが出力され、この合成信号は乗算器６２０の一方の入力に加えられる。さらに、複素拡散符号の実数成分Ciと虚数成分Cqも加算器６３０で加算された後に１／２が乗算されて合成符号kが形成され、この合成符号は加算器６２０の他方の入力に加えられる。そして、乗算器６２０は、入力された信号を乗算して複素受信信号の実数成分Di=(Ri+Rq)*k（式３１）を算出する。同様に、複素受信信号の実数成分Riと虚数成分Rqとの差が加算器６４０で計算され、合成信号-Ri+Rqが出力され、この合成信号は乗算器６５０の一方の入力に加えられる。乗算器６５０の他方の入力には上記の合成符号が入力され、入力されたこれらの信号を乗算して複素受信信号の虚数成分Dq=(-Ri+Rq)*k（式３１）を算出する。
【００２０】
このように、図６の信号処理における受信信号と拡散符号との乗算を行う回路構成は、図３のものに比較して格段に簡潔な構成になっていることがわかる。すなわち、本発明による計算原理によれば、従来の約半分の回路構成で相関出力DiおよびDqを得ることが可能である。その代わりに、出力レベルは従来得られるものの約半分になってしまう。従って、受信信号品質が良好であるような場合には、図６に示すような計算原理に従って相関計算を行うことにより、電力消費を節約することが可能になる。この点、受信信号品質の良否にかかわらず常に図３に示すような計算を実行しなければ相関出力RiおよびRqを得ることができなかった従来の手法と大きく異なる。
【００２１】
図６に示す計算原理は、拡散符号のCiとCqが等しい場合に有意義な相関出力が得られるものであった。CiおよびCqは+1または-1の値をとるので、CiとCqが異なる場合についても上記と同様の議論が成り立つ。そこで、
G=(Ci-Cq)/2-j(Ci-Cq)/2 ・・・（５０）
で逆拡散することを考える。この場合、逆拡散信号D'は、
D'=R*K=(Ri+jRq)*((Ci-Cq)/2-j(Ci-Cq)/2)
=((Ri+Rq)+j(Rq-Ri))*g ・・・（６０）
よって、Di'=(Ri+Rq)*g, Dq'=(-Ri+Rq)*g ・・・（６１）
となる。ただし、g=(Ci-Cq)/2である。次に、R=T*Cを式（６０）に代入すると、
D'=R*G=(Ti+jTq)*(Ci+jCq)* ((Ci-Cq)/2-j(Ci-Cq)/2)
=[(TiCi-TqCq)+(TiCq+TqCi)+j((TiCq+TqCi)-(TiCi-TqCq))]*g
=[(Ci+Cq)Ti+(Ci-Cq)Tq+j[(-Ci+Cq)Ti+(Ci+Cq)Tq]]*g
=(-j)*2*g2*T ・・・（７０）
となる。この場合において、gは、+1, 0, -1の３値を取り得るが、gが0でない値をとるのは、Ci≠Cqの場合であるという事実を利用した。このように、G=(Ci-Cq)/2-j(Ci-Cq)/2で逆拡散した場合であっても、送信信号Tが得られる。ただし、出力レベルが１／２になってしまう点はKで逆拡散した場合と同様である。すなわち、CiとCqは、ランダム性が高いので、Ci≠Cqとなる確率も１／２である。このため、式（５０）を利用した逆拡散信号を長時間加算すると、|g2|＝|(Ci-Cq)2/4|≒1/2となるので、式（７０）の右辺の大きさはTとなり、式（２）の右辺のものの半分になるためである。なお、式（７０）の場合は、最終的な出力に(-j)が乗じられており、-90度回転している点が、式（４０）の場合と異なる。したがって、送信信号Tの実数成分に関する寄与は、
-Dq'=-(-Ri+Rq) ・・・（７１）
で与えられ、虚数成分に関する寄与は、
Di'=Ri+Rq ・・・（７２）
で与えられる。
【００２２】
図７は、このような計算原理による信号の流れ図を示す。複素受信信号の実数成分Riと虚数成分Rqが加算器７１０で加算され、合成信号Ri+Rqが出力され、この合成信号は乗算器７２０の一方の入力に加えられる。さらに、複素拡散符号の実数成分Ciと虚数成分Cqも加算器７３０において両者の差が計算された後に１／２が乗算されて合成符号gが形成され、この合成符号は加算器７２０の他方の入力に加えられる。そして、乗算器７２０は、入力された信号を乗算して（６１）式に基づいてDi'=(Ri+Rq)*g（式６１）を算出する。同様に、複素受信信号の実数成分Riと虚数成分Rqとの差が加算器７４０で計算され、合成信号-Ri+Rqが出力され、この合成信号は乗算器７５０の一方の入力に加えられる。乗算器７５０の他方の入力には上記の合成符号が入力され、入力されたこれらの信号を乗算して（６１）に基づいてDq'=(-Ri+Rq)*gを算出する。さらに、（７１）式および（７２）式に従って、相関出力の実数成分および虚数成分Di,Dqを出力する。
【００２３】
図６に示した信号処理の場合と同様に、図７の信号処理における乗算に関する回路構成も、図３のものに比較して格段に簡潔な構成になっている。また、従来の約半分の回路構成で相関出力DiおよびDqを得ることが可能であるが、出力レベルは従来得られるものの約半分になってしまう点も同様である。
【００２４】
従来と同等の出力レベルを得るには、CiおよびCqが等しい場合の図６の信号処理と、CiおよびCqが異なる場合の図７の信号処理を重ね合わせればよい。
【００２５】
図８は、図６と図７の信号処理を重ね合わせた場合の信号の流れ図を示す。図８において、逆拡散信号の実数部分Diは、信号経路aおよび信号経路bから得られる。信号経路aは、拡散符号CiとCqが等しい場合にゼロでない寄与を与え、信号経路bは拡散符号CiとCqが異なる場合にゼロでない寄与を与える。同様に、逆拡散信号の虚数部分Dqは、信号経路cおよび信号経路dから得られる。信号経路cは、拡散符号CiとCqが等しい場合にゼロでない寄与を与え、信号経路dは拡散符号CiとCqが異なる場合にゼロでない寄与を与える。このようにして計算された実数部分Diおよび虚数部分Dqは、従来と同等の出力レベルになる。ただし、少なくとも従来と異なるのは、信号経路a, b, c, dのうち例えば信号経路bおよびdを休止させて消費電力を節約し、信号経路aおよびcのみに基づいて実数成分Diおよび虚数成分Dqを計算し得る点である。受信信号品質が極めて良好である場合や、受信感度の劣化がある程度許容されるような場合にそのような信号処理が可能である。（信号経路aおよびcを休止させて信号経路bおよびdをアクティブにすること等も可能である。）すなわち、図８に示すような信号処理は、従来と同等の出力レベルを得るという選択肢と、感度劣化を犠牲にして消費電力を節約する選択肢とを提供しており、ユーザが必要に応じていずれかを選択することを可能にする。この点、そのような選択肢が全く存在しなかった従来の信号処理に比べて極めて有利である。さらに、図８に示す信号処理の回路規模は、図３に示すものと比較しても著しい回路規模の増加を招くものでもない。
【００２６】
以上の信号処理の特徴を要約すると、次のようになる。
【００２７】
１．複素受信信号の実数成分(Ri)と虚数成分(Rq)を実数計算の線形結合により合成し、複素受信信号の合成信号(Ri+Rq, -Ri+Rq)を形成する。
【００２８】
２．複素拡散符号の実数成分(Ci)と虚数成分(Cq)を実数計算の線形結合によって、複素拡散符号の合成符号(k,g)を形成する。複素拡散符号の実数成分および虚数成分は、それぞれ正または負の２値をとり得るが、合成符号は、正、ゼロまたは負の３値をとり得る。
【００２９】
３．複素受信信号の合成信号を、複素拡散符号の合成符号(k, g)を利用して逆拡散する。
【００３０】
以下、本発明の計算原理によるディジタル整合フィルタの実施例を説明する。
【００３１】
（第１実施例）
図９は、図６に示す計算原理に基づくディジタル整合フィルタの実施例９００を示す。ディジタル整合フィルタ９００は、複素受信信号Rの実数成分Riと虚数成分Rqを合成する信号合成器907と、合成して得られた合成信号(Ri+Rq)が入力される受信信号用の遅延線９１０と、複素符号Cの実数成分Ciと虚数成分Cqとを加算して２で除算することにより得られる合成符号(k)を出力する符号合成部９２０と、この合成符号(k)が入力される遅延線９３０と、遅延線９１０および遅延線９３０の各段からの出力を入力とする乗算器９４０を備える。各乗算器９４０からの乗算出力は加算器９５０のタップに入力され、加算出力Diを形成する。遅延線９１０，９３０は、例えば、２５６段のシフト・レジスタにより構成することが可能である。なお、加算出力が「Di又はDq」となっているのは、同様な回路構成を利用して、虚数成分Dqを計算することができるためである。したがって、実数成分Diおよび虚数成分Dqを得るには、図９に示すような回路が２つ必要になる。ただし、この信号処理において、虚数成分Dqを得るには、合成信号を和信号ではなく差信号(-Ri+Rq)とする必要がある（図６）。
【００３２】
動作している間このディジタル整合フィルタ９００は、所定のチップ・レートでディジタル受信サンプルおよび複素符号の各成分を受信する。従来とは異なり、ディジタル受信サンプルの実数および虚数成分Ri,Rqは、信号合成部９０７で合成されて合成信号(Ri+Rq)となり、この合成信号(Ri+Rq)が遅延線９１０に順次入力される。複素符号の実数および虚数成分Ci,Cqも、符号合成部９２０で合成され、両者の和の１／２である合成符号kが出力される。合成符号kは、遅延線９３０に順次入力される。遅延線９１０，９３０の各段からは、遅延させられた合成信号および合成符号が出力される。出力された各段からの合成信号および合成符号は、各段ごとに乗算器９４０で乗算され、これらの乗算出力は総て加算器９５０に結合され、相関出力Diが生成される。相関出力Dqについても同様の計算が行われる。ただし、このようにして得られる相関出力の出力レベルは、従来の半分になってしまう。この場合における出力レベルとは、次式で定義される量である。
【００３３】
【数１】
【００３４】
図１０は、このような機能を実現する回路例９２０を示す。すなわち、拡散符号Ciの極性を示す極性信号(sign)は信号線１０１０によりそのまま得られ、拡散符号CiとCqの異同を示す異同信号(equ)はCiとCqの排他的論理和の否定をとることによって作成することができる。この実施例では、拡散符号CiとCqが等しい場合に論理ハイ(H)の異同信号(equ)を出力させ、拡散符号CiとCqが異なる場合には論理ロー(L)の異同信号(equ)を出力させているが、正論理とするか負論理とするかは必要に応じて適宜変更可能である。また、この実施例では排他的論理和ゲート(XOR)を利用しているが、他の論理ゲートを利用して構成することも可能である。また、この実施例では拡散符号の実数成分Ciの極性を利用していたが、虚数成分Cqの極性を利用することも可能であろう。要するに、符号合成部は、拡散符号の異同と極性を調べることができればよいからである。
【００３５】
図１１は、乗算器９４０の回路例を示す。先に述べたように、乗算器９４０は、拡散符号CiとCqが等しい場合にはCiの極性に合わせて合成信号±Rを出力し、拡散符号CiとCqが異なる場合は０を出力すればよい。信号線１１１０により合成信号Rを選択部１１２０に供給する。一方、合成信号Rは、インバータ１１３０により反転され、加算器１１４０で＋１が加えられ、受信信号Rの極性を反転させたもの(−R)が選択部１１２０に入力される。そして、拡散符号Ciの極性（極性信号(sign)に応じてRまたは−Rを選択部１１２０の出力とする。ここまでは、従来の乗算器５０（図５）と同様である。さらに、拡散符号CiとCqが等しい場合にのみ０でない乗算出力を提供するために、ANDゲート１１５０を利用して、選択部１１２０からの出力と、合成符号からの異同信号(equ)との論理積をとり、最終的な乗算出力が提供される。
【００３６】
相関出力の虚数成分Dqについても、図９ないし図１１で説明したような回路と同様の回路を構成することにより、実数成分および虚数成分の両者を得ることが可能である。ただし、k=(Ci+Cq)/2に基づいて虚数成分を得る場合には、複素受信信号の実数成分と虚数成分との差(-Ri+Rq)を合成信号とする必要がある（式３１、図６）。
【００３７】
なお、図９に関連して説明した回路は、図６の信号処理に基づくものであった。しかし、図７の信号処理に基づいて、図９に示すような回路と同様な回路を構成することも可能である。この場合は、合成符号としてg=(Ci-Cq)/2を採用する点や、出力が-90度回転させられている点が特に異なるが、実質的には図９に関連して説明した回路と同等のものである。したがって、図９に示すような回路を４つ準備することにより、図８に示す４つの信号経路a, b, c, dを構築することができる。
【００３８】
（第２実施例）
ところで、拡散符号CiとCqが等しい確率および異なる確率はともに１／２である。拡散符号CiとCqが等しい場合にのみ乗算器９４０の出力は０でない値を提供し、拡散符号CiとCqが異なる場合の乗算器９４０の出力は０である。したがって、図９に示すディジタル整合フィルタ９００において、例えば２５６段である所定の段数の乗算器９４０のうち約半分が、加算器９５０にゼロでない寄与を与え、残りの半分はゼロを出力するに過ぎない。
【００３９】
一方、k=(Ci+Cq)/2, g=(Ci-Cq)/2の値に関し、拡散符号CiとCqが等しい場合はk=±1であってg=0であり、拡散符号CiとCqが異なる場合はk=0であってg=±1となり、合成符号kとgは互いに相補的な関係にある。したがって、図８の信号処理において、合成符号kに関連する乗算器８１０および８３０と、合成符号gに関連する乗算器８２０および８４０とが、交互にゼロでない値とゼロとを出力することを意味する。乗算器８１０の出力である信号経路aからの寄与と乗算器８４０の出力である信号経路dからの寄与が互いに相補的な関係になっている。同様に、拡散符号CiとCqの異同に関し、信号経路bからの寄与と信号経路cからの寄与も互いに相補的な関係になっている。
【００４０】
図１２は、以上の関係を表にまとめたものである。
【００４１】
そこで、拡散符号CiとCqの異同に関し、相補的な関係になっている信号経路aと信号経路dからの寄与に着目する。このとき、拡散符号CiとCqが等しい場合は、信号経路aはCiの極性に応じて±(Ri+Rq)が相関出力の実数成分Diに寄与し、信号経路dから虚数成分Dqへの寄与はゼロである。逆に、拡散符号CiとCqが異なる場合は、信号経路aから実数成分Diへの寄与はゼロであり、信号経路dはCiの極性に応じて±(Ri+Rq)が虚数成分Dqに寄与する。したがって、図１１に示す相関出力の実数成分を計算するための乗算器９４０において、乗算出力がゼロになる場合には、選択部１１２０から出力されている値を、相関出力の虚数成分として出力すれば、より効率的に相関出力にゼロでない寄与を与えることができる。
【００４２】
図１３は、これらの関係を利用して構成された乗算器１３００の回路例である。図１１で説明した要素と同様のものには同じ参照番号を付している。この乗算器１３００では更に、実数成分用の乗算出力(#i)と、虚数成分用の乗算出力(#q)と、ANDゲート１３１０を備える。図１１で説明した場合と同様に、信号線１１１０を介して合成信号(+R)と、インバータ１１３０および加算器１１４０を介して極性の反転された合成信号(-R)とが選択部１１２０に入力される。これら２つの合成信号のうち、拡散符号Ciの極性に合うものを選択し、選択部１１２０の出力とする。この出力は、ANDゲート１１５０およびANDゲート１３１０の各入力の一方される。ANDゲート１１５０の他方の入力には、拡散符号CiとCqの異同を示す異同信号(equ)が入力される。ただし、異同信号(equ)は、ANDゲート１３１０の他方の入力に反転して入力される。
【００４３】
図１４は、このような２出力の乗算器１３００を利用して構成されたディジタル整合フィルタ１４００を示す。図９で説明したものと同様の要素には同じ番号が付されている。ディジタル整合フィルタ１４００は、合成信号用の遅延線９１０および合成符号用の遅延線９３０の各段からの出力を乗算する乗算器１３００を備える。更に、ディジタル整合フィルタ１４００は、相関出力の実数成分用の加算器９５０と、虚数成分用の加算器１４２０を備え、それぞれ乗算器１４００の実数成分用出力(#i)および虚数成分用出力(#q)に結合されている。なお、この実施例における受信信号の合成は、加算器９０５により行われている。
【００４４】
このように、図１３に示す乗算器１３００を利用すると、図９に示すディジタル整合フィルタ９００において、実数成分に対してゼロを出力していた乗算器から虚数成分としての出力を抽出し、各段で行われる計算結果を無駄なく効率的に相関計算に役立てることが可能になる。さらに、図９に示すディジタル整合フィルタ９００と比較して大幅に回路規模を削減することも可能になる。（図９に示すディジタル整合フィルタ９００は、相関出力の実数成分Di（又は虚数成分Dq）のみしか得られなかったので、実数および虚数成分の両者(Di, Dq)を得るには、図９に示すような回路が２つ必要があった。）
第２実施例に関する以上の説明は、図８における信号経路aおよび信号経路dからの寄与に着目したものであったが、信号経路bおよび信号経路dからの寄与に着目しても同様の結果が得られる。これは、各信号経路aおよびbからの寄与がそれぞれ単独で相関出力信号の実数成分を構成することが可能であり、各信号経路cおよびdからの寄与がそれぞれ単独で相関出力信号の虚数成分を構成し得ることに起因する。ただし、単独の信号経路に基づいて相関出力を構築した場合は、従来得られる信号の半分のレベルしか得られない。従来と同等の出力レベルが得るには、総ての信号経路aないしdからの寄与を重ね合わせることにより、達成される。
【００４５】
図１５は、そのような重ねあわせを行った場合のディジタル整合フィルタ１５００のブロック図を示す。これは、図８に示す信号処理を図１３に示す乗算器を利用して構成したものに相当する。図９および図１４で説明したものと同様の要素には同じ番号が付されている。ディジタル整合フィルタ１５００は、更に、複素受信信号の実数成分(Ri)と虚数成分(Rq)との差である合成信号を出力する加算器１５１０と、この合成信号が入力される遅延線１５２０と、遅延線９３０，１５２０の各段からの出力を乗算する乗算器１３０１を備える。この加算器１３０１は、加算機１３００と実質的に同様な回路である。ただし、加算器１３００は信号経路aおよびdに関する信号を出力し、加算器１３０１は信号経路bおよびcに関する信号を出力するので、ゼロでない値を出力する条件が逆になっている点で両者は異なる（図１２）。更に、ディジタル整合フィルタ１５００は、相関出力の実数成分用の加算器１５３０と、虚数成分用の加算器１５４０を備え、それぞれ乗算器１３００の実数成分用出力(#i)および虚数成分用出力(#q)に結合されている。加算器９５０および１５３０からの信号は更に加算器１５５０で加算され、相関出力の実数成分Diを形成する。同様に、加算器１４２０および１５４０からの信号も更に加算器１５６０で加算され、相関出力の虚数成分Dqを形成する。加算器９５０からの寄与は、信号経路a（図８）からの寄与に相当する。加算器１５３０からの寄与は、信号経路b（図８）からの寄与に相当する。加算器１５４０からの寄与は、信号経路c（図８）からの寄与に相当する。加算器１４２０からの寄与は、信号経路d（図８）からの寄与に相当する。
【００４６】
なお、図８に示す信号処理によれば、２種類の合成符号、すなわちk=(Ci+Cq)/2とg=(Ci-Cq)/2が必要であった。そこで、受信信号の差に基づく合成信号(-Ri+Rq)の側を追加する場合に（図１５の下側）、合成符号gに関する演算を行うため、合成符号g用の符号合成部および遅延線を別個独立に設けることも可能である。しかしながら、先に考察したように、合成符号kとgは、拡散符号CiとCqの異同に関して相補的な関係になっており、符号合成部の果たす役割は、拡散符号Ciの極性と、拡散符号CiおよびCqの異同とを乗算器側に知らせることで足りる。したがって、合成符号gのために別個独立の回路要素を追加する必要はなく、合成符号k用の符号合成部９２０と遅延線９３０は、合成符号g用に兼用することが可能である。このため、遅延線９３０の各段からの出力は、合成信号(Ri+Rq)の側だけでなく、合成信号(-Ri+Rq)の側にも提供されている。
【００４７】
このように構成されたディジタル整合フィルタ１５００は、従来と同等の出力レベルを提供することができる。従来の信号処理により相関出力の実数成分(Di)および虚数成分(Dq)の両方を得るための回路規模は、図４に示すものの２倍程度のものになるが、これは図１５に示す回路規模と同等である。更に、信号経路a, b, c, dのうち例えば信号経路bおよびcを休止させて乗算器１３０１等による消費電力を節約し、信号経路aおよびdのみに基づいて実数成分Diおよび虚数成分Dqを計算することが可能である。受信信号品質が極めて良好である場合や、受信感度の劣化がある程度許容されるような場合にそのような信号処理が可能である。（信号経路aおよびdを休止させて信号経路bおよびcをアクティブにすること等も可能である。）すなわち、図１５に示すような回路は、従来と同等の出力レベルを得るという選択肢と、感度劣化を犠牲にして消費電力を節約する選択肢とを提供しており、ユーザが必要に応じていずれかを選択することを可能にする。
【００４８】
（第３実施例）
図１６は、第３実施例によるディジタル整合フィルタ１６００の部分ブロック図を示す。図１４と同様の要素には同じ番号が付されている。ディジタル整合フィルタ１６００では、第１乗算器１６１０の実数成分出力(#i)と、第２乗算器１６１１の実数成分出力(#i)とのペアを考え、このペアの内の一方からの寄与がゼロであるとみなし、そのペアの内の他方を加算器９５０に結合する。同様に、第１乗算器１６１０の虚数成分出力(#q)と、第２乗算器１６１１の虚数成分出力(#q)とのペアも考え、このペアの内の一方からの寄与がゼロであるとみなし、そのペアの内の他方を加算器１４２０に結合する。このように構成すると、加算器９５０および加算器１４２０の入力タップ数を、それぞれ半分に減少させることができる。ただし、そのような構成を採用すると、各ペアの一方をゼロであるとみなしたことに起因する信号劣化が生じてしまう。どの程度の信号劣化が生じるかについては、次のように考えることができる。
【００４９】
まず、乗算器の実数成分出力(#i)がゼロである場合は、拡散符号CiとCqが異なる場合(≠)であり、このとき虚数成分出力(#q)からの寄与はゼロではない。逆に、乗算器の実数成分出力(#i)がゼロでない場合は、拡散符号CiとCqが等しい場合(＝)であり、このとき虚数成分出力(#q)からの寄与はゼロである。そして、拡散符号CiとCqは等しい場合(＝)と異なる場合（≠）のいずれかである。したがて上記のペアのとり得る組み合わせは、｛(＝,＝), (＝,≠), (≠,＝), (≠,≠)｝の４種類がある。これらペアのうち、(＝,≠)と(≠,＝)の場合は、上記の仮定に合致して一方がゼロであって他方がゼロでない寄与を与えるので、１００％有意義なゼロでない信号が得られる。すなわち、相関出力の実数成分および虚数成分の両者にゼロでない寄与が与えられる。しかし、(＝,＝)と(≠,≠)の場合は、ゼロでない有意義な信号は５０％しか得られない。すなわち、相関出力の実数成分および虚数成分の一方にのみゼロでない値が生じ、他方はゼロしか供給しない。例えば(＝,＝)の場合、乗算器１６１０および１６１１からの２つの実数成分出力(#i)には共にゼロでない信号成分が生じるが、２つの虚数成分出力(#q)には共にゼロが生じてしまい、ゼロでない有意義な出力を虚数成分用の加算器１４２０に与えることができない。(≠,≠)の場合も同様に、実数成分がゼロになってしまう。このため、有意義な信号が得られる割合は、上記４種類のペアの発生確率がそれぞれ１／４であることを考慮すると、次のようになる。
【００５０】
100％*(1/4+1/4)+50％*(1/4+1/4)=75％
したがって、本実施例における信号劣化は、２５％になると考えられる。言い換えれば、上記の仮定に基づいて加算器９５０および１４２０の入力タップ数を半分に減少させて加算器の回路規模を大幅に縮小しても、信号劣化は２５％に過ぎない。すなわち本実施例によれば、２５％の信号劣化と引き換えに、加算器の規模を半分に減少させることが可能である。
【００５１】
図１７は、図１６で使用されるスイッチ１７０４の回路図を示す。このスイッチ１７０４は、ペアの内の一方からの寄与がゼロであるとみなし、そのペアの内の他方からの寄与を出力させる。スイッチ１７０４は、制御部１７０２により制御される。スイッチ１７０４は、乗算器１６１０（図１６）内の選択部（図１３）から出力される合成信号(±R0)を一方の入力とするANDゲート１７１０および１７２０を備え、これらANDゲート１７１０および１７２０の他方の入力には制御部１７０２からの信号が結合される。同様に、乗算器１６１１（図１６）内の選択部（図１３）から出力される合成信号(±R1)を一方の入力とするANDゲート１７５０および１７６０を備え、これらANDゲート１７５０および１７６０の他方の入力には制御部１７０２からの信号が結合される。ANDゲート１７１０およびANDゲート１７５０からの２つの出力を入力するORゲート１７７０は、実数成分(#i)を出力する。ANDゲート１７２０およびANDゲート１７６０からの２つの出力を入力するORゲート１７８０は、虚数成分(#q)を出力する。
【００５２】
制御部１７０２は、乗算器１６１０用に供給される異同信号(equ0)を一方の入力とするANDゲート１７３０および１７４０を備える。ANDゲート１７３０には論理を反転して入力する。これらANDゲート１７３０，１７４０の他方の入力には、乗算器１６１１用に供給される異同信号(equ1)が入力される。ただし、ANDゲート１７４０に対しては論理を反転して入力する。制御部１７０２は、ANDゲート１７１０，１７２０，１７５０，１７６０を制御するための信号を出力する。制御部１７０２に入力された異同信号(equ0)は、そのままANDゲート１７１０および１７２０に結合される。ただし、ANDゲート１７２０に対しては論理を反転して結合する。ANDゲート１７３０および１７４０からの２つの出力は、それぞれANDゲート１７５０および１７６０に結合される。
【００５３】
動作を次に説明する。便宜上、遅延線９１０（図１６）の初段に格納されている合成信号をR0とし、次の段に格納されている合成信号をR1とする。また、合成符号の遅延線９３０（図１６）の初段に格納されている合成符号をC0とし、次の段に格納されている合成符号をC1とする。そして、合成符号C1の異同信号(equ1)が例えば論理ロー(L)の値をとり、合成符号C1に関する拡散符号CiおよびCqが異なることを示す場合、ANDゲート１７３０および１７５０は論理ロー(L)を出力するので、乗算器１６１の実数出力(#i)には、ANDゲート１７１０からの出力±R0が結合される。この場合において、乗算器１６１０側の異同信号(equ0)が論理ハイ(H)であれば（拡散符号C0に関するCiとCqが同じであれば）、乗算器１６１の実数出力にゼロでない有意義な出力が生じる。他方、論理ロー(L)の異同信号(equ1)および論理ハイ(H)の異同信号(equ0)に応じて、ANDゲート１７４０が論理ハイ(H)を出力し、乗算器１６１の虚数成分出力(#q)に乗算器１６１１側の合成信号±R1が結合される。こうして、乗算器１６１の実数成分出力(#i)および虚数成分出力(#q)からゼロでない有意義な出力がそれぞれ得られる。異同信号equ0およびequ1の論理が逆になっても同様に、乗算器１６１の両出力からゼロでない有意義な出力が得られる。このように、図１６で行った仮定に合致する場合は、１００％出力が得られる。次に、図１６で行った仮定に反し、異同信号equ0およびequ1がともに論理ロー(L)であった場合は、ANDゲート１７３０，１７５０，１７１０の出力は総て論理ロー(L)になり、乗算器１６１の実数出力(#i)はゼロになってしまう。他方、虚数出力(#q)には+R0または-R0が出力される。異同信号equ0およびequ1がともに論理ロー(H)であった場合も同様に、乗算器１６１の虚数出力(#q)はゼロになってしまう。他方、実数出力(#i)には+R0または-R0が出力される。このように図１７に示す回路は、図１６で意図する動作を実行することが可能である。なお、このような動作を行う回路は、図１７に示す論理回路には限定されず、論理を反転させることはもとより、多数の回路構成が可能であろう。例えば、図１７で説明したスイッチ１７０４は、ANDゲートおよびORゲートにより構成されていたが、これらをトランジスタで構成することも可能である。
【００５４】
図１８は、スイッチ１７０４をトランジスタで構成した場合の回路図を示す。この場合におけるスイッチ１７０４は、ANDゲートおよびORゲートの６つの論理ゲートの代わりに、４つのトランジスタ１８１０，１８２０，１８３０，１８４０を備える。このような４つのトランジスタは、通常のCMOSゲート１つ分の回路規模に相当するので、この場合におけるスイッチ１７０４の回路規模は、約１／６に削減される。
【００５５】
図１９は、これまで説明してきた各実施例によるディジタル整合フィルタについて、回路規模および出力レベルを従来のものと比較した図表を示す。計算された数値は、遅延線の段数が２５６段であり、受信サンプルが４ビットで表現される場合を想定しているが、段数および受信サンプルを表現するビット数が異なっても、同様の傾向があると考えられる。この図表において、左から１列目の数値は、図４に示される従来の回路規模および出力レベルを比較基準にしていることを示す。すなわち、図４の従来の回路規模を１００％とし、出力レベルを０ｄＢとしている。ここで、出力レベルとは、先に述べた（数１）で定義される量である。
【００５６】
図表中の２列目は、本願第１実施例（図９）による回路規模は、従来の６６．７％であり、−３ｄＢの出力劣化が生じることを示す。図表中の３列目は、図１３に示す乗算器を利用する本願第２実施例の図１４による回路規模は、従来の５０．０％であり、−３ｄＢの出力劣化が生じることを示す。第２列および第３列は、図９および図１４に示す回路が、−３ｄＢの感度劣化と引き換えに回路規模を約半分にして消費電力を節約することができることを示す。第４列は、本願第２実施例の図１５による回路規模は、従来と同程度の１００％であり、出力劣化も生じないことを示す。ただし、必要に応じて出力劣化と引き換えに消費電力を節約する選択肢を留保している。これは、図１４に示す回路と同程度の規模の回路を２つ使用しているためである。第５列は、加算器のタップ数を削減する本願第３実施例（図１６）による回路規模は、従来の７２．５％であり、−１．２５ｄＢの出力劣化が生じることを示す。最後の第６列は、トランジスタを利用してスイッチを構成した本願第３実施例（図１６）による回路規模は、従来の６６．４％であり、−１．２５ｄＢの出力劣化が生じることを示す。第５列および第６列は、図１６に示す回路が、−１．２５ｄＢの感度劣化と引き換えに、回路規模を７割程度に削減し、消費電力を削減し得ることを示す。このように、本願各実施例によれば、回路規模に関しては、従来と同程度の１００％、約半分の５０％およびそれらの中間的な７０％とする選択肢を提供することが可能である。そして、感度劣化に関しては、従来と同程度の０ｄＢ、約半分の−３ｄＢおよびそれらの中間的な−１．２５ｄＢとする選択肢を提供することが可能である。
【図面の簡単な説明】
【図１】 一般的なレーク(RAKE)受信機のブロック図を示す。
【図２】 サーチャの一般的な構成を示すブロック図を示す。
【図３】 従来のディジタル整合フィルタで行われる信号処理の流れ図を示す。
【図４】 従来のディジタル整合フィルタのブロック図を示す。
【図５】 従来の乗算器の回路図を示す。
【図６】 本願発明による信号処理の流れ図を示す。
【図７】 本願発明による信号処理の流れ図を示す。
【図８】 本願発明による信号処理の流れ図を示す。
【図９】 本願第１実施例によるディジタル整合フィルタのブロック図を示す。
【図１０】 図９に示すディジタル整合フィルタで使用することの可能な符号合成部のブロック図を示す。
【図１１】 図９に示すディジタル整合フィルタで使用することの可能な乗算器のブロック図を示す。
【図１２】 本願実施例で使用する各種符号間の関係を示す図表を示す。
【図１３】 本願第２実施例で使用する乗算器の回路図を示す。
【図１４】 図１３に示す乗算器を利用するディジタル整合フィルタのブロック図を示す。
【図１５】 本願第２実施例によるディジタル整合フィルタのブロック図を示す。
【図１６】 本願第３実施例によるディジタル整合フィルタの部分ブロック図を示す。
【図１７】 図１６に示すディジタル整合フィルタで使用することの可能な乗算器およびスイッチの回路図を示す。
【図１８】 図１７で使用されたスイッチをトランジスタで構成した場合の回路図を示す。
【図１９】 各実施例について、回路規模および出力レベルを従来のものと比較した図表を示す。
【符号の説明】
１００ レーク受信機
１１０ フィンガ
１２０ レーク結合器
１３０ サーチャ
２１０ ディジタル整合フィルタ
２２０ 二乗器
２３０ 積分器
２４０ パス選択器
３１０，３３０，３４０，３６０ 乗算器
３２０，３５０ 加算器
４０ ディジタル整合フィルタ
４１，４２，４４，４５ 遅延線
４３，４６ 乗算器
４７ 加算器
５０ 乗算器
５１ 信号線
５２ 選択部
５３ インバータ
５４ 加算器
６１０，６３０，６４０ 加算器
６２０，６５０ 乗算器
７１０，７３０，７４０ 加算器
７２０，７５０ 乗算器
８１０，８２０，８３０，８４０ 乗算器
９００ ディジタル整合フィルタ
９０７，９２０ 合成部
９１０，９３０ 遅延線
９４０ 乗算器
９５０ 加算器
１０２０ 反転出力の排他的論理和ゲート
１１２０ 選択部
１１３０ インバータ
１１４０ 加算器
１１５０ ＡＮＤゲート
１３１０ ＡＮＤゲート
９０５ 加算器
１３００ 乗算器
１４２０ 加算器
１３０１ 乗算器
１５１０，１５３０，１５４０，１５５０，１５６０ 加算器
１５２０ 遅延線
１６１０，１６１１ 乗算器
１７０４ スイッチ
１７０２ 制御部
１７１０，１７２０，１７３０，１７４０，１７５０，１７６０ ANDゲート
１７７０，１７８０ ＯＲゲート
１８１０，１８２０，１８３０，１８４０ トランジスタ
Claims (9)
- 複素ディジタル整合フィルタ（９００）を用いて、所定の拡散符号で拡散されている複素受信信号と、所定の複素拡散符号との相関出力を計算する方法であって、
複素受信信号の実数成分（Ｒｉ）および虚数成分（Ｒｑ）の実数計算の線形結合に基づく合成信号（Ｒｉ＋Ｒｑ，−Ｒｉ＋Ｒｑ）を、複数段より成る受信信号遅延線（９１０）に入力して、前記受信信号遅延線の各段により遅延された合成信号を生成する段階と、
複素拡散符号の実数成分（Ｃｉ）および虚数成分（Ｃｑ）の異同を表す異同信号（ｅｑｕ）と、前記実数成分（Ｃｉ）または前記虚数成分（Ｃｑ）のいずれか一方の極性を表す極性信号（ｓｉｇｎ）とを生成する段階と、
前記異同信号（ｅｑｕ）および極性信号（ｓｉｇｎ）を、複数段より成る符号遅延線（９３０）に入力して、前記符号遅延線の各段により遅延された異同信号（ｅｑｕ）および極性信号（ｓｉｇｎ）を生成する段階と、
前記受信信号遅延線の各段から出力される前記遅延された合成信号と、前記符号遅延線の各段から出力される前記遅延された前記異同信号（ｅｑｕ）および極性信号（ｓｉｇｎ）とに応じて、複数の出力を生成する段階と、
前記複数の出力を加え合わせる段階と
を備える方法。 - 前記合成信号が、複素受信信号の実数成分（Ｒｉ）と虚数成分（Ｒｑ）との和又は差に基づく信号であることを特徴とする請求項１記載の方法。
- 所定の拡散符号で拡散されている複素受信信号と、所定の複素拡散符号との相関出力を計算する複素ディジタル整合フィルタ（９００）であって、
複数段より成る受信信号遅延線（９１０）であって、前記受信信号遅延線（９１０）には複素受信信号の実数成分（Ｒｉ）と虚数成分（Ｒｑ）との実数計算の線形結合により得られる合成信号が入力され、前記受信信号遅延線（９１０）の各段が遅延された前記合成信号を出力する受信信号遅延線（９１０）と、
複素拡散符号の実数成分（Ｃｉ）および虚数成分（Ｃｑ）の異同を表す異同信号（ｅｑｕ）と、前記実数成分（Ｃｉ）または前記虚数成分（Ｃｉ）のいずれか一方の極性を表す極性信号（ｓｉｇｎ）とを生成する符号合成部（９２０）と、
前記異同信号（ｅｑｕ）および極性信号（ｓｉｇｎ）が入力され、複数段より成る符号遅延線（９３０）であって、該符号遅延線（９３０）の各段は、遅延された前記異同信号（ｅｑｕ）および極性信号（ｓｉｇｎ）を出力する符号遅延線（９３０）と、
前記受信信号遅延線の各段から得られる合成信号と、前記符号遅延線の各段から得られる異同信号（ｅｑｕ）および極性信号（ｓｉｇｎ）とに応じて複数の出力を生成する複数の乗算器（９４０，１３００）と、
前記複数の乗算器からの前記複数の出力を加え合わせる加算器（９５０，１４２０）と
を備えることを特徴とする複素ディジタル整合フィルタ（９００）。 - 前記合成信号が、複素受信信号の実数成分（Ｒｉ）と虚数成分（Ｒｑ）との和又は差に基づく信号であることを特徴とする請求項３記載のディジタル整合フィルタ。
- 前記複素拡散符号の実数成分（Ｃｉ）および虚数成分（Ｃｑ）が、それぞれ正または負の２値をとることを特徴とする請求項３記載のディジタル整合フィルタ。
- 前記乗算器（９４０）は、前記異同信号（ｅｑｕ）に応じて０または０でない値を出力し、０でない値を出力する場合は前記極性信号（ｓｉｇｎ）に応答して合成信号の値を出力することを特徴とする請求項３記載のディジタル整合フィルタ。
- 前記乗算器（１３００）が、相関出力の実数成分に寄与する出力（＃ｉ）と、相関出力の虚数成分に寄与する出力（＃ｑ）とを有し、これら２つの出力のうち一方が０でない値を提供し、かつ他方が０を提供することを特徴とする請求項３記載のディジタル整合フィルタ。
- 前記加算器が、相関出力の実数成分用の第１加算器（９５０）と、相関出力の虚数成分用の第２加算器（１４２０）を備え、
前記各乗算器の内の第１および第２乗算器と、前記第１および第２加算器とを結合するスイッチ（１７０４）を備えることを特徴とする請求項３記載のディジタル整合フィルタ。 - 前記各乗算器（１３００）が、相関出力の実数成分に寄与する第１出力（＃ｉ）と、相関出力の虚数成分に寄与する第２出力（＃ｑ）とを有し、これら２つの出力のうち一方が０でない値を提供し、かつ他方が０を提供し、
前記各乗算器の内の第１および第２乗算器と、前記第１および第２加算器とを結合するスイッチ（１７０４）を備え、
前記スイッチ（１７０４）は、前記第１乗算器の第１出力または前記第２乗算器の第１出力のいずれか一方のみを前記第１加算器に結合し、前記第１乗算器の第２出力または前記第２乗算器の第２出力のいずれか一方のみを前記第２加算器に結合することを特徴とする請求項８記載のディジタル整合フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243141A JP4387567B2 (ja) | 2000-08-10 | 2000-08-10 | 複素ディジタル整合フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243141A JP4387567B2 (ja) | 2000-08-10 | 2000-08-10 | 複素ディジタル整合フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064406A JP2002064406A (ja) | 2002-02-28 |
| JP4387567B2 true JP4387567B2 (ja) | 2009-12-16 |
Family
ID=18734049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243141A Expired - Lifetime JP4387567B2 (ja) | 2000-08-10 | 2000-08-10 | 複素ディジタル整合フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4387567B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005053301B3 (de) * | 2005-11-09 | 2007-02-22 | Atmel Germany Gmbh | Detektionseinheit und Verfahren zur Detektion von Datensymbolen |
| JP4862151B2 (ja) * | 2006-02-17 | 2012-01-25 | 国立大学法人豊橋技術科学大学 | 通信システムにおける干渉信号判定方法および干渉信号除去方法ならびに干渉信号除去装置および受信装置 |
| JP4574567B2 (ja) * | 2006-02-27 | 2010-11-04 | 富士通株式会社 | 逆拡散及び同相・直交成分多重処理装置及び方法 |
| JP5088000B2 (ja) * | 2007-06-04 | 2012-12-05 | 日本電気株式会社 | 拡散変調回路及び逆拡散変調回路 |
| KR101961912B1 (ko) * | 2017-08-30 | 2019-03-28 | 한화시스템 주식회사 | 신호 상관 방법 |
-
2000
- 2000-08-10 JP JP2000243141A patent/JP4387567B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064406A (ja) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359875B1 (en) | CDMA receiving apparatus | |
| KR100229042B1 (ko) | 하드웨어소모 감소 및 탐색성능이 향상된 레이크 수신기 | |
| JP4387567B2 (ja) | 複素ディジタル整合フィルタ | |
| KR20050090352A (ko) | Ｃｄｍａ 시스템 전송 행렬 계수를 계산하는 사용자 장치 | |
| US6373880B1 (en) | Frequency modulation circuit | |
| JP3886709B2 (ja) | スペクトル拡散受信装置 | |
| US6259720B1 (en) | Versatile digital signal processing system | |
| JP2002533684A (ja) | ディジタル相関器 | |
| US7072320B2 (en) | Apparatus for spreading, scrambling and correlation in a reconfigurable digital signal processor | |
| US7742516B2 (en) | Modulator | |
| US20020141490A1 (en) | Receiver and low power digital filter therefor | |
| JP3503433B2 (ja) | スペクトル拡散受信機 | |
| EP1182813A1 (en) | Method and circuit for generating spreading codes | |
| EP1207660A2 (en) | Time-sharing of a digital filter | |
| JP2000244378A (ja) | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 | |
| US6983012B1 (en) | Implementation of digital filter with reduced hardware | |
| JPH1079686A (ja) | ディジタル相関器 | |
| KR100459120B1 (ko) | 신호처리를 위한 연산 장치 | |
| JP2001339365A (ja) | 変調器 | |
| US5852730A (en) | Hybrid instruction set for versatile digital signal processing system | |
| JP4315563B2 (ja) | 遅延プロファイル生成回路及びｃｄｍａ受信機 | |
| JP2001136105A (ja) | マッチトフィルタ及び受信装置 | |
| Daneshrad et al. | Parametrizable VLSI Application Specific Datapaths for High Speed Data Communications | |
| JP2001217746A (ja) | 相関方法及びマッチドフィルタ | |
| JP2001251213A (ja) | 最適ドットプロダクト計算の方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090515 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4387567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |