KR20050064892A - 반도체소자의 정렬키 - Google Patents
반도체소자의 정렬키 Download PDFInfo
- Publication number
- KR20050064892A KR20050064892A KR1020030096502A KR20030096502A KR20050064892A KR 20050064892 A KR20050064892 A KR 20050064892A KR 1020030096502 A KR1020030096502 A KR 1020030096502A KR 20030096502 A KR20030096502 A KR 20030096502A KR 20050064892 A KR20050064892 A KR 20050064892A
- Authority
- KR
- South Korea
- Prior art keywords
- alignment key
- layer
- semiconductor device
- thickness
- key
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체소자의 정렬키에 관한 것으로, 키 오픈 마스크 공정의 생략으로 공정을 단순화시키고 그에 따른 반도체소자의 생산 단가를 감소시킬 수 있도록 하기 위하여, 반도체기판에 정렬키 영역에 트렌치형 정렬키가 형성되되, 특정 레이저로 반응하는 두께로 형성되고, 상기 반도체기판 상에 게이트전극 물질층인 폴리실리콘층, 텅스텐 실리사이드층, 하드마스크층, 층간절연막 및 감광막이 형성되되, 상기 텅스텐 실리사이드층은 특정 레이저에 반응하는 두께로 형성되는 정렬키를 형성함으로써 공정 단순화에 따른 생산성을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 정렬키에 관한 것으로, 특히 소자분리막의 형성공정후 후속 공정을 진행하기 위한 정렬키 ( alignment key ) 의 형성공정을 생략하고 정렬키 영역의 소자분리막 및 게이트전극 물질층의 두께를 조절하고 레이저를 이용하여 측정하는 기술에 관한 것이다.
일반적으로, 반도체소자의 제조 공정은 웨이퍼 상에 형성된 정렬키를 이용하여 후속 공정으로 형성되는 각각의 소자를 형성함으로써 예정된 특성을 반도체소자를 제공한다.
도시되지 않았으나 종래기술에 따른 반도체소자의 정렬키 형성방법을 설명하면 다음과 같다.
먼저, 반도체기판 상에 활성영역을 정의하는 소자분리막을 형성한다.
.여기서, 상기 소자분리막은 트렌치형으로 형성한다. 이때, 정렬키가 형성될 영역인 정렬키 영역의 소자분리막은 후속 공정의 진행시 정렬키 역할을 한다.
이때, 상기 반도체기판의 상부구조는 평탄화된 형태로 형성된다.
그 다음, 전체표면상부에 정렬키를 형성하기 위하여 키 오픈 마스크 공정으로 정렬키를 형성한다.
그 다음, 상기 키 오픈 마스크 공정으로 형성된 정렬키를 이용하여 후속 공정을 진행한다.
그러나, 상기 키 오픈 마스크 공정을 생략하는 경우는 후속 공정의 정렬이 어려워 예정된 위치에 필요한 구조물을 형성할 수 없게 된다.
상기한 바와 같이 종래기술에 따른 반도체소자의 정렬키 및 정렬키 측정방법은, 다층 구조로 형성되는 반도체소자의 제조 공정에 필요한 정렬키를 각각 층을 형성할 때마다 기준이 되도록 형성하므로, 그에 따른 생산단가가 증가하는 문제점이 있다. 또한, 정렬키 형성공정을 생략할 경우 후속 공정을 진행하기 어려워지는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 소자분리막을 형성하고 후속 공정의 정렬키 오픈 공정 없이 상기 소자분리막을 정렬키로 사용하며 상기 게이트전극 물질층을 형성하되, 두께를 조절하여 형성함으로써 정렬마크를 형성하고 특정 레이저를 이용하여 정렬도를 측정함으로써 정렬키를 용이하게 측정할 수 있도록 하는 반도체소자의 정렬키를 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 정렬키는,
반도체기판에 정렬키 영역에 트렌치형 정렬키가 형성되되, 특정 레이저로 반응하는 두께로 형성되고,
상기 반도체기판 상에 게이트전극 물질층인 폴리실리콘층, 텅스텐 실리사이드층, 하드마스크층, 층간절연막 및 감광막이 형성되되, 상기 텅스텐 실리사이드층은 특정 레이저에 반응하는 두께로 형성되는 것과,
상기 트렌치형 정렬키는 1 ∼ 450 Å 깊이로 형성된 것과,
상기 특정 레이저는 633 ㎚ 의 파장을 갖는 적색 레이저가 사용되는 것과,
상기 텅스텐 실리사이드층은 1000 Å 이하의 두께로 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 1 은 본 발명에 따라 형성된 반도체소자의 정렬키를 도시한 단면도이다.
먼저, 반도체기판(11)의 정렬키 영역에 트렌치형 정렬키(13)가 형성되되, 특정 레이저로 반응하는 두께로 형성된다.
이때, 상기 트렌치형 정렬키(13)는 1 ∼ 450 Å 두께로 형성된다.
또한, 상기 특정 레이저는 633 ㎚ 의 파장을 갖는 적색 레이저가 사용된다.
그 다음, 후속 공정으로 633 ㎚ 의 파장을 갖는 적색 레이저를 이용하여 상기 트렌치형 정렬키(13)를 읽고 이를 이용한 정렬공정을 실시한다.
그리고, 상기 반도체기판(11) 상에 게이트전극 물질층인 폴리실리콘층(15), 텅스텐 실리사이드층(17), 하드마스크층(19), 층간절연막(21) 및 감광막(23)이 형성된다.
이때, 상기 텅스텐 실리사이드층(17)은 특정 레이저에 반응하는 두께로 형성되는 1000 Å 이하의 두께로 형성된다.
도 2 는 상기 텅스텐 실리사이드층(17)의 두께 변화에 대한 정렬도의 정확도 변화를 도시한 그래프로서, 상기 텅스텐 실리사이드층(17)이 얇아질수록 정확도가 높아짐을 알 수 있다.
이때, 633 ㎚ 의 파장을 갖는 적색 레이저를 사용할 때 특정 두께에서 정렬도의 정확도가 높음을 알 수 있다.
도 3a 및 도 3b 는 상기 트렌치형 정렬키(13)의 두께 변화에 따른 정렬도의 정확도 변화를 도시한 그래프로서, 633 ㎚ 의 파장을 갖는 적색 레이저를 사용할 때 특정 두께에서 정렬도의 정확도가 높음을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 정렬마크는, 트렌치형 정렬키가 형성된 반도체기판 상에 별도의 키 오픈 마스크 공정을 실시하지 않아도 특정 레이저를 이용하여 정렬도의 정확도를 향상시킬 수 있으므로 키 오픈 마스크 공정을 생략할 수 있어 공정을 단순화시키고 그에 따른 생산성, 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.
도 1 은 본 발명에 따라 형성된 정렬키를 도시한 단면도.
도 2 는 게이트전극 물질층인 텅스텐 실리사이드의 두께에 따른 정렬도 변화를 도시한 그래프.
도 3a 및 도 3b 는 소자분리막의 깊이에 따른 정렬도 변화를 도시한 그래프.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 트렌치형 정렬키
15 : 폴리실리콘층 17 : 텅스텐 실리사이드층
19 : 하드마스크층 21 : 층간절연막
23 : 감광막
Claims (4)
- 반도체기판에 정렬키 영역에 트렌치형 정렬키가 형성되되, 특정 레이저로 반응하는 두께로 형성되고,상기 반도체기판 상에 게이트전극 물질층인 폴리실리콘층, 텅스텐 실리사이드층, 하드마스크층, 층간절연막 및 감광막이 형성되되, 상기 텅스텐 실리사이드층은 특정 레이저에 반응하는 두께로 형성되는 것을 특징으로 하는 반도체소자의 정렬키.
- 제 1 항에 있어서,상기 트렌치형 정렬키는 1 ∼ 450 Å 깊이로 형성된 것을 특징으로 하는 반도체소자의 정렬키.
- 제 1 항에 있어서,상기 특정 레이저는 633 ㎚ 의 파장을 갖는 적색 레이저가 사용되는 것을 특징으로 하는 반도체소자의 정렬키.
- 제 1 항에 있어서,상기 텅스텐 실리사이드층은 1000 Å 이하의 두께로 형성되는 것을 특징으로 하는 반도체소자의 정렬키.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096502A KR100569567B1 (ko) | 2003-12-24 | 2003-12-24 | 반도체소자의 정렬키 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096502A KR100569567B1 (ko) | 2003-12-24 | 2003-12-24 | 반도체소자의 정렬키 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050064892A true KR20050064892A (ko) | 2005-06-29 |
KR100569567B1 KR100569567B1 (ko) | 2006-04-10 |
Family
ID=37256446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030096502A KR100569567B1 (ko) | 2003-12-24 | 2003-12-24 | 반도체소자의 정렬키 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100569567B1 (ko) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5852497A (en) * | 1997-08-28 | 1998-12-22 | Vlsi Technology, Inc. | Method and apparatus for detecting edges under an opaque layer |
JP2001052993A (ja) * | 1999-08-16 | 2001-02-23 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
KR20010064079A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법 |
KR100395908B1 (ko) * | 2001-06-29 | 2003-08-27 | 주식회사 하이닉스반도체 | 반도체 소자의 얼라인먼트 키 제조방법 |
-
2003
- 2003-12-24 KR KR1020030096502A patent/KR100569567B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100569567B1 (ko) | 2006-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070055729A (ko) | 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법 | |
WO2005045892A3 (en) | Confined spacers for double gate transistor semiconductor fabrication process | |
KR20080060574A (ko) | 반도체 소자의 정렬키 제조방법 | |
KR20050064892A (ko) | 반도체소자의 정렬키 | |
CN108470691B (zh) | 用于接触孔对准的多晶硅迭层测量图形的制造方法 | |
KR20010004237A (ko) | 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법 | |
JPH11340168A (ja) | 半導体装置の製造方法 | |
KR101031471B1 (ko) | 반도체 소자 및 그 형성 방법 | |
KR19990004423A (ko) | 반도체 소자의 콘택 형성 방법 | |
KR100257753B1 (ko) | 반도체 장치의 콘택 패드 형성방법 | |
KR100281144B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20030070329A (ko) | 셀프 얼라인 펀치스루우 스톱퍼를 가지는 모오스트랜지스터의 제조방법 | |
KR19980068069A (ko) | 반도체장치의 제조방법 | |
KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
KR20070075980A (ko) | 반도체 소자의 레이아웃 및 그 제조 방법 | |
KR100321759B1 (ko) | 반도체소자제조방법 | |
KR100470124B1 (ko) | 반도체 소자의 실리사이드 어닐 블록층과 샐로우 트렌치아이솔레이션 블록층 제조 방법 | |
KR100732274B1 (ko) | 반도체 소자의 제조방법 | |
KR100680409B1 (ko) | 반도체 소자의 제조 방법 | |
KR100876834B1 (ko) | 반도체 소자의 제조방법 | |
US20050112858A1 (en) | Contact hole forming method | |
KR20020093261A (ko) | 반도체 소자의 스토리지 노드 콘택홀 형성방법 | |
KR20030057896A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR20070007468A (ko) | 반도체 장치의 제조 방법. | |
KR20070033585A (ko) | 반도체 소자의 오버레이 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |