KR20050050679A - 써모플라스트로 만들어진 캐비티 필러들을 구비한 전자소자 및 그 제조 방법 - Google Patents

써모플라스트로 만들어진 캐비티 필러들을 구비한 전자소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20050050679A
KR20050050679A KR1020057007606A KR20057007606A KR20050050679A KR 20050050679 A KR20050050679 A KR 20050050679A KR 1020057007606 A KR1020057007606 A KR 1020057007606A KR 20057007606 A KR20057007606 A KR 20057007606A KR 20050050679 A KR20050050679 A KR 20050050679A
Authority
KR
South Korea
Prior art keywords
flip
contacts
electronic device
underfiller
chip
Prior art date
Application number
KR1020057007606A
Other languages
English (en)
Other versions
KR100789349B1 (ko
Inventor
미카엘 바우어
크리스티안 비르처
게랄트 오프너
슈테판 슈퇴클
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20050050679A publication Critical patent/KR20050050679A/ko
Application granted granted Critical
Publication of KR100789349B1 publication Critical patent/KR100789349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 전자 소자 및 그 제조 방법에 관한 것이며, 상기 소자(1)는 플립 칩 콘택(3)들을 갖는 반도체 칩(2)을 포함하여 이루어진다. 상기 콘택(3)들은 리와이어링 기판(6)상에 고정되며, 리와이어링 기판(6)과 반도체 칩(2) 사이의 사이공간(7)은 써모플라스틱(8)으로 채워진다. 상기 써모플라스틱(8)의 글래스 전이 온도는 외부 콘택들용 솔더링 물질의 용융 온도보다 낮고 상기 소자의 최고 기능 테스트 온도 보다 높다.

Description

써모플라스트로 만들어진 캐비티 필러들을 구비한 전자 소자 및 그 제조 방법{ELECTRONIC COMPONENT WITH CAVITY FILLERS MADE FROM THERMOPLAST AND METHOD FOR PRODUCTION THEREOF}
본 발명은 플립-칩 콘택(flip-chip contact)들을 가지고 리와이어링 기판(rewiring substrate)상에 고정된 반도체 칩을 구비한 전자 소자 및 그 제조 방법에 관한 것이다.
리와이어링 기판 및 플립-칩 콘택들을 갖는 전자 소자들은 열경화성 플라스틱(thermosetting plastics)들로 만들어진 플라스틱 팩키지내에 팩키징된다. 이러한 전자 소자들의 리와이어링 기판상의 외부 콘택 패드들에 외부 콘택들이 부착되는 경우, 또는 마무리된(finished) 외부 콘택들이 회로 캐리어상에 솔더링(solder)되는 경우, 이들 전자 소자들의 몇몇은, 그들의 동작성(operability)이 최고 동작 테스트 온도인 약 +150℃와 최저 동작 테스트 온도인 약 -50℃ 사이의 온도 사이클들에 대해 사전에 성공적으로 테스팅되었음에도 불구하고 예상치못하게 불량(fail)이다.
이하, 첨부한 도면들을 참조하여 본 발명을 보다 상세히 설명한다.
도 1은 회로 캐리어상에 놓인 전자 소자의 개략적 단면도를 도시한다.
도 2는 전자 소자의 중요한 부분(critical portion)의 개략적 단면도를 도시한다.
도 3은 회로 캐리어에 놓인 플라스틱 팩키지를 갖는 전자 소자의 개략적 단면도를 도시한다.
본 발명의 목적은, 전자 소자 및 그것의 신뢰성(reliability)을 증가시키는 전자 소자를 제조하는 방법을 제공하는 것이다.
상기 목적은 독립항의 주제(subject matter)에 의해 달성된다. 유익한 개선예들은 종속항들에서 찾아볼 수 있다.
본 발명은 리와이어링 기판상의 콘택 패드들에 고정된, 능동 최상면(active top side)상에 플립-칩 콘택들을 가지는 반도체 칩을 구비한 전자 소자를 제공한다. 이러한 고정은 솔더링 연결에 의해 및/또는 도전성 접착제(conductive adhesive)를 이용하여 얻어질 수 있다. 플립-칩 콘택들에 의해 반도체 칩과 리와이어링 기판 사이에 형성된 사이공간(interspace)은 언더필러(underfiller)로서 써모플라스틱을 가진다. 언더필러로서 사용되는 이러한 써모플라스틱의 글래스 전이 온도(glass transition temperature)는 전자 소자상의 외부 콘택들의 솔더링 물질의 용융점 보다 낮다.
이러한 소자는, 외부 콘택 패드들상에 외부 콘택들을 솔더링하는 경우, 또한 회로 캐리어들상에 전자 소자상의 외부 콘택들을 솔더링하는 경우에, 전자 소자들이 불량이 되는 경우들이 감소된다는 장점을 가진다. 글래스 전이 온도를 초과하고, 외부 콘택들의 영역에서의 솔더링 작업들 중에 연화(soften)되어, 솔더링 온도에 도달하면 액체 상태로 변화되는 써모플라스틱이 추가되는 경우, 플라스틱 팩키지 화합물로서 듀라플라스틱 물질(duraplastic material)의 경우에서의 기상(vapor phase) 형성으로 인한 응력들이 완화(tone down)되는 결과를 얻게 된다. 연화된 써모플라스틱은 소성으로(plastically) 변형될 수 있으므로, 반도체 칩상의 플립-칩 콘택들과 리와이어링 기판상의 콘택 연결 패드들 사이의 조인트들을 파괴시키지 않고 항복(yield)될 수 있다. 따라서, 외부 콘택들을 솔더링하는 경우, 또는 회로 캐리어들상에 솔더링하는 경우에 불량률(failure rate)이 감소된다.
하지만, 모든 경우에서, 글래스 전이 온도 및 그에 따른 연화점(softening point)은, 적용 분야에 따라 70 내지 150℃ 사이에 있을 수 있는 전자 소자들의 최고 동작 테스트 온도보다 높다. 소비자 소자(consumer component)들은 그다지 엄격하게 테스트되지 않으므로, 자동차 공학용 동작 테스트 시에 최대 동작 테스트 온도인 150℃를 주기적으로 거치는 전자 소자들과 같은 상업적 소자(commercial component)들보다 낮은 최대 동작 테스트 온도로 테스트된다. 따라서, 언더필러로서 제공되는 써모플라스틱에 대한 글래스 전이 온도 또한, 대응하여 더 높게 선택될 필요가 있다.
이러한 전자 소자의 또 다른 장점은, 써모플라스틱이 언더필러로서 사용되는 경우, 상기 소자의 구조체들 또는 조인트가 파괴되지 않으면서도, 보다 높은 레벨의 습도가 허용될 수 있기 때문에, 습기를 제거하기 위해 각각의 솔더링 공정 이전에 팩키지가 미리-건조(predry)되어야 할 필요가 없다는 것이다.
사용되는 써모플라스틱은 폴리아미드, 폴리아세탈, 폴리카보네이트, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트 또는 그 혼합물을 포함하여 이루어지는 그룹으로부터의 물질들 중 하나일 수 있다. 특히, 이들 써모플라스틱을 혼합하면, 원하는 연화 온도 범위 및 용융 온도 범위를 설정할 수 있다. 이는, 특히 써모플라스틱에 대한 글래스 전이 온도가 이 점(this point) 이상까지 도달되지 않기 때문에, 써모플라스틱이 실온에서와 마찬가지로 최대 동작 테스트 온도에서 동일한 강도를 가지는 것을 보장한다.
전자 소자의 일부분들만이 가열되고 그것의 일부분들만이 임계 온도에 도달하는 솔더링과는 대조적으로, 동작 테스트 동안에 전자 소자들은 150℃일 수 있는 최대 동작 테스트 온도에 완전히 노출된다. 이러한 온도에서, 써모플라스틱은 실온에서와 동일한 경점성(consistency) 및 강도를 가질 필요가 있다. 언더필러로서 써모플라스틱은, 250℃에 도달할 수도 있는 외부 콘택들의 훨씬 더 높은 솔더링 온도에서만이, 전자 소자의 구성요소들, 특히 반도체 칩, 플립-칩 콘택들 및 리와이어링 기판상의 콘택 패드들이 손상되거나 파괴되는 것을 방지하거나, 또는 그들의 상호연결부들이 끊어지는 것을 방지하는 소성 순응성(plastic compliance) 또는 액체 특성들을 가진다.
반도체 칩 및 플립-칩 콘택들을 포함하는 플라스틱 팩키지는 언더필러와 동일한 글래스 전이 온도를 갖는 써모플라스틱을 가질 수 있다. 이는, 플라스틱 팩키지 및 언더필러가 단일 이송 성형 단계(transfer molding step)에서 도입될 수 있다는 장점을 가진다.
그들이 도입되기 이전에, 플립-칩 컨택부들은 리와이어링 기판상의 적절한 콘택 패드들상에 단단히 고정될 수 있는데, 그 이유는 특히 본 발명의 전자 소자 디자인이, 그 플립-칩 콘택들과 함께 팩키징되기 이전에, 플라스틱 필름 또는 플라스틱 층에 의해 리와이어링 기판상의 적절한 콘택 패드들상으로 가압될 반도체 칩들을 필요로 하지 않으면서도, 팩키지가 제조될 수 있게 할 수 있기 때문이다.
또한, 플라스틱 팩키지는 외부 콘택들에 대해 솔더 물질의 용융 온도 이상의 글래스 전이 온도를 갖는 써모플라스틱을 포함하여 이루어질 수도 있다. 이 경우, 어떤 부분들이 솔더링 온도에 도달한 경우, (써모플라스틱이 보다 낮은 온도에서 연화되는) 언더필러로서 사용되는 써모플라스틱만이, 연화되거나 또는 액체가 되면서 항복될 것이다. 하지만, 언더필러에 의한 이러한 플라스틱 항복(yielding)은 반도체 칩과 리와이어링 기판 사이의 연결부들이 손상되거나 파괴되는 것을 방지하기에 충분하다. 이 경우, 2개의 상이한 써모플라스틱을, 언더필러로서 먼저 도포(apply)한 다음, 플라스틱 팩키지로서 도포하기 위해 2개의 연속적인 이송 성형 공정이 요구된다.
유익하게도, 써모플라스틱은 200℃ 내지 220℃ 사이의 온도 범위에서 액체 상태로 존재할 수 있다. 이러한 액체 상태에서, 써모플라스틱은 보상될 수증기의 형성으로 인한 응력들에 충분이 순응적이다. 또한, 이 온도 범위는 외부 콘택들에 대한 솔더링 온도보다 낮고 최대 동작 테스트 온도보다 확실히 높다.
전자 소자를 제조하는 방법은 다음과 같은 방법 단계들을 가진다: 먼저, 최상면상에 콘택 패드들을 갖고 그 아래면상에 외부 콘택 패드들을 갖는 와이어링 기판이 제조된다. 와이어링 기판내에서는, 아래면상에 외부 콘택 패드들이 관통 구멍을 통해 그리고 리와이어링 라인들을 통해 상기 리와이어링 기판의 최상면상의 콘택 패드들상에 연결된다. 또한, 플립-칩 기술을 이용하는 반도체 칩은 그 능동 최상면상의 플립-칩 콘택들과 함께 제조된다.
플립-칩 콘택들을 갖는 반도체 칩과 리와이어링 기판 양자 모두가 이용될 수 있는 경우, 플립-칩 콘택들은 리와이어링 기판상에 놓이고 콘택 패드들에 전기적으로 연결된다. 마지막으로, 반도체 칩의 능동 최상면과 리와이어링 기판의 최상면 간의 사이공간은 써모플라스틱으로 만들어진 언더필러로 채워질 수 있다.
이 방법은, 특히, 습기가 생기면 반도체 칩과 리와이어링 기판간의 연결부를 손상 또는 파괴시킬 수도 있는 외부 콘택들을 솔더링하는 경우 또는 회로 캐리어상에 외부 콘택들을 솔더링하는 경우, 반도체 칩과 리와이어링 기판간의 사이공간을 채우는 것은 열경화성 플라스틱의 사용을 수반하지 않는다는 장점을 가진다.
플립-칩 콘택들은 리와이어링 기판상의 콘택 패드들상에 솔더링될 수도 있거나, 또는 써모플라스틱이 언더필러로서 도입되기 이전에 도전성 접착제를 이용하여 고정될 수도 있다. 이 방법 단계는 심지어 언더필러가 도입되기 이전에도 수행될 수 있기 때문에, 리와이어링 기판으로의, 또한 이에 따른 리와이어링 기판상의 외부 콘택 패드들로의 플립-칩 콘택들에 의해 안전하고 신뢰성있는 전기적 연결이 제공될 수 있다.
언더필러는 분산 기술(dispersion technology)을 이용하여 적절히 가열함으로써 도포될 수도 있는데, 이는 고압 성형을 하지 않아도 된다는 것을 의미한다. 플라스틱 팩키지가 언더필러와 동일한 물질로 만들어진 경우, 플라스틱 팩키지는 언더필러와 동일한 시간에 생성될 수 있다. 이 경우, 사출-성형(injection-molding) 기술을 이용하여 써모플라스틱을 도포하는 것이 유익한데, 이는 하나의 단계에서 플라스틱 팩키지를 언더필(underfill)하고 성형할 수 있다는 것을 의미한다.
써모플라스틱이 리와이어링 기판의 최상면상에 도입되기 이전에, 외부 콘택들에 대한 솔더 물질의 용융 온도 아래의, 그리고 최대 동작 테스트 온도 이상의 처리 온도로 가열된다. 써모플라스틱이 리와이어링 구조체에 도포되기 이전에, 200 내지 220℃ 사이의 온도로 가열되는 것이 바람직하다.
도 1은 외부 콘택(1)들을 이용하여 전자 회로용 회로 캐리어(12)상에 놓인 전자 소자(1)의 개략적 단면도를 도시한다. 전자 소자(1)는 본질적으로 2개의 메인 구성요소, 즉 반도체 칩(2) 및 리와이어링 기판(6)을 포함하여 이루어진다.
리와이어링 기판(6)은 본질적으로 5개의 층을 가진다. 그 최상면(13)부터 시작하여, 5개의 층, 즉 상부 솔더 레지스트 층(19), 상부 리와이어링 층(20), 전기적 절연성 코어 플레이트(21), 하부 리와이어링 층(22), 및 하부 솔더 레지스트 층(23)이 아래면(15)까지 엇갈리게 배치(stagger)되어 있다. 하부 솔더 레지스트 층(23)은 외부 콘택 패드(13)들까지 리와이어링 기판(6)의 아래면(15)을 커버하며, 그 위에 솔더 볼(solder ball)들의 형태로 외부 콘택(10)들이 솔더링된다. 외부 콘택 패드(14)들은, 관통 구멍(16)에 의해 상부 리와이어링 층(20)에 전기적으로 연결되는 하부 리와이어링 층(22)의 일부분이다. 상부 솔더 레지스트 층(19)은 솔더 레지스트에는 없으며 오직 상부 리와이어링 층(20)상의 콘택 패드(5)들에만 남겨진다.
반도체 칩(2)은 능동 최상면(4) 및 수동 반전면(passive reverse side; 24)을 가진다. 능동 최상면(4)은 그 위에 배치된 콘택 패드(18)들을 가지며, 이는 솔더 볼 또는 범프(bump)들의 형태로 플립-칩 콘택(3)들을 지지(carry)한다. 전자 소자(1)의 2개의 메인 구성요소들은, 반도체 칩(2)상의 플립-칩 콘택(3)들 및 리와이어링 기판(6)의 상부 리와이어링 층(20)상의 콘택 패드(5)들에 의해 전기적으로 상호연결된다. 반도체 칩(2)의 능동 최상면(4)과 리와이어링 기판(6)의 최상면(13) 사이에 형성되는 사이공간(7)은 써모플라스틱(8)으로 채워진다.
이 써모플라스틱(8) 또는 써모플라스틱들의 혼합물은 155℃ 내지 250℃ 사이의 글래스 전이 온도를 가진다. 이러한 형태의 전자 소자(1)를 어셈블링할 때, 그리고 이러한 형태의 전자 소자(1)를 회로 캐리어(12)의 최상면상에 추가할 때의 임계상(critical phase)은 외부 콘택(10)들이 솔더링 온도로 가열되는 때이다.
도 2는 전자 소자(1)의 중요한 부분의 개략적 단면도를 도시한다. 상기 중요한 부분은 반도체 칩(2)의 능동 최상면(4)과 리와이어링 기판(6)의 최상면(13)간의 사이공간(7)이다. 이 사이공간은 반도체 칩(2)상의 콘택 패드(18)들과 리와이어링 기판(6)의 상부 리와이어링 층(20)상의 콘택 패드(5)들 사이에서 플립-칩 콘택(3)들의 형태로 영구 연결부(permanent connection)를 가진다. 플라스틱들이 흡습성(hygroscopic)을 가지기 때문에, 중간층(interlayer)가 증착되는 경우 습기를 흡수한다.
전자 소자의 외부 콘택들(도 2에는 도시되지 않음)을 솔더링하는 경우, 기포(vapor bubble; 25)가 생겨, 플립-칩 콘택(3)들에 의해 연결되는 반도체 칩(2) 및 리와이어링 기판(6)의 최상면들상에 압력을 가할 수 있다. 사이공간(7)을 채우는 써모플라스틱(8)으로 만들어진 언더필러(9)는, 특히 솔더링 온도의 영역내에서 소성으로 순응적이거나 액체이므로 이러한 형태의 기포(25)로 인한 응력을 경감시킬 수 있기 때문에, 이러한 압력에 대해 항복할 수 있다.
리와이어링 기판(6)상의 콘택 패드(5)들과 분리된 플립-칩 콘택(3)들의 전기적 연결의 위험성이 줄어든다. 오히려, 이러한 전기적 연결은, 도 1 에 도시된 바와 같이, 외부 콘택 패드들에 외부 콘택들을 솔더링하는 경우와 회로 캐리어상에 전자 소자를 솔더링하는 경우에 모두 유지된다.
도 3은 회로 캐리어(12)상에 놓인 플라스틱 팩키지(11)를 갖는 전자 소자(1)의 개략적인 단면도를 도시한다. 이전의 도면들에서와 동일한 기능들을 갖는 구성요소들은 동일한 참조 부호들로 표시되며 별도로 설명하지는 않는다.
도 1에 도시된 소자(1)와 상기 전자 소자(1)간의 차이점은, 반도체 칩(2)의 수동 반전면이 도 1에서와 같이 자유롭게 접근가능한 것이 아니라, 플라스틱 팩키지(11)로 커버된다는 것이다. 도 3에 도시된 본 발명의 상기 실시예에서, 이 플라스틱 팩키지(11)는 언더필러(9)가 이미 형성되어 있는 것과 동일한 써모플라스틱(8)을 포함하여 이루어진다. 언더필러(9) 및 플라스틱 팩키지(11)는 단일 이송 성형 단계에서 놓여졌다. 솔더링 시 플라스틱 팩키지(11)의 가능한 부분 변형 또는 용융을 회피하기 위해서, 솔더링 작업중에는 플라스틱 팩키지(11)가 어느 정도 냉각될 수 있다.

Claims (9)

  1. 전자 소자를 제조하는 방법에 있어서,
    - 최상면(4)상에 콘택 패드(5)들을 가지는 리와이어링 기판(6)을 제공하는 단계,
    - 플립-칩 기술로 그 능동 최상면(4)상에 플립-칩 콘택(3)들을 갖는 반도체 칩(2)을 제공하는 단계,
    - 상기 리와이어링 기판(6)의 상기 콘택 패드(5)들에 상기 플립-칩 콘택(3)들을 도포하고 전기적으로 연결시키는 단계,
    - 써모플라스틱(8)을 포함하여 이루어지는 언더필러(9)로 상기 반도체 칩(2)의 능동 최상면(4)과 상기 리와이어링 기판(6)의 최상면(13)간의 사이공간(7)을 실질적으로 채우는 단계를 가지는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 언더필러(9)가 도입되기 이전에, 상기 플립-칩 콘택(3)들이 상기 콘택 패드(5)들상에 솔더링되는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체 칩(2)을 팩키징하기 위해서, 상기 언더필러(9)의 도입과 거의 동시에, 동일한 써모플라스틱 물질로 만들어진 플라스틱 팩키지(11)가 도포되는 것을 특징으로 하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 리와이어링 기판(6)에 도포되기에 앞서, 상기 써모플라스틱(8)은 외부 콘택(10)들용 솔더 물질의 용융 온도 아래의 온도로, 바람직하게는 200℃ 내지 220℃ 사이의 온도로 가열되며, 또한 액체 상태로 변화되는 것을 특징으로 하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 써모플라스틱(8)은, 분산 기술 또는 사출-성형 기술을 이용하여 언더필러(9)로서 도포되는 것을 특징으로 하는 방법.
  6. 능동 최상면(4)상에 플립-칩 콘택(3)들을 가지는 반도체 칩(2)을 구비한 전자 소자에 있어서,
    상기 플립-칩 콘택(3)들은 리와이어링 기판(6)상의 콘택 패드(5)들상에 고정되고, 상기 플립-칩 콘택(3)들의 결과로 생기는 상기 반도체 칩(2)과 상기 리와이어링 기판(6) 사이의 사이공간(7)은, 언더필러(9)로서, 그 글래스 전이 온도가 상기 전자 소자(1)의 외부 콘택(10)들의 솔더 물질의 용융 온도보다 낮은 써모플라스틱(8)을 가지는 것을 특징으로 하는 전자 소자.
  7. 제6항에 있어서,
    상기 써모플라스틱(8)은 폴리아미드, 폴리아세탈, 폴리카보네이트, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트 또는 그 혼합물을 포함하여 이루어지는 그룹으로부터의 1이상의 물질을 포함하여 이루어지는 것을 특징으로 하는 전자 소자.
  8. 제6항 또는 제7항에 있어서,
    상기 전자 소자(1)용 플라스틱 팩키지(11)는 상기 언더필러(9)와 동일한 글래스 전이 온도를 갖는 써모플라스틱(8)을 포함하여 이루어지는 것을 특징으로 하는 전자 소자.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 써모플라스틱(8)은 200℃ 내지 220℃ 사이의 온도 범위에서 액체 상태로 존재하는 것을 특징으로 하는 전자 소자.
KR1020057007606A 2002-10-29 2003-10-20 써모플라스트로 만들어진 캐비티 필러들을 구비한 전자소자 및 그 제조 방법 KR100789349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10250541.1 2002-10-29
DE10250541A DE10250541B9 (de) 2002-10-29 2002-10-29 Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
KR20050050679A true KR20050050679A (ko) 2005-05-31
KR100789349B1 KR100789349B1 (ko) 2007-12-28

Family

ID=32010484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057007606A KR100789349B1 (ko) 2002-10-29 2003-10-20 써모플라스트로 만들어진 캐비티 필러들을 구비한 전자소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20060088954A1 (ko)
EP (1) EP1556890A1 (ko)
JP (1) JP4545591B2 (ko)
KR (1) KR100789349B1 (ko)
CN (1) CN100449719C (ko)
DE (1) DE10250541B9 (ko)
WO (1) WO2004040640A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031889B4 (de) * 2004-06-30 2012-07-12 Infineon Technologies Ag Halbleiterbauteil mit einem Gehäuse und einem teilweise in eine Kunststoffgehäusemasse eingebetteten Halbleiterchip und Verfahren zur Herstellung desselben
WO2006043122A1 (en) * 2004-10-21 2006-04-27 Infineon Technologies Ag Semiconductor package and method to produce the same
WO2007017341A1 (de) * 2005-08-11 2007-02-15 Siemens Aktiengesellschaft Fluxing encapsulants - giessharze für dca-anwendungen auf basis kationisch härtbarer epoxidharze
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
KR101726262B1 (ko) * 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0051165A1 (en) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Repairable IC package with thermoplastic chip attach
JPH0677811B2 (ja) * 1986-01-20 1994-10-05 株式会社ハイベツク 自動半田付け装置
JP3255891B2 (ja) * 1992-06-25 2002-02-12 日東電工株式会社 フィルムキャリア、これらを用いた半導体装置およびフィルムキャリアの製造方法
JP3088877B2 (ja) * 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1167988A (ja) * 1996-10-17 1999-03-09 Ngk Spark Plug Co Ltd 配線基板構造物及び配線基板
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3741553B2 (ja) * 1998-11-20 2006-02-01 シャープ株式会社 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
JP4179736B2 (ja) * 1999-07-16 2008-11-12 松下電器産業株式会社 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法
WO2001006558A1 (fr) * 1999-07-16 2001-01-25 Matsushita Electric Industrial Co., Ltd. Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
JP3598245B2 (ja) * 1999-10-21 2004-12-08 松下電器産業株式会社 電子部品の実装方法及び基板モジュール
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
JP3491827B2 (ja) * 2000-07-25 2004-01-26 関西日本電気株式会社 半導体装置及びその製造方法
JP2002083904A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package

Also Published As

Publication number Publication date
JP4545591B2 (ja) 2010-09-15
CN100449719C (zh) 2009-01-07
CN1751386A (zh) 2006-03-22
EP1556890A1 (de) 2005-07-27
DE10250541B9 (de) 2004-09-16
KR100789349B1 (ko) 2007-12-28
WO2004040640A1 (de) 2004-05-13
US20060088954A1 (en) 2006-04-27
DE10250541B3 (de) 2004-04-15
JP2006504275A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
US7148560B2 (en) IC chip package structure and underfill process
US6287892B1 (en) Shock-resistant semiconductor device and method for producing same
US6221753B1 (en) Flip chip technique for chip assembly
US5659203A (en) Reworkable polymer chip encapsulant
US7276400B2 (en) Methods of making microelectronic packages with conductive elastomeric posts
US7361972B2 (en) Chip packaging structure for improving reliability
US7880291B2 (en) Integrated circuit package and integrated circuit module
US20030051909A1 (en) Ball grid array attaching means having improved reliability and method of manufacturing same
TWI455263B (zh) 晶片封裝結構及晶片封裝方法
US6552267B2 (en) Microelectronic assembly with stiffening member
KR20020005471A (ko) 반도체 장치의 제조 방법
KR950010035A (ko) 반도체 패키지 및 그 제조 방법
CN110581107A (zh) 半导体封装及其制造方法
US7279360B2 (en) Semiconductor device and method of packaging the same
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
KR100789349B1 (ko) 써모플라스트로 만들어진 캐비티 필러들을 구비한 전자소자 및 그 제조 방법
US20090279268A1 (en) Module
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2699929B2 (ja) 半導体装置
JP2001024029A (ja) フリップチップ実装型半導体装置及びその製造方法
KR0180280B1 (ko) 반도체 패키지의 제조방법 및 그 구조
JP2001035886A (ja) 半導体装置及びその製造方法
TWI819440B (zh) 電子封裝件及其製法
US8970041B2 (en) Co-axial restraint for connectors within flip-chip packages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee