KR20050049612A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20050049612A
KR20050049612A KR1020030082880A KR20030082880A KR20050049612A KR 20050049612 A KR20050049612 A KR 20050049612A KR 1020030082880 A KR1020030082880 A KR 1020030082880A KR 20030082880 A KR20030082880 A KR 20030082880A KR 20050049612 A KR20050049612 A KR 20050049612A
Authority
KR
South Korea
Prior art keywords
tunneling gate
gate oxide
oxide film
ion implantation
nitrogen ion
Prior art date
Application number
KR1020030082880A
Other languages
English (en)
Other versions
KR101037688B1 (ko
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030082880A priority Critical patent/KR101037688B1/ko
Publication of KR20050049612A publication Critical patent/KR20050049612A/ko
Application granted granted Critical
Publication of KR101037688B1 publication Critical patent/KR101037688B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관해 개시한 것으로서, 반도체기판의 활성영역에 터널링 게이트산화막을 성장시키는 단계와, 터널링 게이트산화막 위에 터널링게이트를 형성하는 단계와, 터널링게이트를 마스크로 하여 기판 전면에 질소이온주입을 실시하여 터널링 게이트산화막에 질소이온주입층을 형성하는 단계와, 터널링게이트의 양측면에 절연 스페이서를 형성하는 단계를 포함한다.
따라서, 본 발명은 터널링게이트를 형성한 다음, 상기 터널링게이트를 마스크로 하여 터널링 게이트산화막에 질소이온주입 공정을 실시함으로써, 상기 주입된 질소이온에 의해 이후의 열공정에서 터널링 게이트산화막이 추가로 성장되는 것을 방지할 수 있다. 따라서, 소자의 성능을 개선시킬 수 있다.

Description

반도체소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 시스템 온 칩(System On Chip)소자의 일종인 MEEL(Merged Electrically Erasable Programable Read Only Memory)의 셀을 제조하는 데 있어서, 터널링 게이트산화막이 후속의 열공정에서 비정상적으로 성장됨으로써 동작특성이 열화되는 것을 방지하는 반도체소자의 제조방법에 관한 것이다.
일반적으로, 로직 연산을 하는 로직 소자와 기억 소자인 메모리 소자는 별도로 제조하였다. 이들 로직 소자와 메모리 소자는 필요에 따라 기판상에서 시스템으로 집적(intergration)하였으나, 소자의 집적도가 점점 증가함에 따라 연산 속도의 향상과 효율을 증대시키기 위해 로직 소자와 메모리 소자를 동일 칩 상에 제조하는 시스템 온 칩 소자의 중요도가 높아지고 있다.
이하에서는 상기 시스템 온 칩소자의 일종인 MEEL소자를 예로하여 반도체소자의 제조방법을 설명하기로 한다.
도 1a 내지 도 1g는 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도이다.
종래기술에 따른 반도체소자의 제조방법은, 도 1a에 도시된 바와 같이, 반도체기판(1)의 필드영역(미도시)에 소자격리를 위한 트렌치(3)를 형성하고 나서, 상기 트렌치(3)를 매립시키는 소자격리막(5)을 형성한다. 이어, 상기 소자격리막(5)을 포함한 기판 전면에 B(boron)이온을 주입하여 P웰(7)을 형성한다.
그런 다음, 도 1b에 도시된 바와 같이, 상기 P웰(7)을 포함한 기판의 활성영역에 터널링 게이트산화막(9)를 형성한다.
이 후, 도 1c에 도시된 바와 같이, 상기 터널링 게이트산화막(9)을 포함한 기판 전면에 다결정실리콘막(11)을 증착하고 나서, 상기 다결정 실리콘막(11)위에 N형 불순물을 주입한다.
이어, 도 1d에 도시된 바와 같이, 상기 불순물이 도핑된 다결정 실리콘막(12) 위에 ONO(Oxide-Nitride-Oxide)구조의 제 1, 제 2및 제 3절연막(13)(15)(17)을 차례로 증착한다. 도면부호 13은 ONO구조의 산화막(Oxide)이고, 도면부호 15는 ONO구조의 질화막(Nitride)이고, 도면부호 17은 하드마스크로 사용될 TEOS(TetraEthylOrthoSilicate)막이다.
그런 다음, 도 1e에 도시된 바와 같이, 감광막(미도시)을 이용하여 상기 제 3절연막(17)을 식각하여 하드마스크(18)를 형성한다. 이후, 감광막을 제거하고 하드마스크(18)를 이용하여 제 2절연막, 제 1절연막 및 불순물이 도핑된 다결정실리콘막을 식각하여 터널링게이트(G1)를 형성한다.
이 후, 도 1f에 도시된 바와 같이, 상기 터널링게이트(G1)구조에서 잔류된 불순물이 도핑된 다결정실리콘막을 산화시켜 측벽 형상의 산화막(20)을 형성한다.
이어, 도 1g에 도시된 바와 같이, 상기 측벽 형상의 산화막(20)를 포함한 기판 전면에 실리콘질화막(미도시)을 증착하고 나서, 상기 실리콘질화막을 에치백(etch back)하여 산화막(20)을 포함한 터널링 게이트(G1)구조의 측면에 절연 스페이서(22)를 형성한다. 그런 다음, 고전압의 트랜지스터를 형성시키기 위한 열적 성장(thermal oxidation)공정(미도시)을 실시한다.
도 2는 종래기술에 따른 문제점을 설명하기 위한 것으로서, 도 1h의 A부분을 확대한 단면도이다.
그러나, 종래의 기술에서는 고전압의 트랜지스터를 형성시키기 위한 열적 성장공정을 실시하는 경우, 산소가 제2절연 스페이서 하부로 주입되며, 상기 산소(O2)가 주입된 상태에서 후속의 열공정을 진행하게 되면 도 2의 A부분에서 처럼, 터널링 게이트(G)구조의 하부 모서리 부분에 버즈비크(bird's beak)가 형성된다. 따라서, 터널링 게이트산화막이 비정상적으로 성장되어 동작특성이 열화되는 문제점이 있었다.
상기 문제점을 해결하고자, 본 발명의 목적은 터널링게이트산화막 하부에 질소이온을 주입함으로써, 이후의 고전압의 트랜지스터를 형성시키기 위한 열적 성장공정 시, 산소주입에 의한 터널링게이트산화막의 비정상적인 성장을 방지할 수 있는 반도체 소자 제조 방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 반도체소자의 제조방법은 반도체기판의 활성영역에 터널링 게이트산화막을 성장시키는 단계와, 터널링 게이트산화막 위에 터널링게이트를 형성하는 단계와, 터널링게이트를 마스크로 하여 기판 전면에 질소이온주입을 실시하여 터널링 게이트산화막에 질소이온주입층을 형성하는 단계와, 터널링게이트의 양측면에 절연 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 질소이온주입 공정은 이온주입 에너지를 100eV∼5KeV로 하고, 상기 질소이온의 농도는 1E14∼1E15 atoms/㎠으로 한정하며, 15∼65°각도로 틸트시키는 것이 바람직하다.
상기 터널링 게이트산화막을 성장시킨 다음에 NO/N2O 및 NH3가스 중 어느 하나를 주입하면서 어닐 공정을 진행하는 것이 바람직하다.
상기 NO/N2O가스를 주입 시, 상기 어닐 공정은 800∼1000℃의 온도범위에서 10∼60분동안 진행하는 것이 바람직하다.
상기 NH3가스를 주입 시, 상기 어닐 공정은 700∼1000℃의 온도범위에서 10∼60분동안 진행하는 것이 바람직하다.
상기 터널링 게이트산화막을 성장시키기 이전에 NO/N2O 및 NH3가스 중 어느 하나를 주입하면서 어닐 공정을 진행하는 것이 바람직하다.
(실시예)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자의 제조방법을 설명하기로 한다.
도 3a 내지 도 3g는 본 발명의 일실시예에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도이다. 또한, 도 4는 도 3g에서 B부분의 확대도이다.
본 발명의 일실시예에 따른 반도체소자의 제조방법은, 도 3a에 도시된 바와 같이, 반도체기판(100)의 필드영역(미도시)에 공지의 STI(Shallow Trench Isolation)공정을 적용시켜 소자격리막(104)을 형성한다. 미설명된 도면부호 102는 트렌치를 나타낸 것이다.
이어, 도 3b에 도시된 바와 같이, 상기 소자격리막(104)을 포함한 기판 전면에 B(boron)이온을 주입하여 P웰(106)을 형성한다. 그런 다음, 상기 P웰(106)을 포함한 기판의 활성영역에 터널링 게이트산화막(108)를 형성한다.
이 후, 도 3c에 도시된 바와 같이, 상기 터널링 게이트산화막(108)을 포함한 기판 전면에 다결정실리콘막(110)을 증착하고 나서, 상기 다결정 실리콘막(110)위에 N형 불순물을 주입한다.
이어, 도 3d에 도시된 바와 같이, 상기 불순물이 도핑된 다결정 실리콘막(111) 위에 ONO(Oxide-Nitride-Oxide)구조의 제 1, 제 2및 제 3절연막(1112)(114)(116)을 차례로 증착한다. 도면부호 112는 ONO구조의 산화막(Oxide)이고, 도면부호 114는 ONO구조의 질화막(Nitride)이고, 도면부호 116은 하드마스크로 사용될 TEOS(TetraEthylOrthoSilicate)막을 나타낸 것이다.
그런 다음, 도 3e에 도시된 바와 같이, 감광막(미도시)을 이용하여 상기 제 3절연막을 선택적으로 식각하여 터널링게이트영역을 한정하는 하드마스크(18)를 형성한다. 이후, 감광막을 제거하고 하드마스크(18)를 이용하여 제 2절연막, 제 1절연막 및 불순물이 도핑된 다결정실리콘막을 식각하여 터널링게이트(G2)를 형성한다.
이 후, 상기 터널링게이트(G2)를 마스크로 하여 기판에 질소이온주입(130)을 15∼65°각도로 틸트(tilt)시켜 실시하여 터널링게이트의 양측 하부에 해당되는 터널링 게이트산화막(108)에 질소이온주입층(118)을 형성한다. 이때, 상기 질소이온주입(120) 공정은 이온주입 에너지를 100eV∼5KeV로 하여 Rp가 110Å 이하가 되도록 한다. 또한, 상기 질소이온의 농도는 1E14∼1E15 atoms/㎠으로 한정한다.
이어, 도 3f에 도시된 바와 같이, 상기 터널링게이트(G2)구조에서 잔류된 불순물이 도핑된 다결정실리콘막을 산화시켜 측벽 형상의 산화막(120)를 형성한다.
이어, 도 3g에 도시된 바와 같이, 상기 측벽 형상의 산화막(120)를 포함한 기판 전면에 실리콘질화막(미도시)을 증착하고 나서, 상기 실리콘질화막을 에치백하여 산화막(120)을 포함한 터널링 게이트(G2)구조의 측면에 절연 스페이서(122)를 형성한다. 그런 다음, 고전압의 트랜지스터를 형성시키기 위한 열적 성장공정(미도시)을 실시한다.
상술한 바와 같이, 본 발명의 일 실시예에서는 터널링게이트를 패터닝한 다음, 터널링게이트의 양측 하부의 터널링 게이트산화막에 질소이온주입층을 형성함으로써, 도 4에 도시된 바와 같이, 이후의 열적 성장공정 진행 시 산소 주입에 따른 터널링게이트산화막의 비정상적인 성장이 방지된다.
한편, 본 발명의 일 실시예에서는 터널링게이트를 패터닝한 후, 질소이온주입 공정을 실시하였지만, 이외에도 상기 질소이온주입 공정을 측벽 형상의 산화막 형성한 후 또는 제 1절연 스페이서를 형성한 후에 진행하여도 무관하다.
도 5는 본 발명의 다른 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 다른 실시예에 따른 반도체소자의 제조방법은, 도 5에 도시된 바와 같이, 소자격리막(104) 및 P웰(106)이 구비된 반도체기판(100)에 NO/N2O 또는 NH3가스 중 어느 하나를 주입하면서 어닐 공정(140)을 진행한다. 이때, 상기 어닐 공정(130) 시, NO 또는 N2O가스를 주입할 경우에는 800∼1000℃의 온도범위에서 10∼60분동안 진행하며, NH3가스를 주입할 경우에는 700∼1000℃의 온도범위에서 10∼60분동안 진행한다.
이어, 상기 어닐 공정이 완료된 기판의 활성영역에 터널링 게이트산화막(미도시)을 성장시킨다. 이후의 공정은 본 발명의 일 실시예와 동일하게 진행하되, 질소이온주입 공정은 생략되어도 무관하다.
본 발명의 다른 실시예에서는 터널링 게이트산화막을 성장시키기 이전에, NO/N2O 또는 NH3가스 중 어느 하나를 주입하면서 어닐 공정을 진행한 것을 보였으나, 이외에도 상기 어닐 공정을 터널링 게이트산화막을 성장시킨 다음 또는 터널링게이트를 형성한 다음에 실시하거나, 측벽 형상의 산화막을 형성한 다음 또는 절연 스페이서 형성한 다음에 실시하여도 무관하다.
따라서, 본 발명의 다른 실시예에서는 터널링 게이트산화막을 성장시키기 이전에, 기판에 NO 또는 N2O가스를 주입하면서 어닐 공정을 진행함으로써, 이후의 열공정을 실시하여도 산소 주입에 따른 터널링 게이트산화막의 비정상적인 성장이 방지된다.
이상에서와 같이, 본 발명은 터널링게이트를 형성한 다음, 상기 터널링게이트를 마스크로 하여 터널링 게이트산화막에 질소이온주입 공정을 실시함으로써, 상기 주입된 질소이온에 의해 이후의 열공정에서 터널링 게이트산화막이 추가로 성장되는 것을 방지할 수 있다. 따라서, 소자의 성능을 개선시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 내지 도 1g는 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도.
도 2는 도 1g의 A부분 확대도.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도.
도 4는 도 2g의 B부분 확대도.
도 5는 본 발명의 다른 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도.

Claims (7)

  1. 반도체기판의 활성영역에 터널링 게이트산화막을 성장시키는 단계와,
    상기 터널링 게이트산화막 위에 터널링게이트를 형성하는 단계와,
    상기 터널링게이트를 마스크로 하여 상기 기판 전면에 질소이온주입을 실시하여 상기 터널링 게이트산화막에 질소이온주입층을 형성하는 단계와,
    상기 터널링게이트의 양측면에 절연 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1항에 있어서, 상기 질소이온주입 공정은 이온주입 에너지를 100eV∼5KeV로 하고, 상기 질소이온의 농도는 1E14∼1E15 atoms/㎠으로 하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1항에 있어서, 상기 질소이온주입 공정은 15∼65°각도로 틸트시키는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1항에 있어서, 상기 터널링 게이트산화막을 성장시킨 다음에 NO/N2O 및 NH3가스 중 어느 하나를 주입하면서 어닐 공정을 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 4항에 있어서, 상기 NO/N2O가스를 주입 시, 상기 어닐 공정은 800∼1000℃의 온도범위에서 10∼60분동안 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 4항에 있어서, 상기 NH3가스를 주입 시, 상기 어닐 공정은 700∼1000℃의 온도범위에서 10∼60분동안 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 1항에 있어서, 상기 터널링 게이트산화막을 성장시키기 이전에 NO/N2O 및 NH3가스 중 어느 하나를 주입하면서 어닐 공정을 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020030082880A 2003-11-21 2003-11-21 반도체소자의 제조방법 KR101037688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030082880A KR101037688B1 (ko) 2003-11-21 2003-11-21 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030082880A KR101037688B1 (ko) 2003-11-21 2003-11-21 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050049612A true KR20050049612A (ko) 2005-05-27
KR101037688B1 KR101037688B1 (ko) 2011-05-30

Family

ID=38665299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030082880A KR101037688B1 (ko) 2003-11-21 2003-11-21 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101037688B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997781B1 (ko) * 2003-11-21 2010-12-02 매그나칩 반도체 유한회사 이이피롬 소자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003915A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 게이트 절연막 형성방법
KR100336771B1 (ko) * 1999-11-10 2002-05-16 박종섭 트랜지스터 형성방법
KR20030002722A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997781B1 (ko) * 2003-11-21 2010-12-02 매그나칩 반도체 유한회사 이이피롬 소자의 제조방법

Also Published As

Publication number Publication date
KR101037688B1 (ko) 2011-05-30

Similar Documents

Publication Publication Date Title
US8101475B2 (en) Field effect transistor and method for manufacturing the same
US7824993B2 (en) Field-effect transistor with local source/drain insulation and associated method of production
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
US20020146885A1 (en) Method of fabricating a nitride read only memory cell
JP2003179227A (ja) 半導体装置及びその製造方法
KR100458767B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20050287777A1 (en) Semiconductor device and method of fabrication thereof
JPH09116032A (ja) 不揮発性半導体記憶装置の製造方法
JP4621023B2 (ja) 線形または論理回路を有する基板に対するフラッシュｅｅｐｒｏｍの形成方法
KR100426482B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR20070041782A (ko) 부동 게이트 메모리 셀
US20150072497A1 (en) Semiconductor memory device having lowered bit line resistance
TWI786418B (zh) 半導體結構及其製造方法
KR101037688B1 (ko) 반도체소자의 제조방법
KR100449256B1 (ko) 디램 메모리 셀의 제조방법
KR20050119244A (ko) 반도체 소자의 게이트 제조 방법
KR19980081779A (ko) Ｍｏｓ 트랜지스터와 그 제조 방법
KR101164981B1 (ko) 반도체 소자 제조 방법
KR100431300B1 (ko) 플래쉬 메모리 셀 형성 방법
KR100790443B1 (ko) 디램셀 제조 방법
KR100596780B1 (ko) 디램 셀 제조방법
JP2004214605A (ja) ロジック併合ｄｒａｍ素子の製造方法
US7030448B2 (en) Mask ROM and the method of forming the same and the scheme of reading the device
KR101051955B1 (ko) 반도체 소자의 제조방법
US7675128B2 (en) Method for forming a gate insulating layer of a semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 9