KR20050042753A

KR20050042753A - 타이밍추출장치 및 방법 그리고 그 타이밍추출장치를구비한 복조장치

Info

Publication number: KR20050042753A
Application number: KR1020047020095A
Authority: KR
Inventors: 시게루 소가
Original assignee: 마츠시타 덴끼 산교 가부시키가이샤
Priority date: 2003-07-11
Filing date: 2004-06-07
Publication date: 2005-05-10
Also published as: US7457375B2; CN1698333A; EP1643705A1; WO2005006694A1; JPWO2005006694A1; CN100546294C; TWI252624B; TW200514347A; JP3873078B2; US20050253742A1; KR100676568B1; EP1643705A4

Abstract

디지털변조신호용 타이밍성분 추출장치에 있어서, 주파수 변환부(30)는, 심벌레이트가 fs인 I신호 및 Q신호로 구성되는 복소 기저대역신호를 입력하여, 데이터 변화에 따라 존재하는 ±fs/2 주파수성분을 ±fs/4 주파수로 주파수 변환한다. 승산기(31, 32)는, 복소 기저대역신호의 I신호 및 Q신호를 각각 2제곱하고, 그 각 2제곱 결과를 가산기(33)에서 가산함으로써, 비선형 처리를 한다. BPF(34)는, 가산기(33)의 출력 중 ±fs/2의 주파수성분을 추출하여, 타이밍신호로서 출력한다. 따라서 심벌레이트(fs)의 2 배의 샘플링주파수로 처리가 가능하며, 또 캐리어주파수 오프셋의 영향을 받지 않고 안정되게 타이밍을 추출한다.

Description

타이밍추출장치 및 방법 그리고 그 타이밍추출장치를 구비한 복조장치{TIMING EXTRACTOR, TIMING EXTRACTION METHOD AND DEMODULATOR HAVING THE TIMING EXTRACTOR}

본 발명은 디지털 위성TV방송이나 디지털 케이블TV방송 등에서 이용하는 PSK(Phase Shift Keying)방식이나, QAM(Quadrature Amplitude Modulation)방식 등의 디지털변조방식을 복조하는 경우에, 그 복조에 필요한 타이밍을 추출하는 타이밍추출장치 및 방법에 관한 것이다.

종래, PSK방식이나 QAM방식 등의 디지털변조신호로부터, 그 신호에 포함되는 정보를 복조, 재생하기 위한 타이밍성분의 추출방법으로서, 예를 들어 일특허 제 2555140호 명세서(특허문헌 1)에 기재된 것이 있다. 이는, 심벌의 데이터 변화에 따라 디지털변조신호에 존재하는 심벌레이트(fs)의 1/2 배 주파수성분을 비선형 처리하여, fs의 주파수성분을 추출하는 것이다.

이 추출방법에서는 비선형 처리를 하므로, 수신기 쪽에서 이용하는 국부발진기의 주파수 오차에 기인하여 발생하는 캐리어주파수 오프셋의 영향을 받는 일없이, 안정적인 타이밍추출이 가능하다. 또 최종적으로 fs의 주파수성분을 추출하는 점에서, 디지털신호처리에서는, 샘플링 정리를 만족시키도록, 2fs를 초과하는 샘플링주파수로 동작시킬 필요가 있어, 통상, 간섭을 피하기 위해 샘플링주파수를 4fs 이상으로 한다.

또 종래의 다른 타이밍성분 추출방법으로는, 예를 들어 일특개평 5-207082호 공보(특허문헌 2)에 기재된 바와 같이, 심벌의 데이터 변화에 따라 디지털변조신호에 존재하는 fs/2 주파수성분을 추출하고, 이 추출된 주파수성분에 대해 벡터처리와 주파수 시프트처리와 2 배각 처리를 실시함으로써, 샘플링주파수를 2fs로 하면서 처리가 가능한 타이밍추출방법이 있다.

또한 종래의 또 다른 타이밍 추출방법으로는, 예를 들어 일특개평 7-226781호 공보(특허문헌 3)에 기재된 바와 같이, 샘플링주파수를 2fs로 하고, 디지털신호를 평균화한 신호를 비선형 처리하여, 그 1 샘플 지연신호와의 차분을 취함으로써, fs의 주파수성분을 추출하는 방법이 알려져 있다.

해결과제

그러나 특허문헌 1에 기재된 방법에서는, 안정되게 타이밍을 추출하기 위해 4fs의 샘플링주파수로 디지털신호 처리할 필요가 있다. 때문에 심벌레이트가 높은 주파수일 경우에는, 하드웨어의 실현이 어렵거나, 소비전력이 증대하거나 한다. 또, 낮은 심벌레이트라도, DSP로 처리를 실현할 경우에는, 단위시간 당 처리량이 증대되는 결점이 있다.

또 특허문헌 2에 기재된 방법에서는, 벡터화 처리를 실행하므로, 수신기 쪽에서 이용하는 국부발진기의 주파수 오차에 기인하여 발생하는 캐리어주파수 오프셋의 영향을 받으며, 이 때문에 캐리어주파수 오프셋이 있으면, 정확한 타이밍추출이 어려워진다.

그리고 특허문헌 3에 기재된 추출방법에서는, 샘플링주파수를 2fs로 하므로, 추출신호는 샘플링 정리에 따라 간섭을 일으켜, 안정적인 타이밍추출을 행할 수 없다.

도 1은 본 발명의 제 1 실시형태인 타이밍추출방법을 채용한 복조장치의 구성을 나타내는 블록도.

도 2는 제 1 실시형태에 이용되는 타이밍추출부의 구체적인 구성예를 나타내는 블록도.

도 3은 제 1 실시형태에 이용되는 주파수 변환부의 동작원리를 설명하기 위한 주파수 특성도로서, (a)는 레이트변환 후의 복소 기저대역신호 스펙트럼을 나타내는 도이며, (b)는 ±fs/2 주파수성분을 ±fs/4 주파수 위치로 주파수 변환시킨 도이고, (c)는 ±fs/4 주파수성분이 직류성분과 ±fs/2 주파수성분으로 변환된 양상을 나타내는 도.

도 4는 제 1 실시형태에 이용되는 주파수 변환부의 구체적인 구성예를 나타내는 블록도.

도 5는 제 1 실시형태에 이용되는 주파수 변환부의 동작을 설명하기 위한 주파수 특성도로서, (a)는 복소 기저대역신호의 －fs/2 주파수성분을 －fs/4 주파수 위치로 주파수 변환시킨 도이며, (b)는 ＋fs/2 주파수성분을 －fs/4 주파수 위치로 주파수 변환시킨 도이고, (c)는 제 1 복소 필터의 주파수특성을 나타내는 도이며, (d)는 제 2 복소 필터의 주파수특성을 나타내는 도.

도 6은 제 1 실시형태에 이용되는 ±fs/4 시프트부의 구체적인 구성예를 나타내는 블록도.

도 7은 제 1 실시형태에 이용되는 복소 필터의 구체적인 구성예를 나타내는 블록도.

도 8은 타이밍신호와 샘플점의 관계를 표시한 파형도로서, (a)는 샘플링 타이밍이 느린 경우를 나타내고, (b)는 샘플링 타이밍이 빠른 경우를 나타내는 도.

도 9는 제 2 실시형태에 이용되는 주파수 변환부의 구체적 구성예를 나타내는 블록도.

도 10은 제 2 실시형태에 이용되는 주파수 변환부의 동작을 설명하기 위한 주파수 특성도로서, (a)는 복소 기저대역신호의 －fs/2 주파수성분을 0주파수 위치로 주파수 변환시킨 도이며, (b)는 ＋fs/2 주파수성분을 0 주파수 위치로 주파수 변환시킨 도이고, (c)는 LPF의 주파수특성을 나타내는 도이며, (d)는 LPF의 다른 주파수특성을 나타내는 도.

도 11은 제 3 실시형태에 이용되는 주파수 변환부의 구체적인 구성예를 나타내는 블록도.

도 12는 제 4 실시형태에 이용되는 타이밍추출부의 구체적인 구성예를 나타내는 블록도.

도 13은 제 4 실시형태에 이용되는 주파수 변환부의 구체적인 구성예를 나타내는 블록도.

도 14는 제 5 실시형태에 이용되는 타이밍추출부의 구체적인 구성예를 나타내는 블록도.

도 15는 제 5 실시형태에 이용되는 주파수 변환부의 구체적인 구성예를 나타내는 블록도.

도 16은 제 5 실시형태에 이용되는 타이밍추출부의 타이밍출력신호와 샘플점의 관계를 표시한 파형도.

도 17은 타이밍오차 검출기의 구체적인 오차함수 예를 나타내는 입출력특성도.

도 18은 제 6 실시형태에 이용되는 전압제어발진기를 이용한 복조장치의 전체구성을 나타내는 도.

본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 그 목적은, 심벌레이트(fs)가 높을 경우라도, 2fs의 낮은 샘플링주파수로 디지털신호처리를 실행하면서도, 하드웨어의 실현을 용이하게 하며, 캐리어주파수의 오프셋 영향을 받지 않고, 간섭이 없는 안정된 타이밍추출방법을 제공하는 데 있다.

상기 목적을 달성하기 위해 본 발명에서는, 디지털변조신호를 복조하여 정보를 재생할 경우에, 디지털변조신호의 심벌레이트를 fs로 하여, I신호 및 Q신호로 구성되는 복소 기저대역신호의 fs/2의 음 및 양의 주파수성분을, 다른 주파수성분과 간섭을 일으키지 않는 주파수위치로 주파수 변환시키고, 그 후, 이 주파수 변환된 I신호 및 Q신호를 적어도 각각 2제곱하여, 그 주파수위치의 2 배의 주파수성분을 추출한다.

즉, 본 발명의 타이밍추출장치는, 심벌레이트가 fs인 디지털변조신호로부터, 그 심벌의 판정타이밍 성분을 추출하는 타이밍추출장치이며, 상기 디지털변조신호에서 얻어지는 I신호 및 Q신호로 구성되는 복소 기저대역신호에 포함되는 상기 fs 1/2값의 음 및 양의 주파수성분을, 주파수위치(fm)(0 <｜fm｜< fs/2)로 주파수 변환하는 주파수 변환수단과, 상기 주파수 변환수단에 의해 주파수 변환된 후의 I신호 및 Q신호를 각각 적어도 2제곱하는 비선형 처리수단과, 상기 비선형 처리수단의 출력신호로부터, 상기 주파수위치(fm)의 2 배의 주파수성분을 타이밍신호로서 추출하는 주파수 추출수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수위치(fm)는, ｜fm｜＝fs/2M(M은 2 이상의 정수)인 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, M은 M＝2이며, 상기 주파수위치 fm은, ｜fm｜＝fs/4인 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, M은 M＝4이며, 상기 주파수위치(fm)는, ｜fm｜＝fs/8인 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수 변환수단은, 상기 비선형 처리수단의 출력신호에 포함되는 상기 주파수위치(fm)의 2 배의 주파수성분에 대하여 엘리어싱 성분이 될 주파수성분을, 상기 복소 기저대역신호에서 미리 제거하는 필터링수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수 변환수단은, 상기 복소 기저대역신호를 주파수 증대방향으로 주파수 시프트하는 제 1 주파수 시프트수단과, 역으로, 상기 복소 기저대역신호를 주파수 감소방향으로 주파수 시프트하는 제 2 주파수 시프트수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수 변환수단은, 상기 복소 기저대역신호를 상기 fs/2 주파수만큼 주파수 증대방향 및 주파수 감소방향으로 주파수 시프트하는 주파수 시프트수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수 변환수단은, 상기 복소 기저대역신호에 포함되는 상기 fs 1/2값의 음 및 양의 주파수성분을 추출하는 대역통과 필터링수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수 변환수단은, 상기 주파수위치(fm)로 주파수 변환된 상기 fs 1/2값의 음 및 양의 주파수성분 값으로서, 2 회의 샘플링마다 참값보다 √2 배로 된 값을 연산하는 수치연산수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 비선형 처리수단은, 상기 주파수 변환수단에 의해 주파수 변환된 후의 I신호 및 Q신호를 각각 2제곱하는 2 개의 승산수단과, 상기 승산수단으로 2제곱된 I신호 및 Q신호를 가산하는 가산기와, 상기 가산기의 출력을 1/2 배하는 비트 시프트수단과, 상기 가산기의 출력과 상기 비트 시프트수단의 출력 중 어느 한쪽을 선택하는 선택수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수 추출수단은, 상기 주파수위치(fm)가, ｜fm｜＝fs/(2²×L)(L은 1 이상의 정수)일 때, L 회에 1 회 비율로 상기 타이밍신호를 출력하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 제 1 및 제 2 주파수 시프트수단은, 상기 주파수위치(fm)에 존재하는 간섭성분을 미리 제거하는 필터링수단을 구비하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출장치에 있어서, 상기 주파수 변환수단은, 상기 제 1 및 제 2 주파수 시프트수단의 출력을 복소 가산하는 것을 특징으로 한다.

본 발명의 타이밍추출방법은, 심벌레이트가 fs인 디지털변조신호로부터, 그 심벌의 판정타이밍 성분을 추출하는 타이밍추출방법이며, 상기 디지털변조신호에서 얻어지는 I신호 및 Q신호로 구성되는 복소 기저대역신호에 포함되는 상기 fs 1/2값의 음 및 양의 주파수성분을, 주파수위치(fm)(0 <｜fm｜< fs/2)로 주파수 변환하고, 상기 주파수 변환된 후의 I신호 및 Q신호를 각각 적어도 2제곱하며, 상기 2제곱된 I신호 및 Q신호를 가산하고, 그 후, 상기 가산된 신호로부터, 상기 주파수위치(fm)의 2 배의 주파수성분을 타이밍신호로서 추출하는 것을 특징으로 한다.

본 발명은 상기 타이밍추출방법에 있어서, 상기 주파수위치(fm)는, ｜fm｜＝fs/2M(M은 2 이상의 정수)인 것을 특징으로 한다.

본 발명의 복조장치는, 디지털변조신호를 수신하는 안테나와, 상기 안테나에 의해 수신된 디지털변조신호를 직교 검파하여, I신호와 Q신호로 구성되는 복소 기저대역신호를 얻는 준동기 검파수단과, 상기 준동기 검파수단에 의해 얻어진 복소 기저대역신호를 아날로그값에서 디지털값으로 변환하는 AD변환수단과, 상기 타이밍추출장치를 구비하며, 상기 타이밍추출장치로부터의 타이밍신호에 기초하여, 상기 AD변환수단에 의해 얻어지는 디지털값의 복소 기저대역신호를, 2fs의 샘플링주파수로 샘플링한 복조데이터로 하는 것을 특징으로 한다.

이상으로써, 본 발명에서는 2fs의 샘플링주파수라도, 복소 기저대역신호 fs/2의 음 및 양의 주파수성분을 주파수 변환시킨 주파수위치(fm)가, 심벌레이트(fs)의 1/2값보다 작은, 즉 2fm이 fs보다 작으므로, 샘플링정리 상, 이 주파수위치(fm)에서 fs/2의 음 및 양의 주파수성분은 엘리어싱 성분과 간섭을 일으키는 일이 없는 동시에, 저소비전력화가 가능하다. 더욱이 2제곱 처리라는 비선형 처리에 의해 fs의 주파수성분을 추출하므로, 캐리어주파수의 오프셋 영향을 받는 일이 없어, 안정된 타이밍 추출이 가능하다.

특히 본 발명에서는 주파수 연산수단에서의 주파수변환으로 실행되는 복소 승산을, 비선형 처리수단의 비트 시프트수단과 선택수단으로 대행시킬 수 있으므로, 회로규모를 작게 할 수 있다.

또 본 발명에서, 타이밍추출장치는 타이밍신호를 L 회에 1 회 비율로 출력하면 되므로, 뒷단에서 이용되는 타이밍오차 검출기나 루프필터의 단위시간당 연산량이 크게 삭감된다.

이하, 본 발명의 실시형태를 도면을 참조하면서 상세하게 설명한다.

-제 1 실시형태-

도 1은 본 발명의 제 1 실시형태인 타이밍추출방법을 채용한 QPSK(Quadrature PSK)신호나 QAM신호 등 디지털변조신호를 복조하는 복조장치의 구성을 나타내는 블록도이다.

우선 이 복조장치에 대하여 설명한다. 도 1에서, 디지털변조신호는 안테나(101)로 수신된다. 하향 주파수변환기(down-converter)(102)는 안테나(101)의 수신신호를 원하는 중간주파수 대역으로 주파수 변환하여 출력한다.

준동기검파기(준동기검파수단)(103)는, 국부발진기(104)의 고정발진주파수로 직교 검파하여, 동위상성분과 직교성분의 양 신호를 출력한다. 저역통과필터(LPF)(105, 106)는, 상기 준동기검파기(103)로부터의 동위상성분과 직교성분으로 이루어진 복소 기저대역신호에서 고조파성분을 제거하여 출력한다. AD변환기(AD변환수단)(107, 108)는 심벌레이트(fs)의 2 배를 웃도는 클록신호를 이용하여 상기 LPF(105, 106)로부터의 복소 기저대역신호를 샘플링하여, 복소 기저대역신호를 아날로그값에서 디지털값으로 변환한다.

그리고 레이트 변환기(109)는, 후술하는 타이밍제어부(110)가 출력하는 타이밍제어신호(110a)에 기초하여, 상기 AD변환기(107, 108)로부터의 디지털값의 복소 기저대역신호를 레이트 변환하여, 2fs의 샘플링속도로 출력한다.

디지털필터(RX-FIL)(111, 112)는, 상기 레이트 변환기(109)에서 레이트 변환된 신호를 입력하여, 디지털데이터 전송에서의 심벌간 간섭을 방지하도록 스펙트럼 성형하여 출력한다. 파형등화기(113)는, 전송로에서 발생한 반사 등에 의한 고스트(ghost)를 파형등화 하여 출력한다. 동기검파기(114)는 캐리어주파수 오프셋을 보정하여, 복조데이터를 출력한다.

더불어 타이밍제어부(110)는, 레이트변환기(109)에서 레이트가 변환된 후의 2fs로 샘플링된 동위상신호(I)와 직교신호(Q)로 구성된 복소 기저대역신호를 입력하고, 타이밍제어신호(110a)를 레이트변환기(109)로 출력하며, 레이트변환부(109)를 포함하여 피드백 루프를 형성한다. 이 타이밍제어부(110)는, 타이밍추출부(20)와, 타이밍오차 검출부(21)와, 루프필터(22)로 구성된다.

상기 타이밍추출부(타이밍추출장치)(20)는 레이트 변환부(109)가 출력하는 복소 기저대역신호에서 심벌의 판정타이밍 성분을 추출하여, 타이밍오차 검출기(21)로 출력한다.

상기 타이밍추출부(20)의 구체적인 구성예를 도 2에 나타낸다. 타이밍추출부(20)는, 주파수 변환부(30)와, 2 개의 승산기(승산수단)(31, 32)와, 가산기(가산수단)(33)와, 대역통과필터(BPF)(34)로 구성된다.

여기서, 도 3의 (a) 및 도 3의 (b)를 참조하여 주파수 변환부(주파수변환수단)(30) 동작의 구체예를 간단히 설명하기로 한다. 도 3의 (a)에, 레이트 변환 후 복소 기저대역신호의 스펙트럼을 나타낸다. 도 3의 (a)에서 점선은 디지털변조신호의 스펙트럼을 나타내며, 실선은 디지털변조신호가 심벌레이트(fs)로 데이터가 변화함에 따라 존재하는 ±fs/2의 주파수성분을 나타낸다.

주파수 변환부(30)는, 레이트 변환부(109)로부터의 복소 기저대역신호를 입력하며, ±fs/2의 주파수성분을, 다른 주파수영역의 주파수성분과 간섭이 일어나지 않도록, 도 3의 (b)에 나타내는 ±fs/4로 주파수 변환시킨다.

복소 기저대역신호를 구성하는 I신호 및 Q신호는, 각각 2 개의 승산기(31, 32) 및 가산기(33)로 구성되는 비선형 처리부(비선형처리수단)(40)에 의해 2제곱 처리(비선형처리)된다. 즉, I신호 및 Q신호는 각각 승산기(31, 32)에서 2제곱되고, 그 각 2제곱 결과를 가산기(33)에서 가산하는 비선형 처리가 실시된다. 여기서 ±fs/4의 주파수성분은 비선형 처리에 의해, 도 3의 (c)에 나타내는 바와 같이 직류성분과 ±fs/2의 주파수성분으로 변환된다. BPF(34)는, 도 3의 (c)에 점선으로 나타내는 바와 같은 통과중심주파수가 ±fs/2인 주파수특성을 가지며, 비선형 처리된 신호를 입력하고 ±fs/2의 주파수성분을 추출하여, 타이밍신호로서 출력한다.

이상의 조작에 의해, 타이밍신호로서 추출된 ±fs/2의 주파수성분은, 샘플링주파수(2fs)에서, －fs보다 크면서 ＋fs보다 작은 값이므로, 비선형 처리에 의해 자신의 엘리어싱 성분의 영향을 받는 일없이 추출된다.

다음에 주파수 변환부(30)의 구체적인 구성예를 도 4에 나타낸다. 주파수 변환부(30)는, ＋fs/4시프트부(301)와, －fs/4시프트부(302)와, 제 1 및 제 2 복소 필터(필터링수단)(303, 304)와, 복소 가산기(305)로 구성된다.

여기서 도 5를 참조하여 주파수 변환부(30)의 동작에 대하여 설명한다. 복소 기저대역신호는, ＋fs/4시프트부(301)와, －fs/4시프트부(302)에 입력된다. ＋fs/4시프트부(301)는, 복소 기저대역신호를 ＋fs/4 주파수만큼 시프트시키고, 도 3의 (a)에 나타내는 복소 기저대역신호의 －fs/2 주파수성분을, 도 5의 (a)에 나타내는 바와 같이 －fs/4의 주파수위치로 주파수 변환시켜, 제 1 복소필터(303)에 공급한다.

상기 ＋fs/4시프트부(301)의 내부구성은, 예를 들어 도 6에 나타내진다. 도 6에서 ＋fs/4시프트부(301)는, 복소 승산기(3011)와 사인/코사인 신호발생기(3012)로 구성된다. 사인/코사인 신호발생기(3012)는 샘플링클록주파수(2fs)로, I축, Q축으로 이루어지는 복소 평면에서 샘플링별로 π/4 위상만큼 회전하는 회전벡터를 출력한다. 즉, (I, Q)＝(1, 0), (1/√2, 1/√2), (0, 1), (－1/√2, 1/√2), (－1, 0), (－1/√2, －1/√2), (0, －1), (1/√2, －1/√2)을 취하는 I신호 및 Q신호를 순차 반복하여 복소승산기(3011)로 공급한다. 복소승산기(3011)는, 복소 기저대역신호와 사인/코사인 발생기(3012)의 출력신호를 복소 승산한다. 이로써, ＋fs/4만큼의 주파수 시프트를 실현할 수 있다.

한편 －fs/4시프트부(302)는, 복소 기저대역신호를 －fs/4 주파수만큼 시프트시키고, 복소 기저대역신호의 ＋fs/2 주파수성분을, 도 5의 (b)에 나타내는 바와 같이 ＋fs/4의 주파수위치로 주파수 변환시켜, 제 2 복소필터(304)에 공급한다. －fs/4시프트부(302)의 내부구성은, 도 6에 나타낸 구성과 마찬가지이며, 사인/코사인 신호발생기(3012)의 데이터발생방법으로는, I축, Q축으로 이루어지는 복소 평면에서 샘플링별로 －π/4 위상만큼 회전하는 회전벡터를 출력한다. 즉, (I, Q)＝(1, 0), (1/√2, －1/√2), (0, －1), (－1/√2, －1/√2), (－1, 0), (－1/√2, 1/√2), (0, 1), (1/√2, 1/√2)을 취하는 I신호 및 Q신호를 순차 반복하여 복소 승산기(3011)에 공급함으로써, －fs/4만큼의 주파수 시프트를 실현할 수 있다.

도 4에서 제 1 복소 필터(303)는, 적어도 －fs/4 주파수를 통과시켜, 제 2 복소 필터(304)의 출력인 ＋fs/4 주파수성분과 주파수적으로 간섭하지 않도록 ＋fs/4 주파수를 저지하며, 뒷단의 비선형 처리 후 ±fs/2 주파수의 엘리어싱 성분이 될 ±3fs/4 주파수를 저지하는 주파수특성을 갖고, 이 특성에 따라 필터링된 복소 기저대역신호를 복소 가산기(305)에 공급한다. 이 필터링조작은, 주파수 변환부(30)에 입력되는 복소 기저대역의 주파수성분에서, －fs/2 주파수를 통과시키고, 0 주파수를 저지하며, ＋fs/2 및 ±fs의 주파수를 저지하는 조작이 된다.

상기 제 1 복소 필터(303)의 내부구성은, 예를 들어 도 7에 나타내진다. 도 7에서 제 1 복소 필터(303)는, 3 개의 복소 지연기(41, 42, 43)와 4 개의 복소 연산기(44, 45, 46, 47)와, 복소 가산기(48)로 이루어지는 구성을 취한다. 복소 지연기(41∼43)는 샘플링클록 주파수(2fs)에 따라 복소 기저대역신호를 지연시킨다. 복소 연산기(44∼47)는 복소 기저대역신호와 복소 탭 계수(Cim, Cqm(m＝0, 1, 2, 3))에 대하여 복소 승산에 상당하는 연산을 실행한다. 복소가산기(305)는, 복소연산기(44∼47)의 총합을 취하여 출력한다. 복소 탭 계수로서, (Ci0, Cq0)＝(1, 0), (Ci1, Cq1)＝(1/√2, －1/√2), (Ci2, Cq2)＝(0, －1), (Ci3, Cq3)＝(－1/√2, －1/√2)을 부여함으로써, 도 5의 (c)의 주파수특성을 실현할 수 있다.

다음으로 도 4의 제 2 복소 필터(304)는, 적어도 ＋fs/4 주파수를 통과시키고, 제 1 복소 필터(303)의 출력인 －fs/4 주파수성분과 주파수적으로 간섭하지 않도록 －fs/4 주파수를 저지하며, 뒷단의 비선형 처리 후 ±fs/2 주파수의 엘리어싱 성분이 될 ±3fs/4 주파수를 저지하는 주파수특성을 갖고, 이 특성에 따라 필터링된 복소 기저대역신호를 복소 가산기(305)에 공급한다. 이 필터링조작은, 주파수 변환부(30)에 입력되는 복소 기저대역의 주파수성분에서, ＋fs/2 주파수를 통과시키고, 0 주파수를 저지하며, －fs/2 및 ±fs의 주파수를 저지하는 조작이다. 예를 들어 제 2 복소 필터(304)는, 도 7에 나타낸 내부구성을 가지며, 탭 계수로서, (Ci0, Cq0)＝(1, 0), (Ci1, Cq1)＝(1/√2, 1/√2), (Ci2, Cq2)＝(0, 1), (Ci3, Cq3)＝(－1/√2, 1/√2)을 부여함으로써, 도 5의 (d)의 주파수특성을 실현할 수 있다.

도 4의 복소 가산기(305)는, 전술한 처리에 의해 얻어진 복소 기저대역신호를 복소 가산한다. 이로써, 그 복소 가산 출력은 디지털변조파의 ±fs/2 주파수성분이, 다른 주파수영역의 주파수성분과 간섭이 일어나지 않도록, ±fs/4 주파수 위치에 주파수 변환된 복소 기저대역신호로 된다.

다음에, 도 2로 되돌아가, 비선형 처리부(40)의 승산기(31, 32)는, 도 4에서 주파수 변환부(30)의 복소 가산기(305)로부터 출력되는 I신호와 Q신호로 이루어지는 복소 기저대역신호의 상기 I신호 및 Q신호 각각을 2 제곱하여 출력한다. 가산기(33)는 그 2 제곱 후의 각 신호를 가산하여 BPF(34)로 공급한다.

상기 비선형 처리부(40)에서의 2 제곱 합 처리는, 종래 이용돼온 비선형 처리방법이며, 심벌 변화에 따른 주파수성분의 0 도와 180 도의 위상 불확정성과 캐리어주파수의 오프셋 영향을 제거한다. 더불어 본 실시형태에서는 샘플링주파수 및 시간왜곡에 따라, 도 4의 주파수변환부(30)의 ＋fs/4시프트부(301) 및 －fs/4시프트부(302)에서 발생하는 주파수 오프셋을 제거한다.

도 2에서 BPF(34)는, 상기 비선형처리부(40)의 가산기(33)로부터의 가산결과신호 중 ±fs/2의 주파수성분을 추출하고, 이 추출한 주파수성분을 타이밍신호로서 도 1에 나타낸 타이밍오차 검출기(21)로 출력한다.

도 8은 타이밍 파형과 샘플점의 관계를 표시한 파형도를 나타낸다. 도 8의 (a) 및 (b)에서 곡선(A)은 바른 샘플링타이밍일 경우를, (a)의 곡선(B)은 샘플링타이밍이 느릴 경우를, (b)의 곡선(C)은 샘플링타이밍이 빠를 경우를 각각 나타낸다. 타이밍오차 검출기(21)는, 예를 들어 X점과 Y점의 크기로부터 ＝Tan^－1(X/Y)를 산출함으로써, 샘플점의 타이밍왜곡을 검출하여, 타이밍오차신호로서 루프필터(22)로 출력한다.

도 17에 타이밍오차 검출기(21)의 오차함수를 나타낸다. 도 17에서 실선은 타이밍신호의 입력위상과 ＝Tan^－1(X/Y)의 관계를 나타낸다. 도 17에서 알 수 있는 바와 같이, 입력위상이 0, ＋π일 때, 0 교차점이 존재한다. 이 입력위상이 ＋π, 또는 －π점으로 수속되면, 의사동기가 발생한다. 이 의사동기 발생을 회피하기 위해 타이밍오차 검출기(21)는, 예를 들어 의사동기회피수단으로서 4 샘플을 계수하는 계수기를 가지며, 샘플링클록 주파수(2fs)의 4 샘플을 1 주기로 해석하여, 입력위상이 π/2∼π와, －π/2∼－π일 때, 점선 또는 일점쇄선으로 나타내는 바와 같은 특성으로 한다. 그리고 4 샘플 중의 기준점으로는, 도 4에 나타낸 주파수변환부(30)의 ＋fs/4시프트부(301) 및 －fs/4시프트부(302) 내에서 사용하는 회전벡터(0∼2π)의 초기 위상을 0에 맞추고, 그 회전벡터가 0 또는 π일 때의 데이터점을 기준점으로 하는 것이 바람직하다.

또, 다른 회피방법으로서, 예를 들어 BER측정기나 C/N검출기 등의 신호품질 검출수단을 이용하여, 타이밍제어루프가 수속된 후 신호품질이 나쁠 경우는 의사동기로 판정하고, 레이트변환부(109)의 출력신호를 제어하여 타이밍신호를 π 또는 －π 위상시프트 하도록 하는 방법도 있다.

도 1의 타이밍제어부(110)에서 루프필터(22)는, 타이밍오차검출기(21)로부터의 타이밍오차신호를 평활화하여, 타이밍제어신호(110a)로서 레이트 변환부(109)로 출력한다.

이상과 같이 본 실시형태의 구성에 의하면, 샘플링클록 주파수(2fs)로 캐리어주파수 오프셋의 영향을 받는 일없이 안정된 타이밍추출이 가능하다.

또 본 실시형태에서는, 주파수 변환부(30)의 입력인 복소 기저대역신호의 ＋fs/2 주파수성분을 ＋fs/4 주파수 위치로 주파수 변환시키고, －fs/2의 주파수성분을 －fs/4 주파수 위치로 주파수 변환했지만, 본 발명은 이에 한정되지 않으며, 그 밖에, 예를 들어 주파수성분적으로 간섭이 일어나지 않도록, ＋fs/2의 주파수성분을 －fs/4 주파수 위치로 주파수 변환시키고, －fs/2의 주파수성분을 ＋fs/4 주파수 위치로, 역 주파수 배치로 주파수 변환시켜도, 마찬가지 효과가 얻어짐은 물론이다.

-제 2 실시형태-

다음에, 본 발명의 제 2 실시형태에 대하여 도 9 및 도 10을 참조하여 설명한다.

본 실시형태의 전체구성은, 도 1 및 도 2에 나타낸 것과 마찬가지이지만, 주파수 변환부(30)의 구성이 다르다. 도 9는 본 실시형태의 주파수 변환부(30) 구성을 나타내는 것이다. 또 도 9에서 도 4와 동일부분에는 동일부호를 부여하여 그 설명을 생략하며, 여기서는 다른 부분을 중심으로 설명한다.

도 9에서 복소 기저대역신호는, ＋fs/2만큼 주파수 증대방향으로 주파수 시프트 시키는 ＋fs/2시프트부(제 1 주파수 시프트수단)(306)와, 역으로 －fs/2만큼 주파수 감소방향으로 주파수 시프트 시키는 －fs/2시프트부(제 2 주파수 시프트수단)(307)로 입력된다. 상기 ＋fs/2시프트부(306)는 복소 기저대역신호를 ＋fs/2 주파수만큼 시프트시켜, 도 3의 (a)에 나타낸 복소 기저대역신호의 －fs/2 주파수성분을 도 10의 (a)에 나타내는 바와 같이 0 주파수 위치로 주파수 변환시켜, LPF(308)에 공급한다. 한편, －fs/2시프트부(307)는 복소 기저대역신호를 －fs/2 주파수만큼 시프트시켜, 복소 기저대역신호의 ＋fs/2 주파수성분을 도 10의 (b)에 나타내는 바와 같이 0 주파수 위치로 주파수 변환시켜, LPF(309)에 공급한다.

LPF(308) 및 LPF(309)는 도 10의 (c)에 나타내는 바와 같이, 0 주파수를 통과시켜, ±fs/2 및 ±fs의 각 주파수성분을 저지하는 주파수특성을 갖는 필터이며, 이 특성에 따라 필터링된 복소 기저대역신호를 각각 －fs/4시프트부(제 2 주파수 시프트수단)(310) 및 ＋fs/4시프트부(제 1 주파수 시프트수단)(311)에 공급한다.

상기 LPF(308) 및 LPF(309)는 주파수특성이 같으므로 동일 구성이 된다. 또 LPF(308, 309) 각각의 입력인 I신호 및 Q신호는, LPF의 주파수특성이 0 주파수를 중심으로 음양 대칭이므로, 각각 독립되면서 동일한 필터링처리가 가능하다.

한쪽 LPF(308)의 필터링조작은, 주파수 변환부(30)로 입력되는 복소 기저대역신호의 주파수성분에서, －fs/2의 주파수를 통과시키며, 0 주파수, ＋fs/2 및 ±fs의 각 주파수를 저지하는 조작이다. 다른 쪽 LPF(309)의 필터링조작은, 주파수 변환부(30)로 입력되는 복소 기저대역신호의 주파수성분에서, ＋fs/2의 주파수를 통과시키며, 0 주파수, －fs/2 및 ±fs의 각 주파수를 저지하는 조작이다.

또 도 9에서 －fs/4시프트부(310)는, 0 주파수성분을 －fs/4 주파수위치로 시프트시키고, fs의 널(null) 주파수성분을 3fs/4 주파수위치로 시프트시키며, fs/2의 널 주파수성분을 fs/4 주파수위치로 시프트시킨다. 한편, ＋fs/4시프트부(311)는, 0 주파수성분을 fs/4 주파수위치로 시프트시키고, －fs의 널 주파수성분을 －3fs/4 주파수 위치로 시프트시키며, －fs/2의 널 주파수성분을 －fs/4 주파수위치로 시프트시킨다.

복소 가산기(305)는, 상기 －fs/4시프트부(310) 및 ＋fs/4시프트부(311)의 출력을 복소 가산한다. 그 결과, 그 복소 가산 출력은 디지털변조파의 ±fs/2 주파수성분이, 다른 주파수영역의 주파수성분과 간섭이 일어나지 않도록 ±fs/4 주파수위치로 주파수 변환되며, 뒷단의 비선형 처리에 의해 ±fs/4의 엘리어싱 성분이 될 ±3fs/4를 널 주파수성분으로 하는 복소 기저대역신호로 된다.

이상과 같이 본 실시형태에 의하면, 2 개의 LPF(308 및 309)는 동일 구성으로 되며, 더불어 LPF(308, 309) 각각의 I쪽과 Q쪽이, 각각 독립되면서 동일한 필터링처리 구성이 되므로, 회로가 간단해진다. 그 밖의 구체적인 효과는 제 1 실시형태와 마찬가지이다.

또 제 1 실시형태와 마찬가지로, 주파수 변환부(30)의 입력인 복소 기저대역신호의 ±fs/2 주파수성분을, 주파수 성분적으로 간섭이 일어나지 않도록, ±fs/4의 역 주파수위치로 주파수 변환시켜도, 마찬가지의 효과가 얻어짐은 물론이다.

(제 3 실시형태)

다음으로 본 발명의 제 3 실시형태에 대하여 도 10 및 도 11을 참조하면서 설명하기로 한다.

본 실시형태의 전체구성은 도 1 및 도 2에 나타낸 구성과 마찬가지이지만, 주파수 변환부(30)의 구성이 다르다. 도 11은 본 실시형태의 주파수 변환부(30) 구성을 나타낸다. 또 도 11에서 도 4 및 도 9와 동일부분에는 동일부호를 부여하여 그 설명을 생략한다.

도 11에서 복소 기저대역신호는 BPF(대역통과필터링수단)(312)에 입력된다. 이 BPF(312)는 통과중심주파수가 ±fs/2인 주파수특성을 가지며, 복소 기저대역신호를 입력하고, ±fs/2의 주파수성분을 추출하여, ＋fs/2시프트부(306) 및 －fs/2시프트부(307)로 출력한다.

상기 ＋fs/2시프트부(306)는, 복소 기저대역신호를 ＋fs/2만큼 주파수 시프트시켜, －fs/2의 주파수성분을 0 주파수위치로 주파수변환하며, ＋fs/2의 주파수를 fs주파수 위치로 주파수변환하여, LPF(313)로 출력한다. 한편 －fs/2시프트부(307)는, －fs/2만큼 주파수시프트시켜, ＋fs/2의 주파수성분을 0 주파수위치로 주파수변환하며, －fs/2의 주파수성분을 －fs주파수위치로 주파수변환하여, LPF(309)로 출력한다.

LPF(313) 및 LPF(314)는, 도 10의 (d)에 나타낸 바와 같이 0 주파수를 통과시키며, ±fs의 주파수를 저지하는 주파수특성을 갖는 필터로서, 이 특성에 따라 필터링된 복소 기저대역신호를 각각 －fs/4시프트부(310) 및 ＋fs/4시프트부(311)로 출력한다.

－fs/4시프트부(310)는, 0주파수성분을 －fs/4의 주파수위치로 시프트시키며, fs의 널 주파수성분을 3fs/4의 주파수위치로 시프트시킨다. 한편, ＋fs/4시프트부(311)는, 0주파수성분을 fs/4의 주파수위치로 시프트시키며, －fs의 널 주파수성분을 －3fs/4의 주파수위치로 시프트시킨다.

복소가산기(305)는, 상기 －fs/4시프트부(310) 및 fs/4시프트부(311)의 양 출력을 복소 가산한다. 그 결과, 그 복소 가산 출력은 디지털변조파의 ±fs/2의 주파수성분이, 다른 주파수영역의 주파수성분과 간섭이 일어나지 않도록 ±fs/4의 주파수위치로 주파수 변환되며, 뒷단의 비선형처리에 의해 ±fs/4의 엘리어싱 성분이 될 ±3fs/4를 널 주파수성분으로 하는 복소 기저대역신호로 된다.

이상과 같이 본 실시형태에 의하면, BPF(312)에 의해, ±fs/2의 주파수성분을 추출하므로, 불필요한 주파수신호 성분을 미리 제거할 수 있으며, 보다 안정적으로 타이밍을 추출할 수 있다. 그 밖의 구체적인 효과는 제 1 실시형태와 마찬가지이다.

또 2 개 LPF(313, 314)의 주파수특성을, 도 10의 (c)의 주파수특성을 갖는 LPF(308, 309)로 치환시킴으로써, 샘플링정리의 엘리어싱 성분을 다시 제거할 수 있어, 더욱 안정되게 타이밍추출이 가능함은 물론이다.

또한 제 1 실시형태와 마찬가지로, 주파수 변환부(30)의 입력인 복소 기저대역신호의 ±fs/2 주파수성분을 주파수성분적으로 간섭이 일어나지 않도록, ±fs/4의 역 주파수위치로 주파수 변환시켜도, 마찬가지의 효과가 얻어짐은 물론이다.

(제 4 실시형태)

다음으로 본 발명의 제 4 실시형태에 대하여 도 12 및 도 13을 참조하면서 설명하기로 한다.

본 실시형태의 전체구성은 도 1에 나타낸 구성과 마찬가지이지만, 도 2의 타이밍추출부(20)의 구성이 다르다. 도 12는 본 실시형태의 타이밍추출부(20) 구성을 나타낸다.

도 12에서 타이밍추출부(20)는 이미 서술한 제 1∼제 3 실시형태와 입출력신호로서는 동일하지만, 주파수 변환부(30) 대신에 주파수 변환부(35)를 사용하는 것과, 비선형 처리부(40`) 내에서 가산기(33)의 뒷단에 비트시프트기(비트시프트수단)(36)와, 선택기(선택수단)(37)가 삽입되는 점이 다르다. 또 도 12에서 도 2와 동일부분에는 동일부호를 부여하여 그 설명을 생략한다.

도 13은 주파수 변환부(35)의 구성을 나타낸다. 도 13에서 주파수 변환부(35)는, 도 11에 나타낸 주파수 변환부(35)의 구성과 약간 다르다. 도 13에서 도 11과 동일부분에는 동일부호를 부여하여 나타내며, 여기서는 다른 부분에 대하여 설명한다.

도 13에서 제 1 수치연산기(수치연산수단)(315)는, LPF(313)에서 공급되는 복소 기저대역신호에, I축 및 Q축으로 이루어지는 복소 평면에서, (I, Q)＝(1, 0), (1/√2, －1/√2), (0, －1), (－1/√2, －1/√2), (－1, 0), (－1/√2, 1/√2), (0, 1), (1/√2, 1/√2)을 취하는 I신호 및 Q신호를 순차 반복하여 복소 승산한 수치에 대하여, 다시 I값 및 Q값의 1/√2 부분에만 √2를 곱한 값을 복소 승산한다. 즉, 복소 평면에서, (I, Q)＝(1, 0), (1, －1), (0, －1), (－1, －1), (－1, 0), (－1, 1), (0, 1), (1, 1)을 취하는 I신호 및 Q신호를 순차 반복하여 복소 승산한다.

한편, 제 2 수치연산기(수치연산수단)(316)는, LPF(314)로부터 공급되는 복소 기저대역신호에, I축 및 Q축으로 이루어지는 복소 평면에서 (I, Q)＝(1, 0), (1/√2, 1/√2), (0, 1), (－1/√2, 1/√2), (－1, 0), (－1/√2, －1/√2), (0, －1), (1/√2, －1/√2)을 취하는 I신호 및 Q신호를 순차 반복하여 복소 승산하는 것과는 달리, I값 및 Q값의 1/√2 부분에만 √2를 곱한 값을 이용한다. 즉, 복소 평면에서, (I, Q)＝(1, 0), (1, 1), (0, 1)(－1, 1), (－1, 0), (－1, －1), (0, －1), (1, －1)을 취하는 I신호 및 Q신호를 순차 반복하여 복소 승산한다.

도 13의 제어신호 발생기(317)는, 상기 제 1 수치연산기(315) 및 제 2 수치연산기(315)에서 √2배된 값의 연산타이밍을 맞추기 위해 사용된다. 예를 들어 제어신호 발생기(317)는, A(n)를 제 1 수치연산기(315)의 n샘플링 시에 복소 승산 하는 값, B(n)를 제 2 수치연산기(316)의 n샘플링 시에 복소 승산 하는 값이라 하면,

A(n)＝(1, 0), A(n＋1)＝(1, －1), A(n＋2)＝(0, －1), A(n＋3)＝(－1, －1), A(n＋4)＝(－1, 0), A(n＋5)＝(－1, 1), A(n＋6)＝(0, 1), A(n＋7)＝(1, 1)이 되며, 한편, B(n)＝(1, 0), B(n＋1)＝(1, 1), B(n＋2)＝(0, 1), B(n＋3)＝(－1, 1), B(n＋4)＝(－1, 0), B(n＋5)＝(－1, －1), B(n＋6)＝(0, －1), B(n＋7)＝(1, －1)이 된다.

상기 수치와 복소 기저대역신호의 복소 승산은, 복소 승산을 사용하지 않고, 선택기, 부호반전, 가산기 등으로 실현할 수 있다.

√2배된 값은 2제곱하면 2가 된다. 즉, 주파수 변환부(35)에서 √2배로 한 신호를 2제곱 처리 후에 1/2배로 함으로써 본래의 신호가 된다. 이로부터, 도 12에 나타낸 바와 같이 비선형 처리부(40`)에서는, 2제곱 처리 후에 신호를 비트시프트기(36)에서 1/2배로 하고, 비트시프트기(36)의 출력과 가산기(33)의 출력을 제어신호 발생기(317)의 타이밍에 기초하여, √2배 신호의 타이밍에서는 비트시프트기(36)의 출력신호를 선택하며, 그 이외의 신호 타이밍에서는 가산기(33)의 출력을 선택함으로써, 도 2에 나타낸 타이밍추출부(20)와 동일한 출력을 얻을 수 있다.

이상과 같이 본 실시형태에 의하면, 2제곱 연산 후에 1/2배 한 신호와, 통상값의 출력신호를, 제어신호에 기초하여 선택하는 구성을 취함으로써, 복소 승산기가 실행하는 연산이 가산기(33), 비트시프트기(36) 및 선택기(37)만으로 실현 가능하므로, 회로규모를 작게 할 수 있다.

그 밖의 구체적인 효과는 제 1 실시형태와 마찬가지이다. 그리고 제 1 실시형태와 마찬가지로, 주파수 변환부(35)의 입력인 복소 기저대역신호의 ±fs/2 주파수성분이 다른 주파수성분과 간섭을 일으키지 않도록, ±fs/4의 역 주파수배치로 주파수 변환시켜도, 마찬가지의 효과가 얻어짐은 물론이다.

(제 5 실시형태)

다음으로 본 발명의 제 5 실시형태에 대하여 도 14 및 도 15를 참조하면서 설명하기로 한다.

본 실시형태의 전체구성은 도 1에 나타낸 구성과 마찬가지이지만, 도 2의 타이밍추출부(20) 구성이 다르다. 도 14는 본 실시형태의 타이밍추출부(20) 구성을 나타낸다.

도 14에서 타이밍추출부(20)는 앞에서 나타낸 제 1 실시형태의 도 2와 입력신호로서는 동일하지만, 주파수 변환부(30) 대신에 주파수 변환부(38)를 사용하는 점과, 도 12의 BPF(34) 대신에, 통과중심주파수가 ±fs/4의 주파수특성인 BPF(39)를 사용하는 점이 다르다. 또 도 14에서 도 2와 동일부분에는 동일부호를 부여하여 그 설명을 생략한다.

도 15는 상기 주파수 변환부(38)의 구성을 나타낸다. 이 주파수 변환부(38)는, 도 11에 나타낸 주파수 변환부(30)의 －fs/4시프트부(310) 대신, －fs/8시프트부(318)를 사용하는 동시에, ＋fs/4시프트부(311) 대신에 ＋fs/81시프트부(319)를 사용하는 점에서 다르다. 도 15에서 도 11과 동일부분에는 동일부호를 부여하여 나타내며, 여기서는 다른 부분에 대해서 설명한다.

도 15에서 －fs/8시프트부(318)는, 0주파수위치에 있는 심벌의 변화에 따라 발생하는 주파수성분을 －fs/8의 주파수위치로 시프트시킨다. 한편, ＋fs/8시프트부(319)는, 0주파수위치에 있는 심벌의 변화에 따라 발생하는 주파수성분을 fs/8의 주파수위치로 시프트시킨다.

복소 가산기(305)는, 상기 －fs/8시프트부(318)와 상기 ＋fs/8시프트부(319)의 양 출력을 복소 가산하여, ±fs/8의 주파수성분이 간섭을 일으키는 일없이, 뒷단의 비선형 처리에 의해, ±fs/4의 엘리어싱 성분이 될 ±7fs/8을 널 주파수성분으로 하는 복소 기저대역신호를 출력한다.

또 도 14에서 2 개의 승산기(31, 32)는, 상기 주파수 변환부(38)의 복소 가산기(305)에서 공급되는 I신호 및 Q신호로 이루어지는 복소 기저대역신호의 상기 I신호 및 Q신호를 모두 각각 2제곱하며, 가산기(33)는 상기 각 2제곱 후의 신호를 가산하여, 비선형 처리를 실시한다. 이 비선형 처리에 의해, 입력신호의 ±fs/8 주파수성분은, 0 주파수와, ±fs/4 주파수위치로 주파수변환 된다. BPF(39)는, 이 ±fs/4 주파수성분을 추출하여, 타이밍신호로서 출력한다.

도 16은 타이밍신호와 샘플간격과의 관계를 표현한 파형을 나타낸다. 상기 제 1∼제 4 실시형태에서는, 도 8에서 1 주기의 사인파에 대해 4 샘플로 표현했지만, 도 16에 나타내는 바와 같이, 1 주기의 사인파에 대해 8 점의 샘플링점으로 표현된다. 따라서, 예를 들어 도면 중 검은 원점의 신호를 간축시킨 1 샘플데이터 간축신호를 타이밍신호로서 출력함으로써, 뒷단의 타이밍오차 검출기(22) 및 루프필터(22)는 이 간축된 타이밍신호를 사용하여 동작하면 되며, 시간단위의 연산량을 삭감하기가 가능해진다.

이상과 같이, 본 실시형태에 의하면, BPF(39)의 출력데이터를 간축하기가 가능해지며, 뒷단의 타이밍오차 검출기(22) 및 루프필터(23)의 단위시간당 연산량을 삭감할 수 있다. 그 밖의 구체적인 효과는 제 1 실시형태와 마찬가지이다.

또 제 1 실시형태와 마찬가지로, 주파수 변환부(38)의 입력인 복소 기저대역신호의 ±fs/2 주파수성분을, 주파수성분적으로 간섭이 일어나지 않도록 ±fs/8의 역 주파수위치로 주파수변환해도, 마찬가지 효과가 얻어짐은 물론이다.

또한 본 실시형태에서는, 타이밍추출부(20)에 입력되는 복소 기저대역신호의 ±fs/2 주파수를 ±fs/8로 주파수변환하고, 비선형 추출처리 후에 ±fs/4의 주파수성분을 추출하는 예를 나타내지만, 본 발명은 이에 한정되지 않으며, ±fs/2M(M은 3 이상의 정수)으로 주파수 변환하고, 비선형처리 후에 ±fs/M의 주파수를 추출하는 것으로도, 제 1 실시형태와 마찬가지 효과가 얻어짐은 물론이다. 또 이와 같이 정수값(M)을 이용하는 것은 필수적이지 않으며, 요컨대 복수 기저대역신호에 포함되는 ±fs/2의 주파수성분을, 주파수위치(fm) (0 <｜fm｜< fs/2)로 주파수변환 시키고, 이 ±fs/2의 주파수성분이 다른 주파수성분과 간섭을 일으키는 일이 없도록 하면 된다.

더불어, ±fs/(2²×L)로 주파수변환하고, 비선형 처리 후에 ±fs/(2×L)(L은 3 이상의 정수)를 추출하여, L 회에 1 회씩 데이터를 타이밍오차 검출기(22)로 출력함으로써, 뒷단의 타이밍오차 검출기(22) 및 루프필터(23)의 연산량을 더욱 삭감할 수 있다.

(제 6 실시형태)

이어서, 본 발명의 제 6 실시형태에 대하여 도 18을 참조하여 설명한다.

도 18은 본 발명의 타이밍추출장치를 포함한 복조장치의 다른 구성예를 나타낸다. 도 18의 복조장치는, 도 1의 복조장치와 달리, 도 1의 레이트변환부(109) 대신에, DA변환기(115) 및 전압제어클록 발진기(116)를 이용하여, AD변환기(107, 108)와, 타이밍제어부(110)와, DA변환기(115)와 전압제어클록 발진기(116)로 구성되는 피드백루프를 형성함으로써, 타이밍제어를 실행하도록 한 구성을 갖는다.

도 18의 복조장치에 대하여 도 1과 다른 부분에 대하여 간단히 설명하면, AD변환기(107, 108)는, 전압제어클록 발진기(116)로부터 공급되는 심벌레이트(fs)의 2 배의 클록으로 샘플링하여, 복소 기저대역신호를 아날로그값에서 디지털값으로 변환한다.

타이밍제어부(110)는, 상기 복소 기저대역신호를 입력하여, 타이밍추출부(20)에서 타이밍을 추출하고, 타이밍오차 검출기(21)에서, AD변환기(107, 108)에서 발생한 샘플타이밍의 오차를 검출하며, 루프필터(22)에서 타이밍 오차를 평활화하여, 타이밍제어신호로서 출력한다. DA변환기(115)는 상기 루프필터(22)로부터의 타이밍제어신호를 디지털신호에서 아날로그신호로 변환한다. 전압제어클록 발진기(116)는, 전압값에 의해 클록발진주파수의 제어가 가능한 구성을 가지며, 상기 DA변환기(115)로부터의 타이밍제어신호를 전압값으로서 입력하여, 이 타이밍제어신호가 안정되는 주파수 클록을 AD변환기(107, 108)로 공급한다.

이상으로써, 원하는 샘플링시점에서 동작하는 것이 가능해져, 안정된 복소 동작을 실현할 수 있다.

이상 설명한 바와 같이, 본 발명의 타이밍추출장치 및 방법에 의하면, 디지털변조신호로부터 심벌의 판정타이밍성분을 추출하는데 있어서, 샘플링주파수를 심벌레이트(fs)의 2 배의 샘플링주파수로 하면서, 엘리어싱 성분과 간섭을 일으키는 일없이, 캐리어주파수의 오프셋 영향을 받지 않고 안정되게 타이밍성분의 추출이 가능하므로, 디지털위성TV방송이나 디지털케이블TV방송 등에서 이용되는 디지털변조방식의 복조 등의 적용에 유용하다.

Claims

심벌레이트가 fs인 디지털변조신호로부터, 그 심벌의 판정타이밍 성분을 추출하는 타이밍추출장치이며,

상기 디지털변조신호로부터 얻어지는 I신호 및 Q신호로 구성되는 복소 기저대역신호에 포함되는 상기 fs의 1/2값의 음 및 양의 주파수성분을, 주파수위치(fm)(0 <｜fm｜< fs/2)로 주파수 변환하는 주파수 변환수단과,

상기 주파수 변환수단에 의해 주파수 변환된 후의 I신호 및 Q신호 각각을 적어도 2제곱하는 비선형 처리수단과,

상기 비선형 처리수단의 출력신호로부터, 상기 주파수위치(fm)의 2 배의 주파수성분을 타이밍신호로서 추출하는 주파수 추출수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 1 항에 있어서,

상기 주파수위치(fm)는,

｜fm｜＝fs/2M(M은 2 이상의 정수)인 것을 특징으로 하는 타이밍추출장치.
제 2 항에 있어서,

M은 M＝2이며,

상기 주파수위치(fm)는, ｜fm｜＝fs/4인 것을 특징으로 하는 타이밍추출장치.
제 2 항에 있어서,

M은 M＝4이며,

상기 주파수위치(fm)는, ｜fm｜＝fs/8인 것을 특징으로 하는 타이밍추출장치.
제 1 항 또는 제 2 항에 있어서,

상기 주파수 변환수단은,

상기 비선형 처리수단의 출력신호에 포함되는 상기 주파수위치(fm)의 2 배의 주파수성분에 대하여 엘리어싱 성분이 되는 주파수성분을, 상기 복소 기저대역신호에서 미리 제거하는 필터링수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 1 항에 있어서,

상기 주파수 변환수단은,

상기 복소 기저대역신호를 주파수 증대방향으로 주파수시프트 시키는 제 1 주파수 시프트수단과,

반대로, 상기 복소 기저대역신호를 주파수 감소방향으로 주파수시프트 시키는 제 2 주파수 시프트수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 1, 2 또는 6 항에 있어서,

상기 주파수 변환수단은,

상기 복소 기저대역신호를 상기 fs/2 주파수만큼 주파수 증대방향 및 주파수 감소방향으로 주파수시프트 시키는 주파수 시프트수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 1 항에 있어서,

상기 주파수 변환수단은,

상기 복소 기저대역신호에 포함되는 상기 fs의 1/2값의 음 및 양의 주파수성분을 추출하는 대역통과필터링수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 3 항에 있어서,

상기 주파수 변환수단은,

상기 주파수위치(fm)에 주파수 변환된 상기 fs의 1/2값의 음 및 양의 주파수성분 값으로서, 2 회의 샘플링마다, 참값보다 √2 배로 된 값을 연산하는 수치연산수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 9 항에 있어서,

상기 비선형 처리수단은,

상기 주파수 변환수단에 의해 주파수 변환된 후의 I신호 및 Q신호를 각각 2제곱하는 2 개의 승산수단과,

상기 승산수단으로 2제곱된 I신호 및 Q신호를 가산하는 가산기와,

상기 가산기의 출력을 1/2 배로 하는 비트 시프트수단과,

상기 가산기의 출력과 상기 비트 시프트수단의 출력 중 어느 한쪽을 선택하는 선택수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 1 항 또는 제 2 항에 있어서,

상기 주파수 추출수단은,

상기 주파수위치(fm)가, ｜fm｜＝fs/(2²×L)(L은 1 이상의 정수)일 때, L 회에 1 회의 비율로 상기 타이밍신호를 출력하는 것을 특징으로 하는 타이밍추출장치.
제 6 항에 있어서,

상기 제 1 및 제 2 주파수 시프트수단은, 상기 주파수위치(fm)에 존재하는 간섭성분을 미리 제거하는 필터링수단을 구비하는 것을 특징으로 하는 타이밍추출장치.
제 6 항에 있어서,

상기 주파수 변환수단은, 상기 제 1 및 제 2 주파수 시프트수단의 출력을 복소 가산하는 것을 특징으로 하는 타이밍추출장치.
심벌레이트가 fs인 디지털변조신호로부터, 그 심벌의 판정타이밍 성분을 추출하는 타이밍추출방법이며,

상기 디지털변조신호에서 얻어지는 I신호 및 Q신호로 구성되는 복소 기저대역신호에 포함되는 상기 fs의 1/2값의 음 및 양의 주파수성분을, 주파수위치(fm)(0 <｜fm｜< fs/2)로 주파수 변환하고,

상기 주파수 변환된 후의 I신호 및 Q신호를 각각 적어도 2제곱하며,

상기 2제곱된 I신호 및 Q신호를 가산하고,

그 후, 상기 가산된 신호로부터, 상기 주파수위치(fm)의 2 배의 주파수성분을 타이밍신호로서 추출하는 것을 특징으로 하는 타이밍추출방법.
제 14 항에 있어서,

상기 주파수위치(fm)는,

｜fm｜＝fs/2M(M은 2 이상의 정수)인 것을 특징으로 하는 타이밍추출방법.
디지털변조신호를 수신하는 안테나와,

상기 안테나에 의해 수신된 디지털변조신호를 직교 검파하여, I신호와 Q신호로 구성되는 복소 기저대역신호를 얻는 준동기 검파수단과,

상기 준동기 검파수단에 의해 얻어진 복소 기저대역신호를 아날로그값에서 디지털값으로 변환하는 AD변환수단과,

상기 제 1 항 기재의 타이밍추출장치를 구비하며,

상기 타이밍추출장치로부터의 타이밍신호에 기초하여, 상기 AD변환수단에 의해 얻어지는 디지털값의 복소 기저대역신호를, 2fs의 샘플링주파수로 샘플링한 복조데이터로 하는 것을 특징으로 하는 복조장치.