KR20050036819A - 고체 촬상 장치 및 그 제조 방법 - Google Patents

고체 촬상 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050036819A
KR20050036819A KR1020040082654A KR20040082654A KR20050036819A KR 20050036819 A KR20050036819 A KR 20050036819A KR 1020040082654 A KR1020040082654 A KR 1020040082654A KR 20040082654 A KR20040082654 A KR 20040082654A KR 20050036819 A KR20050036819 A KR 20050036819A
Authority
KR
South Korea
Prior art keywords
region
type
gate electrode
photodiode
concentration
Prior art date
Application number
KR1020040082654A
Other languages
English (en)
Other versions
KR100597124B1 (ko
Inventor
미무로겐
우치다미키야
오치모토타카
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20050036819A publication Critical patent/KR20050036819A/ko
Application granted granted Critical
Publication of KR100597124B1 publication Critical patent/KR100597124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

P형 웰(2)에 형성된 다수의 N형 포토다이오드 영역(3)과, 포토다이오드 영역에 일단이 인접되는 게이트 전극(4)과, 그 타단에 인접되는 N형의 드레인 영역(7)과, STI 구조의 소자 분리 영역(10)을 구비하고, 게이트 산화막(5)의 두께가 10㎚ 이하이다. 게이트 전극의 일단부는 포토다이오드 영역과 겹쳐진다. 포토다이오드 영역으로부터 드레인 영역에 이르는 표면부에, 게이트 전극의 일단으로부터 소정 거리 이간하여 배치된 P형의 제1 농도(C1)를 갖는 제1 영역(11)과, 일단이 제1 영역에 인접되고 타단이 게이트전극과 겹쳐지는 P형의 제2 농도(C2)를 갖는 제2 영역(12)과, 일단이 제2 영역에 인접되고 타단이 드레인 영역에 인접되는 P형의 제3 농도(C3)를 갖는 제3 영역(13)이 형성되고, C1>C2>C3, 또는 C1≒C2>C3이다. 저전압에서의 독출 특성이 양호하고, 백색 결함, 암전류 등의 화상 결함이 충분히 억제된다.

Description

고체 촬상 장치 및 그 제조 방법{SOLID-STATE IMAGING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 증폭형 MOS 센서를 이용한 고체 촬상 장치에 관한 것으로, 특히 저전압에서의 독출을 가능하게 하고, 화상 결함(특히, 백색 결함(白キズ), 암전류로 대표된다)을 억제한 고체 촬상 장치에 관한 것이다.
증폭형 MOS 센서를 이용한 고체 촬상 장치는, 각 화소를 구성하는 셀마다, 포토다이오드에서 검출한 신호를 트랜지스터로 증폭하는 구조를 갖고, 고감도라는 특징을 가진다. 고체 촬상 장치의 최대의 문제의 하나는, 실리콘 반도체의 pn 접합의 역방향 리크 전류이다. 이 리크 전류를 입사광에 의해 발생하는 신호 전류와 분리할 수 없기 때문에 잡음이 되어, 고체 촬상 소자의 성능을 열화시킨다. 이 리크 전류의 원인의 하나는, 실리콘 기판에 가해지는 스트레스에 의한 것이다.
도 4는, 실리콘 기판(101) 상에, 게이트 절연막(102), 게이트 전극(103)을 형성한 상태를 도시한다. 이 구조에서, 실리콘 기판(101)의 표면 근방에서 리크 전류의 원인이 되는 스트레스가 가해지고 있었던 영역은, 게이트 전극(103)의 단으로부터 그 주변 근방에 걸친 게이트단 영역(104)이었다. 실제로, 이 게이트단 영역(104) 내부에서, 스트레스 기인의 결정 결함(105)이 관측되었다. 이와 같은 결정 결함은, 게이트 전극(103) 하에서는 관측되지 않았다. 이것으로부터 종래에는, 고성능의 고체 촬상 소자를 설계하는 경우, 게이트단 영역(104)의 부분에서 발생하는 리크 전류를 어떻게 억제하는지가 중요하였다. 이 게이트단 영역(104)은, 게이트 전극(103)의 도면 중 좌측에 형성되는 포토다이오드로부터 신호 전하를 독출할 때의 전하의 통과점이기도 하기 때문에, 전하를 독출하기 쉽게 하는 조건과, 리크 전류를 억압하는 조건의 트레이드 오프의 설계가 이루어지게 된다.
최근, 실리콘 반도체의 미세화가 진행됨에 따라서, 리크 전류의 원인으로서, 스트레스가 가해져 있는 장소가, 상술한 영역 이외에도 문제가 되는 것이 판명되었다. 도 5에 도시하는 바와 같이, 종래에 비해서 얇은 게이트 절연막(102a)이 형성되면, 종래의 게이트단 영역(104)보다도, 게이트 아래 영역(106)에서 발생하는 리크 전류가 큰 것이 판명되어 왔다. 게이트 아래 영역(106)에서 발생하는 리크 전류 중, 포토다이오드 영역(107)으로 유입되는 리크 전류(108)가 문제이고, 드레인 영역(109)으로 유입되는 리크 전류(110)는, 잡음이 되지 않기 때문에 문제없다. 게이트 전극(103)하에서 포토다이오드 영역(107)으로 유입되는 리크 전류(108)를 어떻게 억제하는가라는 과제와 함께, 포토다이오드로부터 신호 전하를 독출하기 쉽게 하는 트레이드 오프의 설계를 어떻게 하는지가 과제로 되어 왔다.
다음에, 종래의 고체 촬상 장치의 셀 단면의 구조에 대해서, 도 6을 참조하면서 설명한다. 도 6은, 종래의 고체 촬상 장치의 셀 단면도이다(예를 들면 일본국 특개평 11-274450호 공보 참조). Si 기판(1) 상에 P웰(2)이 형성되고, P웰(2) 내부에, 광전 변환하기 위한 N형 포토다이오드 영역(3)이 형성되어 있다. 이 N형 포토다이오드 영역(3)에, 게이트 전극(4)의 일단이 인접되어 있다. 게이트 전극(4)의 하부는 MOS형 트랜지스터 구조를 갖고 있고, 게이트 산화막(5), 트랜지스터의 임계값 주입 영역(6)이 형성되어 있다. 그리고, 이 게이트 전극(4)의 타단에는, N형 드레인 영역(7)이 인접되어 형성되어 있다. 광전 변환된 전자는, N형 포토다이오드 영역(3)에서 축적되고, N형 드레인 영역(7)에 전송되어, 신호로서 검출된다. N형 포토다이오드 영역(3)의 상면에는, 게이트 전극(4)의 일단에 인접되어 고농도의 P형 확산층(8)이, 그리고, P형 확산층(8)에 인접되어 고농도의 P형 확산층(9)이 형성되어 있다. 고농도의 P형 확산층(9)은, 포토다이오드의 상면을 실드하는 표면 실드층이고, 결정 결함이나 금속 오염에 의한 Si-SiO2 계면의 계면 준위로의 영향을 억제하기 위해서 형성되어 있다. 상기 포토다이오드 및 다수의 MOS 트랜지스터의 각 소자간은, 소자 분리부(10)에 의해서 분리되어 있다.
상기 종래의 기술에서는, 게이트 근방의 P형 확산층(8)의 농도를, 표면 실드층을 형성하는 P형 확산층(9)의 농도보다도 낮게 함으로써, 독출 특성을 향상시키고 있다. 그러나, 게이트 전극(4) 근방의 P형 확산층(8)의 농도를 엷게 하면, Si-SiO2 계면의 계면 준위나, Si 기판(1) 중의 활성 준위를 충분히 불활성화할 수 없고, 화상 결함(백색 결함, 암전류로 대표된다) 등의 문제가 발생하는 결점이 있었다.
본 발명은, 저전압에서의 독출 특성이 양호하고, 화상 결함이 충분히 억제된 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명의 고체 촬상 장치는, Si 기판 상의 P형 웰 내부에 형성된 입사광을 광전 변환하기 위한 다수의 N형의 포토다이오드 영역과, 상기 각 포토다이오드 영역에 일단이 인접되는 게이트 전극과, 상기 게이트 전극의 타단에 인접되는 N형의 드레인 영역과, 상기 각 포토다이오드 영역 및 MOS 트랜지스터의 조로 이루어지는 다수의 각 소자간을 각각 분리하는 STI(Shallow Trench Isolation) 구조의 소자 분리 영역을 구비하고, 게이트 산화막의 두께가 10㎚이하이다. 상기 과제를 해결하기 위해서, 상기 게이트 전극의 일단부는, 상기 포토다이오드 영역과 오버랩되고, 상기 포토다이오드 영역의 상부로부터 상기 드레인 영역에 이르는 표면부에, 상기 게이트 전극의 일단으로부터 소정 거리 이간하여 배치된 P형의 제1 농도(C1)를 갖는 제1 영역과, 일단이 상기 제1 영역에 인접되고 타단이 상기 게이트 전극과 오버랩되는 영역을 설치하여 배치된 P형의 제2 농도(C2)를 갖는 제2 영역과, 일단이 상기 제2 영역에 인접되고 타단이 상기 드레인 영역에 인접되어 배치된 P형의 제3 농도(C3)를 갖는 제3 영역이 형성되고, 각 농도의 관계가, C1>C2>C3, 또는 C1≒C2>C3이다.
본 발명의 고체 촬상 장치의 제조 방법은, 상기 구성의 고체 촬상 장치를 제조하는 방법으로서, 상기 각 농도를, P형 확산층을 형성하는 이온 주입에서의 도즈량을 제어함으로써 조정하는 것을 특징으로 한다.
본 발명의 고체 촬상 장치의 다른 제조 방법은, 상기 구성의 고체 촬상 장치를 제조하는 방법으로서, 상기 제1 영역의 P형 확산층을 열 처리에 의해서 상기 게이트 전극하로 확산시켜서 상기 제2 영역의 P형 확산층을 형성함으로써, 상기 농도(C1)와 상기 농도(C2)를 다르게 한 것을 특징으로 한다.
본 발명의 고체 촬상 장치의 구성에 의하면, P형 제2 및 P형 제3 영역의 P형 확산층의 농도를 개별적으로 제어함으로써, 3V 이하의 저전압 동작이 가능하고, 또한 화상 결함을 대단히 적게 할 수 있다.
본 발명의 고체 촬상 장치에서, 상기 제2 영역의 P형 확산층의 저부가, 상기 제1 영역 및, 상기 제3 영역의 P형 확산층의 저부보다도 깊은 위치에 있는 것이 바람직하다. 또, 상기 제2 영역 및, 제3 영역의 P형 확산층의 저부가, 상기 제1 영역의 P형 확산층의 저부보다도 깊은 위치에 있는 것이 바람직하다.
본 발명의 고체 촬상 장치의 제조 방법에서, 상기 제2 영역을 형성할 때의 이온 주입에서의 가속 에너지를, 상기 제1 영역 및 상기 제3 영역을 형성할 때보다 크게 함으로써, 상기 제2 영역의 P형 확산층의 저부를, 상기 제1 영역 및 상기 제3 영역의 P형 확산층의 저부보다도 깊게 하는 것이 바람직하다. 혹은, 상기 제2 영역 및 제3 영역을 형성할 때의 이온 주입에서의 가속 에너지를, 상기 제1 영역을 형성할 때보다 크게 함으로써, 상기 제2 영역 및 제3 영역의 P형 확산층의 저부를, 상기 제1 영역의 P형 확산층의 저부보다도 깊게 하는 것이 바람직하다.
또, 상기 제2 영역 및 제3 영역 형성시의 이온 주입 이후의 열 처리에 의해서, 상기 제2 영역 및 제3 영역의 P형 확산층의 저부를, 상기 제1 영역의 P형 확산층의 저부보다도 깊게 할 수 있다. 상기 열 처리를, 게이트 산화막 형성 공정에서의 열 처리로 할 수 있다. 또, 상기 게이트 산화막 형성 공정에, 1050℃에서 30분 이상의 어닐링 공정을 또한 실시하는 것이 바람직하다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 구체적으로 설명한다.
(실시 형태 1)
도 1은, 실시 형태 1에서의 고체 촬상 장치의 셀 구조를 도시하는 단면도이다. Si 기판(1) 상의 P웰(2) 내에, 입사광을 광전 변환하기 위한, N형의 포토다이오드 영역(3)이 형성되어 있다. 게이트 전극(4)은, 그 일단부가 포토다이오드 영역(3)과의 사이에 오버랩 영역을 형성하도록 설치되어 있다. 게이트 전극(4)의 타단에 인접되어, N형의 드레인 영역(7)이 형성되어 있다. 게이트 전극(4)의 하부에는, 게이트 산화막(5)이 10㎚ 이하의 두께로 형성되어 있다. STI(Shallow Trench Isolation) 구조의 소자 분리부(10)에 의해, 포토다이오드 및 다수의 MOS 트랜지스터로 구성된 각 소자간이 분리되어 있다.
포토다이오드 영역(3)의 표면부에는, P형의 제1 농도를 갖는 P형 제1 영역(11)과, P형의 제2 농도를 갖는 P형 제2 영역(12)이 형성되어 있다. P형 제2 영역(12)에 인접되어 드레인 영역(7)에 걸친 영역에는, P형의 제3 농도를 갖는 P형 제3 영역(13)이 형성되어 있다. P형 제1 영역(11)은, 포토다이오드 영역(3)의 외측단 가장자리로부터, 게이트 전극(4)의 근접단에서 소정 거리 떨어진 위치에 걸친 영역에 형성되어 있다. 이 소정 거리, 즉 게이트 전극(4)과 P형 제1 영역(11)의 이간 거리는, 0.2㎛ 이상으로 하는 것이 바람직하다. P형 제2 영역(12)은, 일단이 P형 제1 영역(11)에 인접되고, 타단은 게이트 전극(4)과 오버랩되어 있다. 단, P형 제2 영역(12)은, 게이트 전극(4)과 오버랩되지 않고 인접되어 있어도 된다.
이 구조에서, P형 제1 영역(11)의 농도를 C1, P형 제2 영역(12)의 농도를 C2, P형 제3 영역(12)의 농도를 C3로 나타내면, 각 농도의 관계는, C1>C2>C3 또는, C1≒C2>C3이다.
여기에서, 화상 결함(백색 결함, 암전류로 대표된다)이 대단히 적은 개체 촬상 장치를 얻기 위해서는, P형 제2 영역(12)을 형성하기 위한, B+ 이온 주입의 도즈(dose)량이, 2.0E12/㎠ 이상인 것이 바람직하다. 또, 고농도의 P형 제1 영역(11)을 열 확산에 의해서 게이트 전극(4)하까지 확산함으로써, P형 제1 영역(11)보다도 농도가 낮은 P형 제2 영역(12)을 형성해도 된다.
독출 특성에 관해서는, N형 포토다이오드 영역(3)이 게이트 전극(4)과 오버랩되어 있기 때문에, P형 제3 영역(13)의 B+ 도즈량을 제어함으로써, 저전압 동작이 가능한 개체 촬상 장치를 얻을 수 있다. 게이트 전극(4)과 포토다이오드 영역(3) 사이의 오버랩 영역의 길이, 즉 도 1에서의 가로방향의 거리는, 0.1㎛∼0.3㎛의 범위로 설정하는 것이 바람직하다. 또, P형 제3 영역(13)을 형성하기 위한 B+ 도즈량은, P형 제2 영역(12)보다도 작은 것이 바람직하다.
(실시 형태 2)
도 2는, 실시 형태 2에서의 고체 촬상 장치의 셀 구조를 도시하는 단면도이다. 상술한 실시 형태 1과 동일한 부분에 대해서는, 동일한 참조 번호를 부여하고 있고, 설명은 생략한다.
본 실시 형태에서는, 실시 형태 1에서의 P형 제2 영역(12) 대신에, P형 제2A 영역(14)이 형성되어 있다. P형 제2A 영역(14)은, P형 확산층의 저부가, P형 제1 영역(11), 및 P형 제3 영역(13)의 P형 확산층의 저부보다도 깊은 위치에 있는 것이 특징이다. P형 제2A 영역(14)의 P형 확산층의 저부를, P형 제1 영역 및, P형 제3 영역보다도 깊게 하기 위해서는, 이온 주입의 가속 에너지를 크게 한다. 즉, P형 제1 영역(11)의 가속 에너지를 E1, P형 제2A 영역(14)의 가속 에너지를 E2A, P형 제3 영역(13)의 가속 에너지를 E3로 나타내면, 각 가속 에너지의 관계는, E1≒E3<E2A이다.
이 구조에 의해서, N형 포토다이오드 영역(3)과 게이트 전극(4)이 오버랩된 영역에서, 게이트 전극(4)의 단 근방에 발생하는 활성 준위를 불활성화할 수 있고, 화상 결함(백색 결함, 암전류로 대표된다)를 더욱 개선할 수 있다.
(실시 형태 3)
도 3은, 실시 형태 3에서의 고체 촬상 장치의 셀 구조를 도시하는 단면도이다. 상술한 실시 형태 1과 동일한 부분에 대해서는, 동일한 참조 번호를 부여하고 있고, 설명은 생략한다.
본 실시 형태에서는, 실시 형태 1에서의 P형 제2 영역(12), 및 P형 제3 영역(13) 대신에, P형 제2B 영역(15), 및 P형 제3A 영역(16)이 형성되어 있다. P형 제2B 영역(15), 및 P형 제3A 영역(16)의 P형 확산층의 저부가, P형 제1 영역보다도 깊은 위치에 있는 것이 특징이다. 이 구조를 얻기 위해서, P형 확산층 형성시의 이온 주입의 에너지를 크게 함으로써, P형 제2B 영역(15) 및 P형 제3A 영역(16)의 P형 확산층의 저부를, P형 제1 영역(11)보다도 깊게 한다. 즉, P형 제1 영역(11)의 가속 에너지를 E1, P형 제2B 영역(15)의 가속 에너지를 E2B, P형 제3A 영역(16)의 가속 에너지를 E3A로 나타내면, 각 가속 에너지의 관계는, E1<E2B≒E3A이다.
또, 깊이를 다르게 하는 다른 방법으로서, 이온 주입 후의 열 처리에 의해서, P형 확산층을 아래 방향으로 열을 확산시켜서, P형 확산층의 저부를 보다 깊게 하는 방법을 이용할 수 있다. 이 때의 열 처리는, 게이트 산화막(5)을 형성하는 공정을 겸용할 수 있다. 또, 게이트 산화 공정에 어닐링 공정을 추가함으로써, 보다 큰 효과를 얻을 수 있다. 이 때의 어닐링 온도는, 1050℃ 이상이 바람직하다. 어닐링의 추가에 의해, N형 포토다이오드 영역(3)과 게이트 전극(4)이 오버랩된 영역에서의, 게이트 전극(4)의 단 근방에 발생한 활성 준위가 불활성화된다. 그것뿐만 아니라, 그때까지 축적된 응력, 특히 소자 분리부(10)에 축적된 응력을 완화하여, 그와 같은 응력에 기인하는 결정 결함 기인의 화상 결함(백색 결함, 암전류로 대표된다)의 억제에 대해서도 효과를 얻을 수 있다.
본 발명에 의해, 저전압에서의 독출 특성이 양호하고, 백색 결함, 암전류 등의 화상 결함이 충분히 억제되는 고체 촬상 장치 및 그 제조 방법이 제공된다.
도 1은 본 발명의 실시 형태 1에서의 고체 촬상 장치의 셀 구조를 도시하는 단면도,
도 2는 본 발명의 실시 형태 2에서의 고체 촬상 장치의 셀 구조를 도시하는 단면도,
도 3은 본 발명의 실시 형태 3에서의 고체 촬상 장치의 셀 구조를 도시하는 단면도,
도 4는 고체 촬상 장치의 게이트 근방에서의 화상 결함의 발생에 대해서 설명하는 단면도,
도 5는 게이트 절연막이 얇은 경우의 동일 화상 결함의 발생에 대해서 설명하는 단면도,
도 6은 종래예의 고체 촬상 장치의 셀 구조를 도시하는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : Si 기판 2 : P웰
3 : N형 포토다이오드 4 : 게이트 전극
5 : 게이트 산화막 6 : 임계값 주입 영역
7 : 드레인 영역 8 : P형 확산층
9 : P형 확산층 10 : 소자 분리
11 : P형 제1 영역 12 : P형 제2 영역
13 : P형 제3 영역 14 : P형 제2A 영역
15 : P형 제2B 영역 16 : P형 제3A 영역

Claims (10)

  1. Si 기판 상의 P형 웰 내부에 형성된, 입사광을 광전 변환하기 위한 다수의 N형의 포토다이오드 영역과, 상기 각 포토다이오드 영역에 일단이 인접되는 게이트 전극과, 상기 게이트 전극의 타단에 인접되는 N형의 드레인 영역과, 상기 각 포토다이오드 영역 및 MOS 트랜지스터의 조로 이루어지는 다수의 각 소자간을 각각 분리하는 STI(Shal1ow Trench Isolation) 구조의 소자 분리 영역을 구비하고, 게이트 산화막의 두께가 10㎚ 이하인 고체 촬상 장치에 있어서,
    상기 게이트 전극의 일단부는, 상기 포토다이오드 영역과 오버랩되고,
    상기 포토다이오드 영역의 상부로부터 상기 드레인 영역에 이르는 표면부에, 상기 게이트 전극의 일단으로부터 소정 거리 이간하여 배치된 P형의 제1 농도(C1)를 갖는 제1 영역과, 일단이 상기 제1 영역에 인접되고 타단이 상기 게이트 전극과 오버랩되는 영역을 설치하여 배치된 P형의 제2 농도(C2)를 갖는 제2 영역과, 일단이 상기 제2 영역에 인접되고 타단이 상기 드레인 영역에 인접되어 배치된 P형의 제3 농도(C3)를 갖는 제3 영역이 형성되며,
    각 농도의 관계가, C1>C2>C3, 또는 C1≒C2>C3인 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서, 상기 제2 영역의 P형 확산층의 저부가, 상기 제1 영역 및, 상기 제3 영역의 P형 확산층의 저부보다도 깊은 위치에 있는 고체 촬상 장치.
  3. 제1항에 있어서, 상기 제2 영역 및, 제3 영역의 P형 확산층의 저부가, 상기 제1 영역의 P형 확산층의 저부보다도 깊은 위치에 있는 고체 촬상 장치.
  4. Si 기판 상의 P형 웰 내부에 형성된, 입사광을 광전 변환하기 위한 다수의 N형의 포토다이오드 영역과, 상기 각 포토다이오드 영역에 일단이 인접되는 게이트 전극과, 상기 게이트 전극의 타단에 인접되는 N형의 드레인 영역과, 상기 각 포토다이오드 영역 및 MOS 트랜지스터의 조로 이루어지는 다수의 각 소자간을 각각 분리하는 STI 구조의 소자 분리 영역을 구비하고, 게이트 산화막의 두께가 10㎚ 이하인 고체 촬상 장치의 제조 방법에 있어서,
    상기 게이트 전극을, 그 일단부가 상기 포토다이오드 영역과 오버랩되도록 형성하고,
    상기 포토다이오드 영역의 상부로부터 상기 드레인 영역에 이르는 표면부에, 상기 게이트 전극의 일단으로부터 소정 거리 이간하여 배치된 P형의 제1 농도(C1)를 갖는 제1 영역과, 일단이 상기 제1 영역에 인접되고 타단이 상기 게이트 전극과 오버랩되는 영역을 설치하여 배치된 P형의 제2 농도(C2)를 갖는 제2 영역과, 일단이 상기 제2 영역에 인접되고 타단이 상기 드레인 영역에 인접되어 배치된 P형의 제3 농도(C3)를 갖는 제3 영역을, 각 농도의 관계가, C1>C2>C3, 또는 C1≒C2>C3이 되도록 형성하며,
    상기 각 농도를, P형 확산층을 형성하는 이온 주입에서의 도즈량을 제어함으로써 조정하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  5. Si 기판 상의 P형 웰 내부에 형성된, 입사광을 광전 변환하기 위한 다수의 N형의 포토다이오드 영역과, 상기 각 포토다이오드 영역에 일단이 인접되는 게이트 전극과, 상기 게이트 전극의 타단에 인접되는 N형의 드레인 영역과, 상기 각 포토다이오드 영역 및 MOS 트랜지스터의 조로 이루어지는 다수의 각 소자간을 각각 분리하는 STI 구조의 소자 분리 영역을 구비하고, 게이트 산화막의 두께가 10㎚ 이하인 고체 촬상 장치의 제조 방법에 있어서,
    상기 게이트 전극을, 그 일단부가 상기 포토다이오드 영역과 오버랩되도록 형성하고,
    상기 포토다이오드 영역의 상부로부터 상기 드레인 영역에 이르는 표면부에, 상기 게이트 전극의 일단으로부터 소정 거리 이간하여 배치된 P형의 제1 농도(C1)를 갖는 제1 영역과, 일단이 상기 제1 영역에 인접되고 타단이 상기 게이트 전극과 오버랩되는 영역을 설치하여 배치된 P형의 제2 농도(C2)를 갖는 제2 영역과, 일단이 상기 제2 영역에 인접되고 타단이 상기 드레인 영역에 인접되어 배치된 P형의 제3 농도(C3)를 갖는 제3 영역을, 각 농도의 관계가, C1>C2>C3이 되도록 형성하며,
    상기 제1 영역의 P형 확산층을 열 처리에 의해서 상기 게이트 전극하로 확산시켜서 상기 제2 영역의 P형 확산층을 형성함으로써, 상기 농도(C1)와 상기 농도(C2)를 다르게 한 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  6. 제4항 또는 제5항에 있어서, 상기 제2 영역을 형성할 때의 이온 주입에서의 가속 에너지를, 상기 제1 영역 및 상기 제3 영역을 형성할 때보다 크게 함으로써, 상기 제2 영역의 P형 확산층의 저부를, 상기 제1 영역 및 상기 제3 영역의 P형 확산층의 저부보다도 깊게 하는 고체 촬상 장치의 제조 방법.
  7. 제4항 또는 제5항에 있어서, 상기 제2 영역 및 제3 영역을 형성할 때의 이온 주입에서의 가속 에너지를, 상기 제1 영역을 형성할 때보다 크게 함으로써, 상기 제2 영역 및 제3 영역의 P형 확산층의 저부를, 상기 제1 영역의 P형 확산층의 저부보다도 깊게 하는 고체 촬상 장치의 제조 방법.
  8. 제4항 또는 제5항에 있어서, 상기 제2 영역 및 제3 영역 형성시의 이온 주입 이후의 열 처리에 의해서, 상기 제2 영역 및 제3 영역의 P형 확산층의 저부를, 상기 제1 영역의 P형 확산층의 저부보다도 깊게 하는 고체 촬상 장치의 제조 방법.
  9. 제8항에 있어서, 상기 열 처리가, 게이트 산화막 형성 공정에서의 처리인 고체 촬상 장치의 제조 방법.
  10. 제9항에 있어서, 상기 게이트 산화막 형성 공정에, 1050℃에서 30분 이상의 어닐링 공정을 또한 실시하는 고체 촬상 장치의 제조 방법.
KR1020040082654A 2003-10-16 2004-10-15 고체 촬상 장치 및 그 제조 방법 KR100597124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003356590A JP4758061B2 (ja) 2003-10-16 2003-10-16 固体撮像装置およびその製造方法
JPJP-P-2003-00356590 2003-10-16

Publications (2)

Publication Number Publication Date
KR20050036819A true KR20050036819A (ko) 2005-04-20
KR100597124B1 KR100597124B1 (ko) 2006-07-05

Family

ID=34373600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040082654A KR100597124B1 (ko) 2003-10-16 2004-10-15 고체 촬상 장치 및 그 제조 방법

Country Status (7)

Country Link
US (2) US7030433B2 (ko)
EP (1) EP1524697B1 (ko)
JP (1) JP4758061B2 (ko)
KR (1) KR100597124B1 (ko)
CN (1) CN100435341C (ko)
DE (1) DE602004030984D1 (ko)
TW (1) TW200515591A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699849B1 (ko) * 2005-06-21 2007-03-27 삼성전자주식회사 국부적인 불순물 영역을 갖는 ｃｍｏｓ 이미지 소자 및 그제조방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282521B2 (ja) * 2004-03-26 2009-06-24 株式会社東芝 固体撮像装置及び画像処理機能を有する携帯電話機
US7115924B1 (en) * 2005-06-03 2006-10-03 Avago Technologies Sensor Ip Pte. Ltd. Pixel with asymmetric transfer gate channel doping
JP4313789B2 (ja) * 2005-07-29 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体撮像装置およびその製造方法
KR100871714B1 (ko) * 2005-12-05 2008-12-05 한국전자통신연구원 트랜스퍼 트랜지스터 및 이를 구비한 저잡음 이미지 센서
US7999342B2 (en) * 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
KR100997326B1 (ko) * 2007-12-27 2010-11-29 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP4832541B2 (ja) * 2009-03-17 2011-12-07 シャープ株式会社 固体撮像素子および電子情報機器
JP5493430B2 (ja) 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
CN102334189B (zh) 2010-03-08 2013-11-06 新加坡优尼山帝斯电子私人有限公司 固体摄像器件
US8487357B2 (en) * 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
FR2971887B1 (fr) * 2011-02-17 2013-02-22 St Microelectronics Sa Photosite a transfert de charges amélioré
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
JP5458135B2 (ja) * 2012-03-28 2014-04-02 シャープ株式会社 固体撮像素子の製造方法
US9287319B2 (en) * 2012-11-16 2016-03-15 Sri International CMOS multi-pinned (MP) pixel
JP6184761B2 (ja) * 2013-06-11 2017-08-23 浜松ホトニクス株式会社 固体撮像装置
JP2017092084A (ja) * 2015-11-02 2017-05-25 キヤノン株式会社 撮像素子及びその製造方法
US10777591B2 (en) * 2017-08-15 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device
JP2020021775A (ja) * 2018-07-30 2020-02-06 キヤノン株式会社 固体撮像装置及び撮像システム
CN109817654A (zh) * 2019-02-14 2019-05-28 德淮半导体有限公司 图像传感器及其形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161958A (ja) * 1993-12-09 1995-06-23 Nec Corp 固体撮像装置
KR100192954B1 (ko) * 1996-07-18 1999-06-15 김광호 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
US6100556A (en) * 1997-11-14 2000-08-08 Motorola Inc. Method of forming a semiconductor image sensor and structure
JPH11274450A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置
US6690423B1 (en) * 1998-03-19 2004-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus
JPH11274459A (ja) 1998-03-20 1999-10-08 Toshiba Corp 固体撮像装置
JP2000077647A (ja) * 1998-09-01 2000-03-14 Matsushita Electronics Industry Corp 固体撮像装置及びその製造方法
JP4284752B2 (ja) * 1999-05-31 2009-06-24 ソニー株式会社 固体撮像素子
JP3934827B2 (ja) * 1999-06-30 2007-06-20 株式会社東芝 固体撮像装置
JP4419238B2 (ja) * 1999-12-27 2010-02-24 ソニー株式会社 固体撮像素子及びその製造方法
JP2002198510A (ja) * 2000-12-27 2002-07-12 Sony Corp 固体撮像素子およびその製造方法
US20020106865A1 (en) * 2001-02-05 2002-08-08 Tai-Ju Chen Method of forming shallow trench isolation
DE10132430B4 (de) * 2001-07-04 2010-02-18 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche
JP3723124B2 (ja) * 2001-12-14 2005-12-07 株式会社東芝 固体撮像装置
IL156497A (en) * 2002-06-20 2007-08-19 Samsung Electronics Co Ltd Image sensor and method of fabricating the same
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699849B1 (ko) * 2005-06-21 2007-03-27 삼성전자주식회사 국부적인 불순물 영역을 갖는 ｃｍｏｓ 이미지 소자 및 그제조방법
US7514733B2 (en) 2005-06-21 2009-04-07 Samsung Electronics Co., Ltd. CMOS image device and local impurity region and method of manufacturing the same
US8174057B2 (en) 2005-06-21 2012-05-08 Samsung Electronics Co., Ltd. CMOS image device with local impurity region

Also Published As

Publication number Publication date
EP1524697A2 (en) 2005-04-20
US20060128052A1 (en) 2006-06-15
DE602004030984D1 (de) 2011-02-24
CN1610126A (zh) 2005-04-27
TW200515591A (en) 2005-05-01
EP1524697B1 (en) 2011-01-12
US20050082631A1 (en) 2005-04-21
JP2005123395A (ja) 2005-05-12
CN100435341C (zh) 2008-11-19
JP4758061B2 (ja) 2011-08-24
EP1524697A3 (en) 2006-10-18
US7030433B2 (en) 2006-04-18
US7329557B2 (en) 2008-02-12
KR100597124B1 (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100597124B1 (ko) 고체 촬상 장치 및 그 제조 방법
KR100683304B1 (ko) 고체 이미지 센서
US6417074B2 (en) Method of manufacturing a structure for reducing leakage currents by providing isolation between adjacent regions of an integrated circuit
US7488617B2 (en) CMOS image sensor and method for manufacturing the same
KR100676284B1 (ko) 고체 촬상 소자 및 그 제조 방법
JP5100988B2 (ja) イメージセンサー及びその製造方法
KR100760913B1 (ko) 씨모스 이미지 센서 및 이의 제조 방법
US20170373104A1 (en) Solid-state imaging device and method for fabricating same
JPH07161958A (ja) 固体撮像装置
TW202203445A (zh) 增加有效通道寬度之電晶體
TW202205651A (zh) 具有增加的有效通道寬度之電晶體
US7411234B2 (en) CMOS image sensor having impurity diffusion region separated from isolation region
KR100562668B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법
JP2008153566A (ja) 固体撮像装置及びその製造方法
US20070102739A1 (en) Cmos image sensor
KR20090071067A (ko) 이미지 센서 및 그 제조방법
US20050158907A1 (en) Image sensor device and method of fabricating the same
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
JP2007201088A (ja) 固体撮像素子
JP2003318383A (ja) 固体撮像素子およびその製造方法
JP2007234874A (ja) 固体撮像装置の製造方法
JP2007201087A (ja) 固体撮像素子の製造方法及び固体撮像素子
KR100841208B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법
TW567614B (en) Image sensor for improving manufacturing efficiency and sensitivity
KR20050093061A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee