KR20050029877A - 비정질 실리콘층의 결정화 공정 및 이를 이용한 스위칭 소자 - Google Patents

비정질 실리콘층의 결정화 공정 및 이를 이용한 스위칭 소자 Download PDF

Info

Publication number
KR20050029877A
KR20050029877A KR1020030066130A KR20030066130A KR20050029877A KR 20050029877 A KR20050029877 A KR 20050029877A KR 1020030066130 A KR1020030066130 A KR 1020030066130A KR 20030066130 A KR20030066130 A KR 20030066130A KR 20050029877 A KR20050029877 A KR 20050029877A
Authority
KR
South Korea
Prior art keywords
region
amorphous silicon
silicon layer
alignment key
forming
Prior art date
Application number
KR1020030066130A
Other languages
English (en)
Other versions
KR100573225B1 (ko
Inventor
김영주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030066130A priority Critical patent/KR100573225B1/ko
Priority to TW093117678A priority patent/TWI259541B/zh
Priority to JP2004189372A priority patent/JP2005101530A/ja
Priority to US10/878,117 priority patent/US7205203B2/en
Priority to DE102004031441A priority patent/DE102004031441B4/de
Priority to CNB2004100625362A priority patent/CN100343954C/zh
Publication of KR20050029877A publication Critical patent/KR20050029877A/ko
Application granted granted Critical
Publication of KR100573225B1 publication Critical patent/KR100573225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에서는, 불균일한 결정 영역을 감소시키고 공정시간을 단축할 수 있는 비정질 실리콘의 결정화 공정 및 이를 포함하는 스위칭 소자용 반도체층의 제조 방법을 제공하기 위하여, 결정화 공정뿐만 아니라 사진식각 공정용 얼라인 키로 겸용할 수 있는 얼라인 키의 제조 방법 및 이러한 얼라인 키를 이용한 결정화 공정 및 반도체층의 제조 방법을 제공하는 것을 특징으로 하며, 이에 따라 첫째 얼라인 키를 기준으로, 비정질 실리콘층의 결정화 공정을 진행하기 때문에 레이저 빔의 정확한 위치제어를 가능하게 함으로써, 레이저 샷의 오버랩에 의한 불균일성을 해소할 수 있으며, 또한 스위칭 소자 채널 내의 그레인 바운더리 위치제어를 할 수 있기 때문에 소자 특성이 우수한 스위칭 소자 제작이 가능하고, 둘째, 완전 용융 영역대 에너지 밀도보다 큰 에너지 밀도를 가지는 레이저 빔의 조사를 통한 어블레이션(ablation) 반응에 의해 원하는 영역만을 선택적으로 제거하는 방법으로 음각형태의 단차 특성을 가지는 얼라인 키를 제조함으로써, 얼라인 키 제조를 위한 별도의 식각 공정을 생략할 수 있고, 비정질 실리콘층의 선택적 결정화 및 후속 반도체층의 사진식각 공정에 이용할 수 있어, 별도의 사진식각 공정용 얼라인 키 제조 공정을 생략함으로써, 공정수를 줄여 생산수율을 높일 수 있는 장점을 가진다.

Description

비정질 실리콘층의 결정화 공정 및 이를 이용한 스위칭 소자{crystallization process of amorphous silicon and switching device using the same}
본 발명은 비정질 실리콘의 결정화 방법에 관한 것이며, 특히 얼라인 키를 이용한 비정질 실리콘의 결정화 방법 및 이를 이용한 스위칭 소자에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정표시장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
전술한 액정표시장치로는, 화면을 표시하는 최소 단위인 화소별로 전압을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터가 구비되는 액티브 매트릭스형(active matrix type) 액정표시장치가 주류를 이루고 있는데, 최근에는다결정 실리콘(poly-Si)을 이용한 박막트랜지스터를 채용하는 액정표시장치가 널리 연구 및 개발되고 있다. 다결정 실리콘을 이용한 액정표시장치에서는 박막트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.
다결정 실리콘으로의 결정화 공정은 레이저빔 조사를 통한 레이저 열처리 공정이 주류를 이루고 있다. 그러나, 레이저빔이 조사된 실리콘막의 표면 온도는 약 1400 ℃ 정도가 되므로, 실리콘막의 표면은 산화되기가 쉽다. 특히, 이러한 레이저 열처리 결정화 방법에서는 레이저빔의 조사가 다수 회 이루어지기 때문에, 대기 중에서 레이저 열처리를 실시할 경우 레이저빔이 조사된 실리콘막의 표면이 산화되어 SiO2가 생성된다. 따라서, 레이저 열처리는 약 10-7 내지 10-6 torr 정도의 진공에서 실시해야 한다.
이러한 레이저 열처리에 의한 결정화 벙법의 단점을 보완하기 위해, 최근 레이저를 이용하여 순차측면고상법(sequential lateral solidification : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 제안되어 널리 연구되고 있다.
SLS 방법은 실리콘의 그레인(grain)이 실리콘 액상영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 비정질 실리콘 박막의 결정화 방법(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956∼957, 1997)이다. SLS 방법은 기판 상에 실리콘 그레인의 크기가 획기적으로 큰 SLS 실리콘 박막을 형성함으로써, 단결정 실리콘 채널 영역을 가지는 박막트랜지스터의 제조를 가능하게 한다.
이러한 SLS 결정화 방법에 대하여 이하 첨부한 도면을 참조하여 설명한다.
도 1a는 SLS 결정화시 사용되는 마스크의 패턴을 도시한 것이고, 도 1b는 도 1a의 마스크 패턴에 의해 결정화된 실리콘층을 도시한 것이다.
도 1a에 도시한 바와 같이, SLS 결정화에 사용되는 마스크(10)는 수 ㎛의 슬릿 패턴(12)을 가지고 있어, 레이저 빔이 수 ㎛의 폭을 가지고 실리콘층에 입사되도록 한다. 여기서, 슬릿 패턴(12) 사이의 간격도 수 ㎛가 되며, 슬릿 패턴(12)의 폭은 2 ~ 3 ㎛일 수 있다.
이러한 마스크(10)의 슬릿 패턴(12)을 통해 도 1b의 비정질 실리콘층(20)에 레이저 빔을 조사하면, 레이저 빔이 조사된 비정질 실리콘층(22)은 완전히 용융된 후 응고함으로써 결정이 성장되는데, 이때 레이저 빔이 조사된 영역(22)의 양끝에서부터 그레인(24a, 24b)이 측면으로 성장되어 그레인(24a, 24b)이 만나는 부분에서 성장을 멈춘다. 이러한 결정이 만나는 부분은 그레인 바운더리(28b ; grain boundary)가 된다.
여기서, 마스크(10)는 슬릿 패턴(12)을 다수 개 가지고 있으며, 마스크(10)의 크기에 대응하여 결정화되는 영역을 단위 영역이라고 한다.
이때, 단위 영역은 마스크 패턴(mask pattern)에 의한 레이저 1빔(laser one beam) 조사시 형성되는 영역이다.
이어, 결정화된 영역을 포함하여 레이저 빔을 다시 조사함으로써, 같은 과정을 반복하여 비정질 실리콘층을 모두 결정화한다.
상기한 방법에 의해 결정화된 다결정 실리콘층의 일부를 도 2에 도시하였다.
도시한 바와 같이, 다결정 실리콘층은 여러 개의 단위 영역(30)을 포함하며, 이웃하는 단위 영역(30)의 사이에는 레이저 빔의 조사가 중첩되는 제 1 및 제 2 중첩 영역(40, 50)이 생긴다. 제 1 중첩 영역(40)은 가로 방향으로 인접한 단위 영역(30) 사이에 위치하며, 제 2 중첩 영역(50)은 세로 방향으로 인접한 단위 영역(30) 사이에 위치한다.
여기서, 제 1 및 제 2 중첩 영역(40, 50)은 레이저 빔이 여러 번 조사되므로 불균일한 부분을 가지게 되는데, 이러한 영역이 액정표시장치의 화소 영역에 위치할 경우 화질이 저하되는 문제가 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 불균일한 결정 영역을 감소시키고 공정시간을 단축할 수 있는 비정질 실리콘의 결정화 방법 및 이를 이용한 스위칭 소자를 제공하는 것이다.
이를 위하여, 본 발명에서는 필요한 부분만을 선택적으로 결정화시킬 수 있는 마스크를 이용하여 결정화 공정을 진행하고자 한다. 또한, 필요한 영역만을 선택적으로 정확하게 결정화하기 위해 얼라인 키를 제작하고자 한다.
그리고, 본 발명의 또 하나의 목적에서는, 결정화 공정뿐만 아니라 사진식각 공정용 얼라인 키로 겸용할 수 있는 얼라인 키의 제조 방법 및 이러한 얼라인 키를 이용한 결정화 공정 및 사진식각 공정을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하는 단계와; 상기 절연 기판 전면에 비정질 실리콘층을 형성하는 단계와; 상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저 빔을 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와; 상기 음각형태의 얼라인 키를 기준으로, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계를 포함하는 비정질 실리콘층의 결정화 방법을 제공한다.
상기 제 1 영역은 화면을 구현하는 표시 영역이고, 상기 제 2 영역은 비표시 영역에 해당되며, 상기 선택적으로 결정화되는 실리콘층 영역은, 상기 결정화처리된 실리콘층으로 이루어지는 반도체층 형성부로 정의되는 액티브 영역이고, 상기 얼라인 키는, 상기 제 2 영역의 모서리부에 각각 형성되는 것을 특징으로 한다.
그리고, 상기 임의의 에너지 밀도 범위는, 상기 비정질 실리콘층의 완전 용융 영역대 에너지 밀도보다 크고, 상기 얼라인 키의 CD(critical distance)차를 ±1㎛ 내의 값으로 하는 범위에서 선택되며, 상기 비정질 실리콘층을 형성하는 단계 이전에, 상기 절연 기판 상에 버퍼층을 형성하는 단계를 추가로 포함하고, 상기 음각형태의 얼라인 키의 제조 단계에서는, 상기 비정질 실리콘층에 버퍼층을 노출시키는 오픈부를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 얼라인 키는, 서로 이격되게 위치하는 다수 개의 음각형태의 얼라인 키 패턴으로 이루어지고, 상기 얼라인 키 패턴은 전체적으로 "ㄱ"자형 패턴 구조를 가지며, 상기 비정질 실리콘층의 선택적 결정화 단계에서는, 상기 음각 형태의 얼라인 키를 형성하는 단계와 동일한 레이저 장비가 이용되는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하는 단계와; 상기 절연 기판 전면에 비정질 실리콘층을 형성하는 단계와; 상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저 빔을 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와; 상기 음각형태의 얼라인 키를 기준으로, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계와; 상기 음각형태의 얼라인 키를 기준으로, 상기 결정화처리된 실리콘층을 반도체층으로 형성하는 단계를 포함하는 스위칭 소자용 반도체층의 제조 방법을 제공한다.
상기 반도체층을 형성하는 단계에서는, 광원을 이용하여 상기 음각형태의 얼라인 키를 스캐닝 방식으로 인식하는 노광 공정이 포함되는 것을 특징으로 한다.
본 발명의 제 3 특징에서는, 얼라인 키 생성용 마스크와, 픽셀 어레이용 마스크를 포함하여 결정화 공정용 마스크를 제작하는 단계와; 제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하고, 상기 절연 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 얼라인 키 생성용 마스크를 이용하여, 상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저를 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와; 상기 음각 형태의 얼라인 키를 기준으로, 상기 픽셀 어레이용 마스크를 배치하여, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계를 포함하는 비정질 실리콘층의 결정화 공정을 제공하는 것을 특징으로 한다.
상기 얼라인 키 생성용 마스크에는, 서로 이격되게 배치된 다수 개의 사각 패턴이 전체적으로 "ㄱ"자형을 이루는 패턴 구조를 이루는 얼라인 키 생성용 패턴이 형성되어 있고, 상기 비정질 실리콘층을 형성하는 단계 이전에는, 상기 절연 기판 상에 버퍼층을 형성하는 단계를 추가로 포함하며, 상기 음각형태의 얼라인 키를 형성하는 단계는, 상기 비정질 실리콘층의 일부 영역을 제거하여, 상기 버퍼층을 노출시키는 오픈부를 형성하는 단계를 포함하고, 상기 음각 형태의 얼라인 키는, 상기 제 2 영역의 모서리부에 각각 형성되는 것을 특징으로 한다.
상기 픽셀 어레이용 마스크는, 레이저 빔을 차단하는 제 3 영역과, 레이저 빔을 투과시키며, 서로 일정간격 이격되게 다수 개 배치된 제 4 영역으로 이루어지고, 상기 제 4 영역은 다수 개의 슬릿이 일방향으로 서로 이격되게 배치된 패턴 구조를 포함하는 영역이며, 상기 제 4 영역은, 제 1, 2 블럭으로 나뉘어, 상기 제 1 블럭의 제 1 슬릿과 제 2 블럭의 제 2 슬릿이 서로 엇갈리게 다수 개 배치된 패턴 구조를 포함하는 영역인 것을 특징으로 한다.
그리고, 상기 음각형태의 얼라인 키 제조 단계 또는 상기 선택적 결정화 단계에서는, 상기 기판을 이동시키는 이동 스테이지와, 일정 비율로 레이저 빔 밀도를 조절하는 프로젝트 렌즈와, 상기 얼라인 키 생성용 마스크 또는 픽셀 어레이용 마스크가 배치되는 마스크 스테이지와, 레이저 빔을 원하는 방향으로 전환하여 목표물에 조사시키는 미러가 추가로 구비되는 것을 특징으로 한다.
본 발명의 제 4 특징에서는, 얼라인 키 생성용 마스크와, 픽셀 어레이용 마스크를 포함하여 결정화 공정용 마스크를 제작하는 단계와; 제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하고, 상기 절연 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 얼라인 키 생성용 마스크를 이용하여, 상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저를 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와; 상기 음각 형태의 얼라인 키를 기준으로, 상기 픽셀 어레이용 마스크를 배치하여, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계와; 상기 음각형태의 얼라인 키를 기준으로, 상기 결정화처리된 실리콘층을 반도체층으로 형성하는 단계를 포함하는 스위칭 소자용 반도체층의 제조 방법을 제공한다.
상기 반도체층을 형성하는 단계에서는, 광원을 이용한 스캐닝 방식으로 상기 얼라인 키를 패턴으로 인식하는 노광 공정이 포함되고, 상기 임의의 에너지 밀도 범위는, 상기 비정질 실리콘층의 완전 용융 영역대 에너지 밀도보다 크고, 상기 얼라인 키의 CD(critical distance)차를 ±1㎛ 내의 값으로 하는 범위에서 선택되며, 상기 임의의 에너지 밀도 범위의 레이저 빔이 조사되는 비정질 실리콘층 영역은, 증발(vaporization)에 의해 어떤 물질을 제거하기 위한 레이저의 이용으로 정의되는 어블레이션(ablation)에 의해 제거되는 것을 특징으로 한다.
본 발명의 제 5 특징에서는, 상기 제 2, 4 특징에 따른 제조 방법에 의해 형성되며, 활성 영역과, 상기 활성 영역의 양 주변부를 이루는 소스 영역 및 드레인 영역으로 이루어진 반도체층과; 상기 반도체층 상부의 활성 영역에 차례대로 형성된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 덮는 기판 전면에 위치하며, 상기 소스 영역과 드레인 영역을 일부 노출시키는 제 1, 2 콘택홀을 가지는 층간 절연막과; 상기 층간 절연막 상부에서, 상기 제 1, 2 콘택홀을 통해 반도체층의 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자를 제공한다.
상기 반도체층과 기판 사이에는, 버퍼층이 추가로 포함되고, 상기 소스 전극 및 드레인 전극을 덮는 영역에는 보호층이 추가로 포함되며, 상기 반도체층의 소스 영역 및 드레인 영역은 n형(negative type) 또는 p형(positive type) 이온으로 도핑(doping)처리된 영역이고, 상기 반도체층, 게이트 전극, 소스 전극 및 드레인 전극은 실질적으로 박막트랜지스터(Thin Film Transistor)를 이루는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
도 3a 내지 3c는 본 발명의 제 1 실시예에 따른 비정질 실리콘층의 결정화 공정을 단계별로 나타낸 평면도이다.
도 3a는, 표시 영역(IIIa)과, 상기 표시 영역(IIIa)의 주변부를 이루는 위치에 비표시 영역(IIIb)이 정의된 절연 기판(110)이 배치되어 있고, 절연 기판(110) 전면에 버퍼층(112), 비정질 실리콘층(114)을 차례대로 증착하는 단계이다.
도 3b는, 상기 비표시 영역(IIIb)의 네 모서리부에 위치하는 비정질 실리콘층(114)을 선택적으로 결정화처리하여, 결정화된 실리콘 영역을 얼라인 키(116 ; align key)로 형성하는 단계이다.
한 예로, 도면에서 제시한 바와 같이, 상기 얼라인 키(116)는 "ㄱ"자형 패턴 구조로 형성할 수 있다.
상기 "ㄱ"자형 패턴 구조외에도, 상기 얼라인 키(116)의 패턴 구조는 "ㄴ", "ㄷ", "ㄹ", "ㅁ", "+", "◇" .... 등의 여러 형태로 변형가능하다.
도 3c는, 상기 얼라인 키(116)를 기준으로, 상기 표시 영역(IIIa)의 일부 영역을 선택적으로 결정화하는 단계이다. 상기 표시 영역(IIIa)에는 화면을 구현하는 단위 영역으로 정의되는 화소 영역(P)이 다수 개 정의되어 있고, 화소 영역(P) 내에는 반도체층 형성부로 정의되는 액티브 영역(IIIc)이 정의되어 있다. 본 단계에서는, 액티브 영역(IIIc)에 위치하는 비정질 실리콘층(114) 만을 선택적으로 결정화하는 단계에 해당된다.
한 예로, 상기 결정화 단계는 완전용융 에너지를 이용하여 측면고상 결정화시키는 SLS 결정화 공정으로 진행될 수 있다.
이와 같이, 상기 얼라인 키를 기준으로 결정화 공정을 진행하면, 표시 영역에서 액티브 영역 만을 선택적으로 결정화함으로써, 결정화 공정에 의한 화면구현 영역에서의 화면 얼룩을 방지할 수 있고, 폴리 실리콘의 그레인(grain)간의 경계부에 위치하는 그레인 바운더리(grain boundary)의 위치제어가 가능하여, 소자특성을 향상시킬 수 있다.
이하, 본 실시예에 따른 얼라인 키 형성부에 대해서 도면을 참조하여 좀 더 상세히 설명한다.
도 4a, 4b는 본 발명의 제 1 실시예에 따른 얼라인 키 제조 공정에 따라 형성된 얼라인 키 형성부에 대한 도면으로서, 도 4a는 상기 도 3c의 영역 "IVa"에 대한 확대 도면이고, 도 4b는 상기 도 4a의 절단선 IVb-IVb에 따라 절단된 단면을 도시한 단면도이다. 도 4a에서와 같이, 비정질 실리콘층(114)으로 이루어진 비표시 영역(IIIb)에는, 폴리 실리콘으로 이루어진 다수 개의 얼라인 키 패턴(116a)이 서로 이격되게 배치되어, 전체적으로 "ㄱ"패턴 구조를 가지는 얼라인 키(116)를 이루고 있다. 상기 얼라인 키(116)와 주변부의 단층 구조를 도 4b를 통해 살펴보면, 버퍼층(112)이 형성된 절연 기판(110) 상에는 폴리 실리콘으로 이루어진 다수 개의 얼라인 키 패턴(116a)이 서로 이격되게 위치하고, 얼라인 키 패턴(116a)의 이격구간에는 비정질 실리콘층(114)이 위치하고 있다. 상기 얼라인 키 패턴(116a)과 비정질 실리콘층(114) 간에는 평탄성을 가진다.
이러한 본 실시예에 따른 비정질 실리콘의 결정화 방법에 의하면, 반도체층용 사진식각 공정에서 별도의 얼라인 키 제조 공정이 포함되는 단점이 있다. 왜냐하면, 본 실시예에서는 선택적 결정화 방법에 의해 얼라인 키를 형성하기 때문에 얼라인 키와 주변 영역 간에 별도의 단차가 없다. 그러나, 사진식각 공정에서는 단차 특성에 의해 패턴을 인식하는 노광 공정이 포함되기 때문에, 본 실시예에 따른 얼라인 키를 사진식각 공정에서 이용할 수 없기 때문이다.
이하, 본 발명의 다른 실시예는 단차 특성을 가지는 얼라인 키의 제조 공정을 포함하는 비정질 실리콘층의 결정화 공정에 대한 실시예이다.
-- 제 2 실시예 --
도 5a 내지 5d는 본 발명의 제 2 실시예에 따른 비정질 실리콘층의 결정화 공정을 단계별로 나타낸 평면도이다.
도 5a는, 표시 영역과(VIIIa), 상기 표시 영역(VIIIa)의 주변부에 위치하는 비표시 영역(VIIIb)을 가지는 절연 기판(310)을 구비하는 단계와, 절연 기판(310) 상에 버퍼층(312), 비정질 실리콘층(314)을 차례대로 증착하는 단계이다.
도 5b는, 상기 비표시 영역(VIIIb) 상의 비정질 실리콘층(314) 일부에 완전 용융 영역대 에너지 밀도보다 큰 에너지 밀도를 가지는 레이저 빔의 조사를 통한 어블레이션(ablation) 반응에 의해 해당 영역의 실리콘을 제거하는 단계와, 상기 실리콘 물질이 제거된 영역을 음각 형태의 얼라인 키(316)로 형성하는 단계이다.
상기 완전 용융 영역대 에너지 밀도보다 큰 에너지 밀도 범위는, 비정질 실리콘층(314)을 완전용융시키는 에너지 밀도보다는 크고, CD(critical distance)차가 ±1㎛ 이내로 할 수 있는 에너지 범위에서 선택되는 것이 중요하다.
한 예로, 549 mJ/pulse의 에너지 밀도를 가지는 레이저 빔 조사에 의해 원하는 얼라인 키를 제조할 수 있다.
상기 얼라인 키(316)는, 한 예로 비표시 영역(VIIIb)의 네 모서리부 형성할 수 있으며, "ㄱ"자형 패턴구조로 형성할 수 있다.
상기 "ㄱ"자형 패턴 구조외에도, 상기 얼라인 키(116)의 패턴 구조는 "ㄴ", "ㄷ", "ㄹ", "ㅁ", "+", "◇" .... 등의 여러 형태로 변형가능하다.
일반적으로, 레이저 에너지 영역별 비정질 실리콘의 결정화 메커니즘(mechanism)을 살펴보면, 1) 부분 용융 영역(partial melting regime)대의 레이저 조사에 의하면, 비정질 실리콘층의 표면만이 용융되어 작은 결정립이 형성된다. 2) 완전 용융 근접 영역(near-complete melting regime)대의 레이저 조사에 의하면, 비정질 실리콘층 하부에 위치하는 버퍼층과 근접한 영역까지 비정질 실리콘층이 용융되어, 비정질 실리콘층과 버퍼층 사이 계면에 존재하는 씨드(seed)의 작용에 의해 조대한 결정립을 형성하게 되나, 씨드의 분포밀도가 일정하지 않아 균일한 결정립을 수득하기는 어렵다.3) 완전 용융 영역(complete melting regime)대의 레이저 조사에 의하면, 비정질 실리콘층을 전부 용융시킨 후, 균일한 결정핵생성(homogeneous nucleation)이 이루어져, 결정핵에 의해 미세한(fine) 결정립을 형성하게 된다.
그러나, 완전 용융 영역대 에너지 밀도보다 큰 에너지 밀도를 가지는 레이저 빔이 조사된 비정질 실리콘 영역은 어블레이션(ablation) 반응에 의해 제거될 수 있다.
상기 어블레이션이란, 1) 예를 들어 외과에 의해, 실제로 증발에 의해 물체 조직을 제거하기 위한 레이저의 이용(The use of a laser to remove body tissue as if by surgery, but actually by vaporization), 2) 증발에 의해 어떤 물질을 제거하기 위한 레이저의 이용(The use of a laser to remove any material by vaporization), 3) 증발에 의해 기판 상의 물질을 증착하기 위한 레이저의 이용(The use of a laser to deposit materials on a substrate by vaporization)
으로 정의할 수 있고, 이 중 본 발명에서 설명되는 어블레이션은 1), 2)번 정의에 해당된다.
본 발명의 에너지 영역은 어느 특정한 영역을 표시하기 보다는 어블레이션이 가능한 에너지 영역에 해당된다. 어블레이션은 비정질 실리콘막이 레이저 조사에 의한 에너지 밀도에 의해 미세한 결정립이 형성되지 않고 완전히 증발하여 없어지는 현상이다. 즉, 비정질 실리콘막을 녹이기 위해서는 증발 상태로 만들어야 한다. 증발 상태는 용융 이상의 에너지 밀도가 조사되어야 한다.
도 5c는, 상기 음각형태의 얼라인 키(316)를 이용하여, 표시 영역(VIIIa)의 액티브 영역(VIIIc) 만을 선택적으로 결정화처리하는 단계이다.
이 단계에서는, 상기 도 5b에서 사용된 결정화 장비를 이용하여, 액티브 영역(VIIIc)상의 비정질 실리콘층(314)을 선택적으로 결정화처리하는 단계로서, 완전용용 근접에너지를 이용한 결정화 공정 또는 완전용융영역대의 에너지를 이용하여 측면고상결정화시키는 SLS 결정화 공정을 이용할 수 있다.
도 5d는, 상기 음각 형태의 얼라인 키(316)를 이용하여, 액티브 영역(VIIIc)에 위치하는 결정질 실리콘으로 이루어진 반도체층(318)을 형성하는 단계이다.
이 단계에서는, 도면으로 제시하지 않았지만 감광성 물질인 PR(photo resist)을 도포하는 단계와, 일정 패턴을 가지는 마스크를 배치하여, 상기 PR을 노광, 현상하여 PR패턴을 형성하는 단계와, 상기 PR패턴을 마스크로 이용하여 노출된 영역을 식각하는 방법으로 반도체층(318)을 형성하며, 이때 전술한 음각 형태의 얼라인 키(316)는 PR패턴을 형성하기 위한 노광 공정에서 인식되어 마스크의 정확한 얼라인에 이용된다.
이와 같이, 본 실시예에서는 얼라인 키를 기준으로 비정질 실리콘층을 결정화하는 공정을 제공함에 있어서, 별도의 식각 공정 추가없이 비정질 실리콘층의 결정화 장비를 이용하여, 얼라인 키 형성부에 고밀도 레이저를 조사하는 방법에 의해 음각 형태의 얼라인 키를 제작함으로써, 결정화 공정뿐만 아니라 후속 사진식각 공정용 얼라인 키로 겸용할 수 있기 때문에, 제조 비용 절감, 공정의 단순화 등에 의해 생산 수율을 향상시킬 수 있다.
도 6a, 6b는 본 발명의 제 2 실시예에 따른 얼라인 키에 대한 확대 도면으로서, 도 6a는 상기 도 5d의 영역 "IXa"에 대한 확대 도면이고, 도 6b는 상기 도 6a의 절단선 IXb-IXb에 따라 절단된 단면에 대한 단면도이다.
도 6a는, 비표시 영역(VIIIb)에 형성된 비정질 실리콘층(314)에는 서로 이격되게 위치하는 다수 개의 홀(315)이 형성되어 있고, 상기 다수 개의 홀(315)은 전체적으로 "ㄱ"자형 패턴 구조를 가지고 있다. 상기 홀(315) 영역에서는 비정질 실리콘층(314)의 하부에 위치하는 버퍼층(상기 도 5c의 312)이 노출되어 있다. 상기 홀(315) 각각은 얼라인 키 패턴(316a)을 이루고, 상기 다수 개의 얼라인 키 패턴(316a)은 얼라인 키(316)를 이룬다. 상기 얼라인 키(316)의 단층 구조를 도 6b를 통해 살펴보면, 버퍼층(312) 상부에 서로 이격되게 위치하는 다수 개의 홀(315)을 가지는 비정질 실리콘층(314)이 형성되어 있다.
상기 홀(315) 각각은 음각형태의 얼라인 키 패턴(316a)을 이루고, 다수 개의 얼라인 키 패턴(316a)은 하나의 얼라인 키(316)를 구성한다.
상기 얼라인 키 패턴의 배치 구조 및 갯수는 도면에서 제시한 경우외에 다양하게 변경가능하다.
도 7은 상기 도 6b의 영역 "X"에 해당하는 얼라인 키의 평면 구조에 대한 사진에 대한 도면으로서, 홀과 대응된 영역에 위치하는 음각 형태의 얼라인 키 패턴과 비정질 실리콘층 사이에 단차부에서 명암이 달라지는 부분은, 노광 장비에서 패턴을 인식하는 부분에 해당된다. 이와 같이, 본 실시예에 따른 음각형태의 얼라인 키는 노광 장비에서 충분히 패턴 인식을 할 수 있는 패턴 구조에 해당됨을 알 수 있다.
이하, 패터닝 공정을 위한 노광 공정에서, 본 실시예에 따른 음각 형태 얼라인 키의 인식 방법에 대해서 도면을 참조하여 상세히 설명한다.
도 8a, 8b는 본 발명의 제 2 실시예에 따른 음각 형태 얼라인 키의 인식 방법에 대한 도면으로서, 도 8a는 광원을 이용하여 얼라인 키 부분을 스캐닝(scanning)하여 공정에 대한 도면이고, 도 8b는 상기 도 8a의 절단선 XII-XII에 따라 절단된 단면에서의 스캐닝 공정에 따른 패턴 인식 결과 그래프에 대한 도면이다.
도 8a는, 홀 형상의 다수 개의 얼라인 키 패턴(330a)이 서로 이격되게 배치된 구조로 얼라인 키(330)가 구성되어 있다. 도면 상에서, 얼라인 키 패턴(330a) 간의 사이 구간을 경유하는 화살표(332)는 노광 공정에서 키 인식을 위한 스캐닝 경로에 해당된다.
한 예로, 길이 방향으로 중앙에 위치하는 얼라인 키 패턴(330a)의 중심을 기준으로, 내부 방향에 위치하는 얼라인 키 패턴(330a)의 중심까지의 거리(d1)를 60 ㎛, 외부 방향에 위치하는 얼라인 키 패턴(330a)의 중심까지의 거리(d2)를 40 ㎛이라고 가정했을 때, 도 8b에 제시한 그래프는 광원을 이용하여 얼라인 키 부분을 스캐닝하여 단차가 있는 부분은 세기(intensity)가 다르게 나타남을 보여주는 도면이다. 여기서, y축은 레이저빔 피크의 세기를 나타낸 것이고, x축으로 피크와 피크 사이는 폴리실리콘이 제거되어 버퍼 표면이 나타남을 표시한 것이다.
본 그래프 도면에서와 같이, 본 실시예에 따른 음각형상 얼라인 키 패턴구조에 의하면, 노광장비에서 키로 인식하는 공정이 용이하게 이루어짐을 알 수 있다.
-- 제 3 실시예 --
도 9a, 9b는 본 발명의 제 3 실시예에 따른 비정질 실리콘층의 결정화 공정을 포함한 스위칭 소자의 제조 공정에 대한 공정 도면으로서, 상기 제 2 실시예에 따른 음각 형태의 얼라인 키를 기준으로 한 결정화 공정 및 사진식각 공정을 중심으로 도시하였다.
도 9a는 얼라인 키 생성용 마스크를 이용하여 얼라인 키를 형성하는 공정에 대한 도면으로서, 기판을 이동시키는 이동 스테이지(410 ; moving stage)가 구비되어 있고, 이동 스테이지(410) 상부에는 표시 영역(XIIa)과 비표시 영역(XIIb)이 정의되어 있으며, 비정질 실리콘층(412)이 형성된 기판(414)이 배치되어 있다. 그리고, 기판(414)과 이격된 상부에는 일정 비율로 레이저 빔 밀도를 조절하는 프로젝트 렌즈(430)가 배치되어 있고, 프로젝트 렌즈(430) 상부에는 마스크 스테이지(432)가 배치되어 있으며, 마스크 스테이지(432) 상부에는 얼라인 키 생성용 패턴(433)을 가지는 얼라인 키 생성용 마스크(434)가 배치되어 있고, 얼라인 키 생성용 마스크(434) 상부에는 레이저 빔을 원하는 방향으로 전환하여 목표물에 조사시키는 미러(436 ; mirror)가 배치되어 있다.
이 단계에서, 비정질 실리콘층(412)에 조사되는 레이저 에너지 밀도는, 비정질 실리콘층(412)을 완전용융시키는 에너지 밀도보다 큰 값을 가져, 어블레이션 반응에 의해 조사되는 비정질 실리콘층(412)을 증발시키는 방법으로 제거하는 것을 특징으로 한다. 또한, 상기 에너지 밀도의 최대값은 얼라인 키의 CD차를 ±1 ㎛으로 하는 값에서 선택되는 것을 특징으로 한다.
상기 얼라인 키 생성용 마스크(434)의 패턴 구조는 다양하게 변경될 수 있고, 상기 얼라인 키 생성용 마스크(434)의 얼라인 키 생성용 패턴(433)을 기판(414)의 비표시 영역(XIIb)의 어느 한 모서리부와 대응되게 배치한 다음, 대응되게 위치하는 비정질 실리콘 영역에 고밀도 레이저 빔을 조사하여, 해당 비정질 실리콘을 제거하는 방법에 의해 음각형태의 얼라인 키(416)를 형성하는 것을 특징으로 한다.
이 단계에서는, 이동 스테이지(410)를 이용한 기판(414)의 이동에 따라, 기판(414)의 나머지 세 개의 모서리부에도 차례대로 대응되게 배치되어 얼라인 키(416)를 형성한다.
그리고, 본 단계에서의 얼라인 키 생성을 위한 레이저 장비는, 별도의 결정화 장비를 이용하는 것이 아니고, 액티브 영역의 결정화 공정에 이용되는 레이저 장비를 이용할 수 있으므로, 공정 비용을 줄이고 공정 효율을 높일 수 있다.
또한, 본 발명에 따른 얼라인 키(416)는 본 도면의 구조로 한정되는 것은 아니고, 결정화 공정 및 사진식각 공정용 얼라인 키 패턴으로 적합한 패턴 구조라면 다양하게 변경될 수 있다.
도 9b는, 상기 음각 형태의 얼라인 키(416)를 기준으로, 표시 영역(XIIa)에 정의된 다수 개의 액티브 영역(XIIc)만을 선택적으로 결정화하는 단계로서, 상기 도 9a와 중복되는 부분에 대한 설명은 간략히 하고, 특징적인 부분을 중심으로 설명하면, 기판(414)의 네모서리부에는 얼라인 키(416)가 각각 형성되어 있고, 마스크 스테이지(432) 상부에는 서로 이격되게 위치하며, 일정 패턴을 가지는 제 1 영역(XIId)을 가지는 제 2 영역(XIIe)이 구성된 픽셀 어레이용 마스크(440)가 배치되어 있다. 한 예로, 상기 제 2 영역(XIIe)에는 다수 개의 슬릿이 구성될 수 있다.
본 단계에서는, 상기 음각형태의 얼라인 키(416)를 기준으로 픽셀 어레이용 마스크(440)의 제 2 영역(XIIe)을 기판(414)의 액티브 영역(XIIc)에 얼라인하여, 기판(414)의 액티브 영역(XIIc) 만을 선택적으로 결정화하는 것을 특징으로 한다.
한 예로, 상기 액티브 영역(XIIc)은 SLS 결정화 기술을 이용하여 결정질 실리콘이 형성될 수 있다.
이와 같이, 본 실시예에서는 음각 형태의 얼라인 키를 기준으로 선택위치에 정확하게 결정화를 실시할 수 있으므로, 불균일한 결정화 특성을 해소하고, 원하는 위치에 정확하게 결정화 영역을 형성할 수 있으므로 그레인 바운더리 위치제어를 용이하게 할 수 있으며, 또한 별도의 식각공정없이 완전 용융 영역대 에너지 밀도보다 큰 에너지 밀도를 가지는 레이저 빔의 조사를 통한 단차 특성을 가지는 음각형태로 얼라인 키를 형성하기 때문에, 단순화된 공정에 의해 후속공정인 사진식각 공정시 노광장비에서 용이하게 인식할 수 있으므로, 별도의 식각공정을 생략하고, 사진식각 공정용 얼라인 키 제조 공정을 생략할 수 있는 공정적 잇점을 가진다.
이하, 전술한 픽셀 어레이용 마스크의 패턴 구조에 대한 일 예에 대해서, 도면을 참조하여 상세히 설명한다.
도 10a, 10b는, 상기 도 9b의 영역 "XIII"에 대한 확대 도면으로서, SLS 결정화 공정용 마스크를 일 예로 하여 도시하였으며, 도 10a은 멀티스캔(multi-scan) 방식 슬릿부를 가지는 구조에 대한 것이고, 도 10b는 싱글스캔(single-scan) 방식 2 블럭(two-block) 구조 슬릿부를 가지는 구조에 대한 것이다.
도 10a의 멀티스캔 방식 슬릿부 구조는, 픽셀 어레이용 마스크(440)의 제 1 영역(XIId)에 다수 개의 슬릿(442)이 일방향으로 서로 일정간격 이격되게 다수 개 형성된 구조로서, 멀티스캔 방식에 의해 스캔하는 공정용 마스크이고, 도 10b의 싱글스캔 방식 2블럭 구조는 제 1, 2 블럭(450, 452)으로 나뉘어져, 제 1 블럭(450)의 제 1 슬릿(454)과 제 2 블럭(452)의 제 2 슬릿(456)이 서로 엇갈리게 분포된 구조를 가져, 한 번의 스캔으로도 두 번의 스캔 효과를 가질 수 있다.
-- 제 4 실시예 --
도 11은 본 발명의 제 4 실시예에 따른 비정질 실리콘층의 결정화 공정을 포함한 반도체층의 제조 공정을 단계별로 나타낸 공정 흐름도이다.
ST(I)에서는, 결정화 공정용 마스크를 제작하는 단계로서, 좀 더 상세하게는 기판의 비표시 영역에 얼라인 키를 형성하기 위한 얼라인 키 생성용 마스크와, 얼라인 키를 기준으로 액티브 영역만을 선택적으로 결정화하기 위한 픽셀 어레이용 마스크를 제작하는 단계이다. 추가로, 구동회로부용 마스크의 제작 공정을 포함시킬 수 있으며, 한 예로 구동회로부용 마스크는 픽셀 어레이용 마스크와 다르게 기존의 결정화 공정용 마스크 구조를 적용할 수 있다.
한 예로, 상기 얼라인 키 생성용 마스크의 얼라인 키 패턴은, 서로 이격되게 배치된 다수 개의 사각 패턴이 전체적으로 "ㄱ"자형을 이루는 구조에서 선택될 수 있다. 그리고, 상기 픽셀 어레이용 마스크에는 기판의 액티브 영역과 대응된 영역에서 결정화 패턴 구조를 선택적으로 가질 수 있다.
ST(II)에서는, 상기 얼라인 키 생성용 마스크를 기판의 어느 한 모서리부에 배치한 다음, 완전 용융 영역대 에너지 밀도보다 큰 에너지 밀도를 가지는 레이저 빔의 조사를 통한 어블레이션 반응을 통해 상기 마스크와 대응된 기판 상의 비정질 실리콘층을 증발시키는 방법으로 제거하는 단계이다. 이 단계를 통해서는, 음각형태의 얼라인 키가 형성된다.
ST(III)에서는, 상기 음각형태로 기판면과 단차를 가지는 얼라인 키를 기준으로, 픽셀 어레이 영역에 픽셀 어레이용 마스크를 배치하여, 상기 픽셀 어레이용 마스크의 결정화 패턴과 대응된 기판 영역을 선택적으로 결정화처리하여, 상기 결정화처리된 기판 영역을 액티브 영역으로 정의하는 단계이다.
본 단계에서는, 얼라인 키를 기준으로 픽셀 어레이용 마스크를 배치한 다음, 픽셀 어레이 영역에서 필요한 영역만을 선택적으로 결정화처리하기 때문에 결정화 특성을 개선하고, 그레인 바운더리의 위치제어를 용이하게 할 수 있으며, 화면 표시 영역이 결정화처리되는 것을 방지하여, 결정화처리로 인한 버퍼층 또는 베이스 기판의 표면 손상에 따른 화면 얼룩 현상을 방지할 수 있다.
상기 픽셀 어레이 영역의 결정화 단계에서는, 실리콘 물질을 완전용융시킬 수 있는 에너지 밀도의 레이저 빔 조사를 통해 측면고상결정화시키는 SLS 결정화 기술을 이용할 수 있다.
또한, 본 단계에서는 전술한 얼라인 키를 기준으로 구동회로부용 마스크를 배치한 다음, 픽셀 어레이 영역의 주변부를 이루는 구동회로부의 비정질 실리콘층을 결정화하는 단계를 포함함으로써, 스위칭 소자의 소자 특성에 의존하는 구동회로부의 특성 상, 얼라인 키를 기준으로 마스크를 배치한 다음 결정화 공정을 진행하므로, 그레인 바운더리의 위치제어가 용이하여 소자특성이 향상된 스위칭 소자를 제공할 수 있는 공정적 잇점을 갖게 된다.
ST(IV)에서는, 상기 음각형태의 얼라인 키를 기준으로 결정화처리된 기판을, 사진식각 공정을 거쳐 스위칭 소자용 반도체층으로 패터닝(patterning)하는 단계이다.
상기 사진식각 공정은, 결정화처리된 기판 상에 감광성 물질인 PR(photo resist)을 도포하는 단계와, 노광(exposure), 현상(development) 단계를 거쳐 일정 패턴을 가지는 PR 패턴으로 형성하는 단계와, PR 패턴을 마스크로 이용하여 노출된 기판 영역을 식각처리하는 단계를 포함한다.
이때, 전술한 노광 단계에서는 일정 패턴을 가지는 마스크를 배치한 다음, 노광 장비를 이용하여 노광처리하는 단계가 포함되는데, 이때 마스크는 기판에 형성된 얼라인 키를 기준으로 배치된다. 기존에는 사진식각 공정에서 미리 기판에 얼라인 키를 형성하고, 미리 형성된 얼라인 키를 기준으로 PR을 노광시키는 방법을 이용하였으나, 본 실시예에서는 별도의 사진식각 공정용 얼라인 키의 제조 공정을 생략하고, 결정화 공정에서 형성된 음각 형태의 얼라인 키를 겸용할 수 있기 때문에 공정 효율을 높일 수 있다.
-- 제 5 실시예 --
도 12는 본 발명의 제 5 실시예에 따른 결정질 실리콘 물질로 이루어진 스위칭 소자에 대한 단면도로서, 상기 도 11에 따른 제조 공정에 의해 형성된 반도체층을 포함하는 스위칭 소자에 대한 것이다.
도시한 바와 같이, 기판(610) 상에 버퍼층(612)이 형성되어 있고, 버퍼층(612) 상부에는 결정질 실리콘 물질로 이루어지며, 활성 영역(XVa)과, 활성 영역(XVa)의 양 주변부를 이루는 소스 영역(XVb) 및 드레인 영역(XVc)으로 이루어진 반도체층(614)이 형성되어 있고, 반도체층(614) 상부의 활성 영역(XVa)에는 게이트 절연막(616) 및 게이트 전극(618)이 차례대로 형성되어 있으며, 게이트 전극(618)을 덮는 기판 전면에는, 상기 소스 영역(XVb)과 드레인 영역(XVc)을 일부 노출시키는 제 1, 2 콘택홀(620, 622)을 가지는 층간 절연막(624)이 형성되어 있고, 층간 절연막(624) 상부에는 제 1, 2 콘택홀(620, 622)을 통해 반도체층(614)의 소스 영역(XVb) 및 드레인 영역(XVc)과 접촉하는 소스 전극(626) 및 드레인 전극(628)이 형성되어 있으며, 소스 전극(626) 및 드레인 전극(628)을 덮는 기판 전면에는 보호층(630)이 형성되어 있다.
상기 반도체층(614)의 소스 영역(XVb) 및 드레인 영역(XVc)은, n(negative)형 또는 p(positive)형 이온으로 도핑처리된 영역에 해당된다.
상기 반도체층(614)을 이루는 결정질 실리콘 물질은, 상기 제 3 내지 제 5 실시예에 따른 음각형태의 얼라인 키를 이용하는 비정질 실리콘층의 결정화 공정에 따라 형성된 결정질 실리콘 물질에 해당되며, 한 예로 SLS 결정화 기술을 이용한 단결정 실리콘 물질로 이루어질 수 있다.
상기 반도체층(614), 게이트 전극(618), 소스 전극(626) 및 드레인 전극(628)은 스위칭 소자(T)를 이루며, 상기 스위칭 소자(T)는 구동회로부용 스위칭 소자 또는 픽셀 어레이부 스위칭 소자에 해당된다.
실질적으로, 상기 스위칭 소자(T)는 박막트랜지스터(Thin Film Transistor)에 해당된다.
본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에 따른 비정질 실리콘층의 결정화 공정에 의하면, 얼라인 키를 기준으로 액티브 영역만을 선택적으로 결정화함에 따라, 첫째 얼라인 키를 기준으로, 비정질 실리콘층의 결정화 공정을 진행하기 때문에 레이저 빔의 정확한 위치제어를 가능하게 함으로써, 레이저 샷의 오버랩에 의한 불균일성을 해소할 수 있으며, 또한 스위칭 소자 채널 내의 그레인 바운더리 위치제어를 할 수 있기 때문에 소자 특성이 우수한 스위칭 소자 제작이 가능하다.
둘째, 완전 용융 영역대 에너지 밀도보다 큰 에너지 밀도를 가지는 레이저 빔의 조사를 통한 어블레이션 반응에 의해 원하는 영역만을 선택적으로 제거하는 방법으로 음각형태의 단차 특성을 가지는 얼라인 키를 제조함으로써, 얼라인 키 제조를 위한 별도의 식각 공정을 생략할 수 있고, 비정질 실리콘층의 선택적 결정화 및 후속 반도체층의 사진식각 공정에 이용할 수 있어, 별도의 사진식각 공정용 얼라인 키 제조 공정을 생략함으로써, 공정수를 줄여 생산수율을 높일 수 있다.
도 1a는 측면 고상 결정화시 사용되는 마스크의 패턴을 도시한 도면이고, 도 1b는 도 1a의 마스크 패턴에 의해 결정화된 실리콘층을 도시한 도면.
도 2는 측면 고상 결정화 방법에 의해 결정화된 다결정 실리콘층의 일부를 도시한 도면.
도 3a 내지 3c는 본 발명의 제 1 실시예에 따른 비정질 실리콘층의 결정화 공정을 단계별로 나타낸 평면도.
도 4a는 상기 도 3c의 영역 "IVa"에 대한 확대 도면이고, 도 4b는 상기 도 4a의 절단선 IVb-IVb에 따라 절단된 단면을 도시한 단면도.
도 5a 내지 5d는 본 발명의 제 2 실시예에 따른 비정질 실리콘층의 결정화 공정을 단계별로 나타낸 평면도.
도 6a, 6b는 본 발명의 제 2 실시예에 따른 얼라인 키에 대한 확대 도면으로서, 도 6a는 상기 도 5d의 영역 "IXa"에 대한 확대 도면이고, 도 6b는 상기 도 6a의 절단선 IXb-IXb에 따라 절단된 단면에 대한 단면도.
도 7은 상기 도 6b의 영역 "X"에 해당하는 얼라인 키의 평면 구조에 대한 사진에 대한 도면.
도 8a, 8b는 본 발명의 제 2 실시예에 따른 음각 형태 얼라인 키의 인식 방법에 대한 도면.
도 9a, 9b는 본 발명의 제 3 실시예에 따른 비정질 실리콘층의 결정화 공정을 포함한 스위칭 소자의 제조 공정에 대한 공정 도면.
도 10a, 10b는, 상기 도 9b의 영역 "XIII"에 대한 확대 도면.
도 11은 본 발명의 제 4 실시예에 따른 비정질 실리콘층의 결정화 공정을 포함한 반도체층의 제조 공정을 단계별로 나타낸 공정 흐름도.
도 12는 본 발명의 제 5 실시예에 따른 결정질 실리콘 물질로 이루어진 스위칭 소자에 대한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
314 : 비정질 실리콘층 316 : 얼라인 키
VIIIb : 액티브 영역

Claims (30)

  1. 제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하는 단계와;
    상기 절연 기판 전면에 비정질 실리콘층을 형성하는 단계와;
    상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저 빔을 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와;
    상기 음각형태의 얼라인 키를 기준으로, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계
    를 포함하는 비정질 실리콘층의 결정화 방법.
  2. 제 1 항에 있어서,
    상기 제 1 영역은 화면을 구현하는 표시 영역이고, 상기 제 2 영역은 비표시 영역에 해당되는 비정질 실리콘층의 결정화 방법.
  3. 제 1 항에 있어서,
    상기 선택적으로 결정화되는 실리콘층 영역은, 상기 결정화처리된 실리콘층으로 이루어지는 반도체층 형성부로 정의되는 액티브 영역인 비정질 실리콘층의 결정화 방법.
  4. 제 1 항에 있어서,
    상기 얼라인 키는, 상기 제 2 영역의 모서리부에 각각 형성되는 비정질 실리콘층의 결정화 방법.
  5. 제 1 항에 있어서,
    상기 임의의 에너지 밀도 범위는, 상기 비정질 실리콘층의 완전 용융 영역대 에너지 밀도보다 크고, 상기 얼라인 키의 CD(critical distance)차를 ±1㎛ 내의 값으로 하는 범위에서 선택되는 비정질 실리콘층의 결정화 방법.
  6. 제 1 항에 있어서,
    상기 비정질 실리콘층을 형성하는 단계 이전에, 상기 절연 기판 상에 버퍼층을 형성하는 단계를 추가로 포함하는 비정질 실리콘층의 결정화 방법.
  7. 제 6 항에 있어서,
    상기 음각형태의 얼라인 키의 제조 단계에서는, 상기 비정질 실리콘층에 버퍼층을 노출시키는 오픈부를 형성하는 단계를 포함하는 비정질 실리콘층의 결정화 방법.
  8. 제 1 항에 있어서,
    상기 얼라인 키는, 서로 이격되게 위치하는 다수 개의 음각형태의 얼라인 키 패턴으로 이루어지는 비정질 실리콘층의 결정화 방법.
  9. 제 8 항에 있어서,
    상기 얼라인 키 패턴은 전체적으로 "ㄱ"자형 패턴 구조를 가지는 비정질 실리콘층의 결정화 방법.
  10. 제 1 항에 있어서,
    상기 비정질 실리콘층의 선택적 결정화 단계에서는, 상기 음각 형태의 얼라인 키를 형성하는 단계와 동일한 레이저 장비가 이용되는 비정질 실리콘층의 결정화 방법.
  11. 제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하는 단계와;
    상기 절연 기판 전면에 비정질 실리콘층을 형성하는 단계와;
    상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저 빔을 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와;
    상기 음각형태의 얼라인 키를 기준으로, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계와;
    상기 음각형태의 얼라인 키를 기준으로, 상기 결정화처리된 실리콘층을 반도체층으로 형성하는 단계
    를 포함하는 스위칭 소자용 반도체층의 제조 방법.
  12. 제 11 항에 있어서,
    상기 반도체층을 형성하는 단계에서는, 광원을 이용하여 상기 음각형태의 얼라인 키를 스캐닝 방식으로 인식하는 노광 공정이 포함되는 스위칭 소자용 반도체층의 제조 방법.
  13. 얼라인 키 생성용 마스크와, 픽셀 어레이용 마스크를 포함하여 결정화 공정용 마스크를 제작하는 단계와;
    제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하고, 상기 절연 기판 상에 비정질 실리콘층을 형성하는 단계와;
    상기 얼라인 키 생성용 마스크를 이용하여, 상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저를 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와;
    상기 음각 형태의 얼라인 키를 기준으로, 상기 픽셀 어레이용 마스크를 배치하여, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계
    를 포함하는 비정질 실리콘층의 결정화 공정.
  14. 제 13 항에 있어서,
    상기 얼라인 키 생성용 마스크에는, 서로 이격되게 배치된 다수 개의 사각 패턴이 전체적으로 "ㄱ"자형을 이루는 패턴 구조를 이루는 얼라인 키 생성용 패턴이 형성되어 있는 비정질 실리콘층의 결정화 공정.
  15. 제 13 항에 있어서,
    상기 비정질 실리콘층을 형성하는 단계 이전에는, 상기 절연 기판 상에 버퍼층을 형성하는 단계를 추가로 포함하는 비정질 실리콘층의 결정화 공정.
  16. 제 15 항에 있어서,
    상기 음각형태의 얼라인 키를 형성하는 단계는, 상기 비정질 실리콘층의 일부 영역을 제거하여, 상기 버퍼층을 노출시키는 오픈부를 형성하는 단계를 포함하는 비정질 실리콘층의 결정화 공정.
  17. 제 16 항에 있어서,
    상기 음각 형태의 얼라인 키는, 상기 제 2 영역의 모서리부에 각각 형성되는 비정질 실리콘층의 결정화 공정.
  18. 제 13 항에 있어서,
    상기 픽셀 어레이용 마스크는, 레이저 빔을 차단하는 제 3 영역과, 레이저 빔을 투과시키며, 서로 일정간격 이격되게 다수 개 배치된 제 4 영역으로 이루어지는 비정질 실리콘층의 결정화 공정.
  19. 제 18 항에 있어서,
    상기 제 4 영역은 다수 개의 슬릿이 일방향으로 서로 이격되게 배치된 패턴 구조를 포함하는 영역인 비정질 실리콘층의 결정화 공정.
  20. 제 18 항에 있어서,
    상기 제 4 영역은, 제 1, 2 블럭으로 나뉘어, 상기 제 1 블럭의 제 1 슬릿과 제 2 블럭의 제 2 슬릿이 서로 엇갈리게 다수 개 배치된 패턴 구조를 포함하는 영역인 비정질 실리콘층의 결정화 공정.
  21. 제 13 항에 있어서,
    상기 음각형태의 얼라인 키 제조 단계 또는 상기 선택적 결정화 단계에서는, 상기 기판을 이동시키는 이동 스테이지와, 일정 비율로 레이저 빔 밀도를 조절하는 프로젝트 렌즈와, 상기 얼라인 키 생성용 마스크 또는 픽셀 어레이용 마스크가 배치되는 마스크 스테이지와, 레이저 빔을 원하는 방향으로 전환하여 목표물에 조사시키는 미러가 추가로 구비되는 비정질 실리콘층의 결정화 공정.
  22. 얼라인 키 생성용 마스크와, 픽셀 어레이용 마스크를 포함하여 결정화 공정용 마스크를 제작하는 단계와;
    제 1 영역과, 상기 제 1 영역의 주변부에 위치하는 제 2 영역이 정의된 절연 기판을 구비하고, 상기 절연 기판 상에 비정질 실리콘층을 형성하는 단계와;
    상기 얼라인 키 생성용 마스크를 이용하여, 상기 제 2 영역 상의 비정질 실리콘층에, 상기 비정질 실리콘층을 제거할 수 있는 임의의 에너지 밀도를 가지는 레이저를 조사하여, 상기 비정질 실리콘층이 제거된 영역을 음각형태의 얼라인 키로 형성하는 단계와;
    상기 음각 형태의 얼라인 키를 기준으로, 상기 픽셀 어레이용 마스크를 배치하여, 상기 제 1 영역 상의 비정질 실리콘층을 선택적으로 결정화하는 단계와;
    상기 음각형태의 얼라인 키를 기준으로, 상기 결정화처리된 실리콘층을 반도체층으로 형성하는 단계
    를 포함하는 스위칭 소자용 반도체층의 제조 방법.
  23. 제 22 항에 있어서,
    상기 반도체층을 형성하는 단계에서는, 광원을 이용한 스캐닝 방식으로 상기 얼라인 키를 패턴으로 인식하는 노광 공정이 포함되는 스위칭 소자용 반도체층의 제조 방법.
  24. 제 22 항에 있어서,
    상기 임의의 에너지 밀도 범위는, 상기 비정질 실리콘층의 완전 용융 영역대 에너지 밀도보다 크고, 상기 얼라인 키의 CD(critical distance)차를 ±1㎛ 내의 값으로 하는 범위에서 선택되는 스위칭 소자용 반도체층의 제조 방법.
  25. 제 22 항 또는 제 24 항 중 어느 하나의 항에 있어서,
    상기 임의의 에너지 밀도 범위의 레이저 빔이 조사되는 비정질 실리콘층 영역은, 증발(vaporization)에 의해 어떤 물질을 제거하기 위한 레이저의 이용으로 정의되는 어블레이션(ablation)에 의해 제거되는 스위칭 소자용 반도체층의 제조 방법.
  26. 제 11 항 또는 제 22 항에 따른 제조 방법에 의해 형성되며, 활성 영역과, 상기 활성 영역의 양 주변부를 이루는 소스 영역 및 드레인 영역으로 이루어진 반도체층과;
    상기 반도체층 상부의 활성 영역에 차례대로 형성된 게이트 절연막 및 게이트 전극과;
    상기 게이트 전극을 덮는 기판 전면에 위치하며, 상기 소스 영역과 드레인 영역을 일부 노출시키는 제 1, 2 콘택홀을 가지는 층간 절연막과;
    상기 층간 절연막 상부에서, 상기 제 1, 2 콘택홀을 통해 반도체층의 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극
    을 포함하는 스위칭 소자.
  27. 제 26 항에 있어서,
    상기 반도체층과 기판 사이에는, 버퍼층이 추가로 포함되는 스위칭 소자.
  28. 제 26 항에 있어서,
    상기 소스 전극 및 드레인 전극을 덮는 영역에는 보호층이 추가로 포함되는 스위칭 소자.
  29. 제 26 항에 있어서,
    상기 반도체층의 소스 영역 및 드레인 영역은 n형(negative type) 또는 p형(positive type) 이온으로 도핑(doping)처리된 영역인 스위칭 소자.
  30. 제 26 항에 있어서,
    상기 반도체층, 게이트 전극, 소스 전극 및 드레인 전극은 실질적으로 박막트랜지스터(Thin Film Transistor)를 이루는 스위칭 소자.
KR1020030066130A 2003-09-24 2003-09-24 비정질 실리콘층의 결정화 방법 KR100573225B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030066130A KR100573225B1 (ko) 2003-09-24 2003-09-24 비정질 실리콘층의 결정화 방법
TW093117678A TWI259541B (en) 2003-09-24 2004-06-18 Method of fabricating crystalline silicon and switching device using crystalline silicon
JP2004189372A JP2005101530A (ja) 2003-09-24 2004-06-28 多結晶シリコン層の製造方法及びこれを利用したスイッチング素子
US10/878,117 US7205203B2 (en) 2003-09-24 2004-06-29 Method of fabricating crystalline silicon and switching device using crystalline silicon
DE102004031441A DE102004031441B4 (de) 2003-09-24 2004-06-29 Verfahren zum Herstellen einer Schicht aus kristallinem Silicium, Verfahren zum Herstellen einer aktiven Schicht aus einer solchen Schicht, Verfahren zum Herstellen eines Schaltelements aus einer solchen aktiven Schicht sowie Schaltelement mit einer Schicht aus kristallinem Silicium
CNB2004100625362A CN100343954C (zh) 2003-09-24 2004-06-30 晶体硅的制作方法和使用晶体硅的开关器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066130A KR100573225B1 (ko) 2003-09-24 2003-09-24 비정질 실리콘층의 결정화 방법

Publications (2)

Publication Number Publication Date
KR20050029877A true KR20050029877A (ko) 2005-03-29
KR100573225B1 KR100573225B1 (ko) 2006-04-24

Family

ID=34309510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066130A KR100573225B1 (ko) 2003-09-24 2003-09-24 비정질 실리콘층의 결정화 방법

Country Status (6)

Country Link
US (1) US7205203B2 (ko)
JP (1) JP2005101530A (ko)
KR (1) KR100573225B1 (ko)
CN (1) CN100343954C (ko)
DE (1) DE102004031441B4 (ko)
TW (1) TWI259541B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717805B1 (ko) * 2006-06-16 2007-05-11 삼성에스디아이 주식회사 증착 마스크 조립체

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
KR100546711B1 (ko) * 2003-08-18 2006-01-26 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
US7528021B2 (en) * 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5205042B2 (ja) * 2006-12-20 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101372036B1 (ko) * 2007-01-18 2014-03-10 엘지전자 주식회사 노광용 기준 마크를 형성하는 장치
JP2011135060A (ja) * 2009-11-26 2011-07-07 Sumitomo Chemical Co Ltd 半導体基板及び半導体基板の製造方法
CN102221792A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 在半导体光刻工艺中进行的对准方法
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
KR101698511B1 (ko) * 2010-07-27 2017-01-23 삼성디스플레이 주식회사 표시 장치 제조 방법
TWI447492B (zh) * 2011-07-29 2014-08-01 Au Optronics Corp 顯示面板
CN103037048A (zh) * 2012-12-29 2013-04-10 苏州市智诚光学科技有限公司 一种触感式手机盖板玻璃
US10453876B2 (en) * 2015-04-20 2019-10-22 Sakai Display Products Corporation Method for manufacturing thin film transistor and display panel
CN105870198B (zh) 2016-05-11 2020-03-31 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
KR102610026B1 (ko) * 2016-06-30 2023-12-06 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6836604B2 (ja) * 2017-10-18 2021-03-03 漢陽大学校産学協力団Ｉｎｄｕｓｔｒｙ−Ｕｎｉｖｅｒｓｉｔｙ Ｃｏｏｐｅｒａｔｉｏｎ Ｆｏｕｎｄａｔｉｏｎ Ｈａｎｙａｎｇ Ｕｎｉｖｅｒｓｉｔｙ 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法
US10985247B2 (en) 2017-10-18 2021-04-20 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236596B2 (ja) * 1991-03-19 2001-12-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP3344418B2 (ja) 2000-11-10 2002-11-11 松下電器産業株式会社 露光装置、半導体薄膜、薄膜トランジスタ、液晶表示装置、ｅｌ表示装置およびその製造方法
US20020060322A1 (en) * 2000-11-20 2002-05-23 Hiroshi Tanabe Thin film transistor having high mobility and high on-current and method for manufacturing the same
US6656815B2 (en) * 2001-04-04 2003-12-02 International Business Machines Corporation Process for implanting a deep subcollector with self-aligned photo registration marks
TW487958B (en) * 2001-06-07 2002-05-21 Ind Tech Res Inst Manufacturing method of thin film transistor panel
KR100808466B1 (ko) * 2001-07-30 2008-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP4519400B2 (ja) 2001-12-27 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003267862A (ja) * 2002-03-13 2003-09-25 Jo Cosmetics Kk 殺菌剤組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717805B1 (ko) * 2006-06-16 2007-05-11 삼성에스디아이 주식회사 증착 마스크 조립체

Also Published As

Publication number Publication date
DE102004031441B4 (de) 2010-08-19
CN100343954C (zh) 2007-10-17
TWI259541B (en) 2006-08-01
US20050064675A1 (en) 2005-03-24
US7205203B2 (en) 2007-04-17
JP2005101530A (ja) 2005-04-14
KR100573225B1 (ko) 2006-04-24
DE102004031441A1 (de) 2005-05-04
CN1601700A (zh) 2005-03-30
TW200512844A (en) 2005-04-01

Similar Documents

Publication Publication Date Title
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
US6326286B1 (en) Method for crystallizing amorphous silicon layer
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100519948B1 (ko) 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR20050062853A (ko) 다결정용 마스크 및 이를 이용한 규소 결정화 방법
KR100303138B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR20030047678A (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
KR20010066253A (ko) 박막트랜지스터의 반도체층 형성방법
KR100508001B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100611040B1 (ko) 레이저 열처리 장치
US9012309B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI464880B (zh) 薄膜電晶體陣列基板及其製作方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR100928053B1 (ko) 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정
KR100524080B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
KR100620140B1 (ko) 박막트랜지스터의 제조방법
KR20080084449A (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2005175257A (ja) 結晶性膜の製造方法
JP2007042980A (ja) 結晶質半導体膜およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 14