KR100524080B1 - 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법 - Google Patents

순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법 Download PDF

Info

Publication number
KR100524080B1
KR100524080B1 KR10-2003-0031811A KR20030031811A KR100524080B1 KR 100524080 B1 KR100524080 B1 KR 100524080B1 KR 20030031811 A KR20030031811 A KR 20030031811A KR 100524080 B1 KR100524080 B1 KR 100524080B1
Authority
KR
South Korea
Prior art keywords
block
laser beam
crystallization
mask
width
Prior art date
Application number
KR10-2003-0031811A
Other languages
English (en)
Other versions
KR20040099736A (ko
Inventor
김영주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0031811A priority Critical patent/KR100524080B1/ko
Publication of KR20040099736A publication Critical patent/KR20040099736A/ko
Application granted granted Critical
Publication of KR100524080B1 publication Critical patent/KR100524080B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium

Abstract

본 발명에서는, 실리콘 물질을 완전 용융시키는 에너지 밀도를 이용하여, 상기 실리콘 물질을 측면고상 결정화시키는 SLS 결정화 공정용 마스크에 있어서, 슬릿형상의 레이저빔 투과부와, 상기 레이저빔 투과부의 주변부를 이루는 레이저빔 차단부로 각각 이루어진 제 1 내지 제 4 블럭을 포함하며, 서로 이웃하는 레이저빔 투과부는 서로 다른 폭(width)을 가지는 것을 특징으로 하는 SLS 결정화 공정용 마스크를 제공함으로써, 결정질 실리콘의 그레인 피치를 효과적으로 넓힐 수 있어, 스위칭 소자 제조시 디펙트 영역을 감소시킴으로써 스위칭 소자의 특성을 향상시킬 수 있는 효과를 가진다.

Description

순차측면고상 결정화 기술을 이용한 비정질 실리콘의 결정화 방법{Method of Solidification for Amorphous Silicon using a Sequential Lateral Solidification Crystallization Technology}
본 발명은 비정질 실리콘층의 결정화 방법에 관한 것이며, 특히 완전 용융 영역대의 에너지를 이용하여 실리콘을 측면고상결정화 방식으로 결정화시키는 공정으로 정의되는 SLS(Sequential Lateral Solidification) 결정화 공정을 이용한 비정질 실리콘의 결정화 방법에 관한 것이다.
상기 SLS 결정화 공정은, 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용하여 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)을 통해 소개되었고, 상기 SLS 결정화 기술에서는, 레이저 에너지 크기와 레이저빔의 조사범위 및 그 이동거리(translation distance)를 적절하여 조절하여, 실리콘 결정립을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있는 것을 특징으로 한다.
이하, 도 1은 일반적인 SLS 결정화 공정용 마스크에 대한 평면도이다.
도시한 바와 같이, 제 1 폭(w1)을 가지는 다수 개의 슬릿 형상의 레이저빔 투과부(10)와 제 2 폭(w2)을 가지는 레이저빔 차단부(12 ; space)가 서로 번갈아가며 배치되어 있다.
상기 슬릿(10)이 가지는 제 1 폭(w1)은, 실질적으로 레이저빔이 기판에 조사되는 빔폭에 해당되며, 한 예로 2 ~ 3 ㎛의 범위에서 선택될 수 있다. 전술한 레이저빔은 펄스(pulse) 형태로 조사되고, 레이저 펄스의 수명(pulse duration time)은 수십 ns(nano second)로서, 이때 슬릿(10)과 대응된 위치의 비정질 실리콘은 완전히 용융된다.
도 2a, 2b는 일반적인 SLS 결정화 공정을 단계별로 나타낸 단면도이고, 도 3a, 3b는 상기 도 2a, 2b 공정을 거쳐 형성된 결정질 실리콘에 대한 단면도로서, 도 3a는 중앙부에 핵생성부를 가지는 실리콘층에 대한 것이고, 도 3b는 중앙부에 별도의 핵생성부를 가지지 않는 실리콘층에 대한 것이다.
도 2a 단계는, 기판(20) 상에 버퍼층(22), 실리콘층(24)이 차례대로 형성되어 있고, 상기 도 1에서 제시한 마스크를 이용한 레이저빔 조사에 의해 실리콘층(24)은 완전용융 영역(i), 완전용융 영역(i) 양측의 비정질 영역(ii)으로 이루어진다.
이 단계에서는, 실리콘층(24)의 완전 용융처리에 의해 측면으로부터 재응고가 일어나고, 이러한 재응고 과정은 수백 ns 정도의 시간동안 진행된다. 상기 완전용융 영역(i)과 접하는 비정질 영역(ii)은 일종의 결정화용 씨드 역할을 하게 된다.
다음 도 2b 단계는, 완전용융 영역(i)과 접하는 비정질 영역(ii)의 실리콘 물질이 씨드(seed)로 작용하여, 실리콘 물질을 도면의 화살표 방향으로 측면 성장(lateral growth)시키는 단계이다.
본 단계에서, 레이저빔폭이 측면 성장 길이의 2배보다 크게 되면, 도 3a에서와 같이 중심부에 핵생성부(iii ; nucleation)가 형성되고, 레이저빔폭이 측면 성장 길이의 2배보다 크면, 도 3b에서와 같이 중심부에서 별도의 핵생성부없이 일종의 경계부(iv)만이 존재한다.
이하, 도 4a, 4b는 상기 도 3a, 3b에서 제시한 결정질 실리콘의 단면 구조를 가지는 하나의 결정화 단위 영역에 대한 평면도로서, 단일 레이저 샷 조사에 의해 결정화처리된 기판을 도시하였다.
도 4a는 상기 도 3a의 결정화 단면구조를 포함하는 도면으로서, 도시한 바와 같이 하나의 결정화 단위 영역(v)을 기준으로 중앙에 핵생성부(vi)가 위치하고, 핵생성부(vi)를 기준으로 양쪽에는 제 1, 2 결정화 영역(viia, viib)이 위치한다. 상기 제 1, 2 결정화 영역(viia, viib)에는 다수 개의 그레인(30)과 그레인(30)간 경계부에 위치하는 서브 그레인 바운더리(32)로 이루어진다.
그리고, 제 1, 2 결정화 영역(viia, viib)의 외측부에는 결정화 에너지의 잉여열에 의해 형성된 미세 결정부(viii)가 위치한다.
도 4b에서는, 하나의 결정화 단위 영역(ix)에는 중앙부의 그레인 바운더리(42)를 기준으로 서로 양분되게 위치하는 제 1, 2 결정화 영역(xa, xb)으로 이루어진다.
이때, 상기 도 4a의 그레인(30)의 피치(pitch)를 제 1 피치(p1)로 정의하고, 본 도면의 그레인(40)의 피치를 제 2 피치(p2)로 정의할 경우, 제 1 피치(p1)값이 제 2 피치(p2)값보다 큰 값을 가지는 것을 특징으로 한다.
좀 더 상세히 설명하면, SLS 결정화 공정에서는 각각의 그레인 들의 성장속도 차이 및 기타 이유에 의해 주로 서브 그레인 바운더리에서 디펙트(defect) 영역이 발생된다. 즉, 그레인 피치가 커질수록 디펙트 영역이 작아지는 관계를 갖게 된다. 또한, 그레인 피치가 넓더라도 중앙부에 핵생성부가 존재하게 되면 스위칭 소자 재료로 이용하기 어려운 문제점이 있었다.
최근에는 제품의 수율과 관련하여, 하나의 결정화 단위 영역에 여러번의 레이저 샷을 조사하는 방식으로 결정 특성 및 결정화 공정 시간을 단축할 수 있는 멀티-샷 공정이 주목받고 있다.
도 5a 내지 5d는 기존의 멀티-샷(multi-shot) 결정화 공정용 마스크에 대한 평면도로서, 스트라이프 타입(stripe type)을 일 예로 하여 하나의 결정화 단위 영역에 조사되는 레이저 샷 수를 중심으로 도시하였고, 도 6a 내지 6d는 상기 도 5a 내지 5d에 따른 마스크를 이용하여 결정화처리된 기판 영역을 순서대로 나타낸 평면도이다.
도 5a에서는, 제 1 위치 상의 기판에 제 1 레이저 샷을 조사하기 위한 레이저빔 투과부(52)와 레이저빔 차단부(54)가 번갈아가며 위치하는 마스크(50)가 배치되어 있고, 도 5b 내지 5d는, 상기 도 5a와 동일한 제 1 위치 상의 기판에 제 2 내지 4 레이저 샷을 조사하기 위해 마스크(50)를 -Y 방향으로 소정의 전이거리(translation distance)만큼 이동시켜 각각 배치한 도면이다.
즉, 도 5a 내지 5d에 따른 레이저빔 투과부(52)의 폭(ww1)은 레이저빔 차단부(54)의 폭(ww2)보다 작은 값을 가지며, 일정한 전이거리(xi)로 이동된 배치구조를 가지는 것을 특징으로 한다.
상기 5a 내지 5d에 따른 투과부의 폭은 실리콘의 측면 성장 길이의 2배보다 짧은 값을 가짐에 따라, 레이저빔 투과부(52)와 대응된 기판 영역은 완전용융된 다음, 측면고상 결정화 방식으로 결정화가 진행된다.
도 6a 내지 6d는 상기 5a 내지 5d에 각각 따른 마스크 패턴과 배치된 하나의 결정화 단위 영역(xii)의 결정화 상태를 레이저 샷 조사수에 따라 순서대로 나타낸 도면으로서, 도 6a에서는 제 1 레이저 샷에 의해 다수 개의 그레인(60) 및 서브 그레인 바운더리(62)로 이루어진 제 1, 2 결정화 영역(xiiia, xiiib)과, 제 1, 2 결정화 영역(xiiia, xiiib)의 경계부에 위치하는 제 1 그레인 바운더리(64)로 이루어진다. 그리고, 도 6b에서는 상기 제 2 결정화 영역(상기 도 6a의 xiiib)과 중첩되는 영역에서의 제 2 레이저 샷을 조사하여(이 단계에서, 상기 도 5b에 따른 마스크 패턴이 이용된다.), 제 2 결정화 영역(xiiib)의 그레인(60)을 씨드로 이용하여 측면 성장 방식으로 그레인 사이즈를 늘리고, 이 단계에서는 또 하나의 측면부에서 제3 결정화 영역(xiiic)이 형성되고, 제 2, 3 결정화 영역(xiiib, xiiic)의 경계부에서는 제 2 그레인 바운더리(66)가 형성된다.
다음, 도 6c에서는, 상기 제 3 결정화 영역(상기 도 6b의 xiiic)과 일정간격 중첩되는 영역에 제 3 레이저 샷을 조사하여(이 단계에서, 상기 도 5c에 따른 마스크 패턴이 이용된다.), 제 3 결정화 영역(xiiic)의 그레인(60)을 씨드로 이용한 측면 성장 방식에 의해 그레인 사이즈를 늘리고, 이 단계에서는 또 하나의 측면부에서 제 4 결정화 영역(xiiid)이 형성되고, 제 3, 4 결정화 영역(xiiic, xiiid)의 경계부에서는 제 3 그레인 바운더리(68)가 형성된다.
그리고, 도 6d에서는, 상기 제 4 결정화 영역(xiiid)과 일정간격 중첩되는 영역에 제 4 레이저 샷을 조사하여(이 단계에서, 상기 도 5d에 따른 마스크 패턴이 이용된다.), 제 4 결정화 영역(xiiid)의 그레인(60)을 씨드로 이용한 측면 성장 방식에 의해 그레인 사이즈를 늘리고, 이 단계에서는 또 하나의 측면부에서 제 5 결정화 영역(xiiie)이 형성되고, 제 4, 5 결정화 영역(xiiid, xiiie)의 경계부에서는 제 4 그레인 바운더리(70)가 형성된다.
이와 같이, 기존의 멀티 샷 결정화 공정에 의하면, 결정화 단위 영역을 넓게 형성할 수 있어 공정 효율을 높일 수 있는 장점을 가지지만, 결정화 영역간 경계부에 핵생성부가 발생되는 것을 방지하기 위해 레이저빔폭을 작게 해야 하므로, 그레인 피치(p')가 작게되고 이에 따라, 디펙트 영역이 많아지는 문제점이 있었다.
상기 문제점을 해결하기 위하여, 본 발명에서는 그레인 피치를 넓혀 스위칭 소자 제조시 디펙트 영역을 줄임으로써 스위칭 소자 특성을 향상시킬 수 있는 SLS 결정화 공정을 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 SLS 결정화 공정 특성 상 레이저빔폭에 따라 그레인 피치가 달라지는 점을 이용하여, 세로 방향으로 동일한 폭을 가지는 다수의 슬릿패턴을 포함하는 블럭을 가로방향으로 다수개 구성하며 이때, 이웃한 각 블럭간의 슬릿폭이 다르도록 패턴된 마스크를 제공하고자 한다.
상기 목적을 달성하기 위하여, 실리콘 물질을 완전 용융시키는 에너지 밀도를 이용하여, 상기 실리콘 물질을 측면고상 결정화시키는 SLS 결정화 공정용 마스크에 있어서, 가로 방향으로 순차 구성되고 각각은 이격된 다수의 슬릿형상 투과부를 포함하는 제 1 내지 제 4 블록을 포함하며, 상기 제 1 및 제 3 블록은 W1의 세로폭을 가지는 슬릿형상의 레이저빔 투과부가 세로로 나열된 형상이고, 상기 제 2 및 제 4 블록은 W2(<W1)의 세로폭을 가지는 레이저빔 투과부가 세로로 나열된 형상이며, 상기 제 3 및 제 4 블럭에 포함된 슬릿은 상기 제 1 및 제 2 블럭에 속하는 슬릿의 사이 영역에 위치하도록 구성된 것을 특징으로 하는 SLS 결정화 공정용 마스크를 제공한다.
상기 마스크의 블럭과 대응되는 실리콘 영역은 하나의 결정화 단위 영역을 이루며, 상기 하나의 결정화 단위 영역을 기준으로 4번의 레이저 샷이 조사되고, 상기 하나의 결정화 단위 영역은, 상기 제 1 블럭과 대응된 상태에서 첫번째 레이저 샷이 조사되며, 이러한 순서대로 제 2 내지 제 4 레이저 샷이 차례대로 조사되고, 상기 제 1 블럭의 레이저빔 투과부의 폭은, 상기 제 1 블럭과 이웃하는 영역에 위치하는 제 2 블럭의 레이저빔 투과부의 폭보다 큰 값을 가지고, 상기 제 2 블럭의 레이저빔 투과부는 제 1 블럭의 레이저빔 투과부의 중앙부와 평행한 위치에 배치되는 것을 특징으로 한다.
상기 제 1 블럭의 레이저빔 투과부의 폭은, 상기 실리콘 물질의 측면성장 길이의 2배보다 큰 값을 가지고, 상기 제 2 블럭의 레이저빔 투과부의 폭은, 상기 실리콘 물질의 측면성장 길이의 2배보다 작은 값을 가지고, 상기 제 1 블럭의 레이저빔 차단부의 폭은, 상기 제 2 블럭의 레이저빔 차단부의 폭보다 작은 값을 가지며, 상기 제 3 블럭의 레이저빔 투과부 및 레이저빔 차단부의 폭은, 상기 제 1 블럭의 레이저빔 투과부 및 레이저빔 차단부의 폭과 동일한 값을 가지며, 상기 제 3 블럭의 레이저빔 투과부는 상기 제 1 블럭의 레이저빔 차단부와 평행한 위치에서, 이웃하는 제 1 블럭의 레이저빔 투과부의 외측과 중첩되는 위치와 평행하게 배치되고, 상기 제 4 블럭의 레이저빔 투과부 및 레이저빔 차단부의 폭은, 상기 제 2 블럭의 레이저빔 투과부 및 레이저빔 차단부의 폭과 동일한 값을 가지며, 상기 제 4 블럭의 레이저빔 투과부는 상기 제 3 블럭의 레이저빔 투과부의 중앙부와 평행한 위치에 배치되는 것을 특징으로 한다.
상기 제 1 블럭의 레이저빔 차단부의 폭은 투과부의 1/4에 해당하는 값을 가지고, 상기 제 1 블럭의 레이저빔 투과부의 폭은 3.5 ~ 4.0 ㎛의 범위에서 선택되며, 상기 제 2 블럭의 레이저빔 투과부의 폭은 2.0 ~ 2.5 ㎛의 범위에서 선택되는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 가로 방향으로 순차 구성되고 각각은 이격된 다수의 슬릿형상 투과부를 포함하는 제 1 내지 제 4 블록을 포함하며, 상기 제 1 및 제 3 블록은 W1의 세로폭을 가지는 슬릿형상의 레이저빔 투과부가 세로로 나열된 형상이고, 상기 제 2 및 제 4 블록은 W2(<W1)의 세로폭을 가지는 레이저빔 투과부가 세로로 나열된 형상이며, 상기 제 3 및 제 4 블럭에 포함된 슬릿은 상기 제 1 및 제 2 블럭에 속하는 슬릿의 사이 영역에 위치하도록 구성된 마스크를 구비하는 단계와; 비정질 상태의 실리콘층이 형성된 기판을 구비하는 단계와; 상기 마스크의 하나의 블럭과 대응된 기판 영역을 결정화 단위 영역으로 하여, 실리콘 물질을 완전 용융시키는 에너지 밀도를 가지는 레이저 샷인 제 1 레이저 샷을 기판에 조사하여, 상기 제 1 블럭과 대응된 기판 영역에 다수 개의 그레인과 서브 그레인 바운더리로 이루어지는 제 1, 2 결정화 영역과, 상기 제 1, 2 결정화 영역 경계부에 위치하는 제 1 핵생성부를 형성하는 단계와; 상기 제 1 블럭에 의해 결정화된 단위 영역의 중앙부와 대응되게 제 2 블럭을 배치한 다음, 제 2 레이저 샷의 조사에 의해 상기 핵생성부를 재결정화하여, 상기 제 1, 2 결정화 영역의 그레인 사이즈를 증가시키고, 상기 제 1, 2 결정화 영역의 경계부에 제 1 그레인 바운더리를 형성하는 단계와; 상기 실리콘층의 비정질 영역 및 상기 제 1, 2 결정화 영역의 측면부와 중첩되는 영역과 상기 마스크의 제 3 블럭을 대응되게 배치한 다음, 제 3 레이저 샷의 조사에 의해, 상기 제 1, 2 결정화 영역의 그레인을 측면 성장시키고, 상기 제 1, 2 결정화 영역의 경계부에 제 2 핵생성부를 형성하는 단계와; 상기 제 2 핵생성부와 중첩되는 위치에, 상기 마스크의 제 4 블럭을 대응되게 배치하여, 상기 제 2 핵생성부의 재결정화를 통해, 상기 제 1, 2 결정화 영역의 그레인 사이즈를 증가시키고, 상기 제 1, 2 결정화 영역의 경계부에 제 2 그레인 바운더리를 형성하는 단계를 포함하는 SLS 결정화 공정을 제공한다.
상기 제 1 내지 제 4 블럭의 레이저빔 투과부와 대응된 기판 영역은 완전 용융 영역을 이루고, 상기 제 1 블럭의 레이저빔 투과부의 폭은, 상기 제 2 블럭의 레이저빔 투과부의 폭보다 큰 값을 가지며, 상기 제 3 블럭의 레이저빔 투과부의 폭은, 상기 제 4 블럭의 레이저빔 투과부의 폭보다 큰 값을 가지는 것을 특징으로 한다.
상기 제 1, 3 블럭은 서로 동일한 레이저빔 투과부 및 레이저빔 차단부를 가지고, 상기 제 2, 4 블럭은 서로 동일한 레이저빔 투과부 및 레이저빔 차단부를 가지며, 상기 제 1, 3 블럭의 레이저빔 투과부의 폭은 실리콘 물질의 측면 성장 길이의 2배보다 큰 값을 가지는 것을 특징으로 한다.
상기 제 1, 3 블럭의 레이저빔 투과부의 폭은 실리콘 물질의 측면 성장 길이의 2배보다 큰 값을 가지고, 상기 제 2, 4 블럭의 레이저빔 투과부의 폭은 실리콘 물질의 측면 성장 길이의 2배보다 작은 값을 가지며, 상기 제 2, 4 블럭의 레이저빔 투과부는, 상기 제 1, 3 블럭의 레이저빔 투과부의 중앙부와 평행한 위치에 배치되는 것을 특징으로 한다.
본 발명의 제 3 특징에서는, 상기 제 2 특징에 따른 SLS 결정화 공정에 의해 형성된 결정질 실리콘 물질로 이루어진 반도체층과; 상기 반도체층 상부의 활성 영역에 차례대로 형성된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 덮는 기판 전면에 위치하며, 상기 소스 영역과 드레인 영역을 일부 노출시키는 제 1, 2 콘택홀을 가지는 층간 절연막과; 상기 층간 절연막 상부에서, 상기 제 1, 2 콘택홀을 통해 반도체층의 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극을 포함하는 스위칭 소자를 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
도 7은 본 발명의 제 1 실시예에 따른 SLS 결정화 공정용 마스크에 대한 평면도로서, 4-샷 공정용 마스크를 일 예로 하여 설명한다.
도시한 바와 같이, 제 1 내지 제 4 블럭(I,II, III, IV ; block)으로 나뉘어지고, 블럭별로 레이저빔 투과부(110 ; 이하, 투과부로 약칭함)와 레이저빔 차단부(112 ; 이하, 차단부로 약칭함)가 번갈아 배치되어 있으며, 제 1, 3 블럭(I, III)은 서로 동일한 폭의 투과부(110a, 110c) 및 차단부(112a, 112c)로 이루어지고, 제 3 블럭(III)의 투과부(110c)는 제 1 블럭(I)의 차단부(112a)와 평행한 위치에 배치되는데, 이때 제 1, 3 블럭(I, III)에서는 투과부(110a, 110c)의 폭(w1, w3)이 차단부(112a, 112c)의 폭(w11, w33)보다 큰값을 가지고 있어, 제 3 블럭(III)의 투과부(110c)는 제 1 블럭(I)의 투과부(110a)의 끝단과 일정간격 나란하게 위치하는 것을 특징으로 한다.
한 예로, 상기 제 1, 3 블럭(I, III)에서, 차단부(112a, 112c)의 폭(w11, w33)은 투과부(110a, 110c)의 폭(w1, w3)보다 대략 1/4 정도로 설정할 수 있다.
그리고, 제 2, 4 블럭(II, IV)은 서로 동일한 폭의 투과부(110b, 110d) 및 차단부(112b, 112d)로 이루어지고, 제 2 블럭(II)의 투과부(110b)는 제 1 블럭(I)의 투과부(110a)의 중심부와 평행한 위치에, 제 4 블럭(IV)의 투과부(110d)는 제 3 블럭(III)의 투과부(110c)의 중심부와 평행한 위치에 배치되는 것을 특징으로 하고, 이때 제 2, 4 블럭(II, IV)의 투과부(110b, 110d)의 폭(w2, w4)은 실리콘의 측면 성장 길이의 2배보다 작은 값을 가짐에 따라, 전술한 제 1, 3 블럭(I, III)의 투과부(110a, 110c)보다 작은 폭을 가지는 것을 특징으로 하며, 이에 따라 상기 제 2, 4 블럭(II, IV)에서는 차단부(112b, 112d)의 폭(w22, w44)이 투과부(110b, 110d)의 폭(w2, w4)보다 큰 값을 가지는 것을 특징으로 한다.
한 예로, 상기 제 1, 3 블럭(I, III)의 투과부(110a, 110c) 폭(w1, w3)은 3.5 ~ 4.0 ㎛의 범위에서 선택될 수 있고, 상기 제 2, 4 블럭(II, IV)의 투과부(110b, 110d) 폭(w2, w4)은 2.0 ~ 2.5 ㎛의 범위에서 선택될 수 있다.
도면 상에서는, 제 1 내지 4 블럭(I,II, III, IV)간에 일정간격 이격되게 배치되어 있으나, 블럭 간 투과부가 연속적으로 이어져 배치된 구조로 가능하다.
또한, 상기 제 1 내지 제 4 블럭(I,II, III, IV) 각각의 차단부(112a, 112b, 112c, 112d)는 실질적으로 일체형 패턴에 해당된다. 그리고, 상기 마스크의 블럭 단위로 하나의 결정화 단위 영역과 대응되게 되어, 하나의 결정화 단위 영역은 순서대로 제 1 내지 제 4 블럭(I,II, III, IV)과 배치된 상태에서, 4-샷에 의한 결정화 공정을 거치게 된다.
즉, 본 실시예에서는 그레인 피치가 향상된 결정질 실리콘 물질을 제공하기 위하여, 멀티 샷 공정용 마스크를 이용하여 결정화 공정을 진행하며, 특히 블럭 단위로 서로 다른 빔폭을 유도하는 마스크를 이용하는 것을 특징으로 한다.
이때, 정확한 빔폭은 레이저 에너지 밀도와 결정화 장비의 광학계 해상도와 밀접한 관계가 있으므로, 장비 특성에 맞게 설계를 하는 것이 중요하다.
-- 제 2 실시예 --
도 8은 본 발명의 제 2 실시예에 따른 SLS 결정화 장비에 대한 개략적인 도면으로서, 레이저 어닐링(laser annealing) 장비를 일 예로 하여 도시하였다.
실리콘 박막을 결정화하기 위한 한 방법으로 SLS 기술을 사용하기 위해서는 레이저빔을 소정형상으로 패터닝하고, 패터닝된 레이저빔을 실리콘 박막에 연속적으로 조사한다. 이를 위하여, 도시한 바와 같이, 레이저 광원(210)에서 가공되지 않은 채로 방출된 초기 레이저빔을 어테뉴에이터(212 ; attenuator), 호모제나이저(214 ; homogenizer), 필드렌즈(216 ; field lens)를 통과시켜 에너지를 조절하고, 집속시킨다. 이 후에, 레이저빔을 레이저빔 패턴 마스크(218 ; beam pattern mask)에 통과시켜 소정형상으로 패터닝한다.
이와 같이, 패터닝된 레이저빔을 오브젝트 렌즈(220 ; object lens)에 통과시킨 후, 프로세서 체임버(222 ; process chamber) 내부의 이동 스테이지(224 ; translation stage) 상에 위치한 실리콘 박막(226)에 조사한다. 액정표시장치에서는 실리콘 박막이 기판 상부에 형성되므로, 이하에서는 실리콘 기판으로 통칭한다. 미설명 도면부호 "228", "230", "232"는 레이저광의 경로를 조절하는 미러(mirror)를 나타낸다.
이하, 전술한 SLS 결정화 장비를 이용한 결정화 공정에 대해서, 하나의 결정화 단위 영역을 기준으로 한 결정화 공정용 마스크 및 이를 이용한 해당 기판 영역에서의 결정화 상태를 나타낸 도면을 통해 좀 더 상세히 설명한다.
도 9a 내지 9d, 도 10a 내지 10d는 본 발명의 제 2 실시예에 따른 4-샷 SLS 결정화 공정에 도면으로서, 하나의 결정화 단위 영역을 기준으로 레이저 샷 조사 순서대로 나타낸 도면으로서, 도 9a 내지 9d는 4-샷 결정화 공정용 마스크에 대한 도면으로서 하나의 정해진 위치에서 레이저 샷이 조사되는 블럭단위 마스크 패턴을 중심으로 도시하였고, 도 10a 내지 10d는 상기 도 9a 내지 9d에 따른 블럭단위 마스크를 이용하여 하나의 결정화 단위 영역을 기준으로 한 4-샷 공정으로 결정화처리된 기판에 대한 도면이다.
도 9a에서는, 제 1 위치 상의 기판에 제 1 레이저 샷을 조사하기 위한 마스크(250)의 제 1 블럭(I)의 패턴 구조를 나타낸 것으로, 마스크(250)의 차단부(252) 내에는 제 1 폭(W1)을 가지는 제 1 투과부(254)가 제 1 이격거리(W11)를 두고 다수 개 배치되어 있다. 상기 제 1 폭(W1)은 실리콘의 측면성장 길이 2배보다 큰 값을 가지는 것을 특징으로 한다.
그리고, 상기 마스크(250)의 제 1 블럭(I)과 대응되게 배치된 기판(270)의 하나의 결정화 단위 영역(V)은, 도 10a에서는 같이 다수 개의 그레인(272)과, 그레인(272) 간에 위치하는 서브 그레인 바운더리(274)로 이루어진 제 1, 2 결정화 영역(VIa, VIb)과, 상기 제 1, 2 결정화 영역(VIa, VIb)의 경계부에 위치하는 제 1 핵생성부(VIIa)와, 상기 제 1, 2 결정화 영역(VIa, VIb)의 또 다른 가장자리부에서 결정화 에너지의 잉여열로 형성된 미세 결정부(VIII)와, 그외 비정질 상태의 실리콘 물질층(276)으로 이루어진다.
도 9b에서는, 상기 제 1 위치 상의 기판에 제 2 레이저 샷을 조사시키기 위한 마스크(250)의 제 2 블럭(II)의 패턴 구조를 나타낸 것으로, 도면 상에서 상기 도 9a에 따른 마스크(250)를 왼쪽으로(-X 방향) 일정간격 이동시켜, 차단부(252) 내에는 실리콘의 측면 성장 길이의 2배보다 작은 값을 가지는 제 2 폭(W2)을 가지고, 상기 제 1 투과부(254)에 의해 결정화된 영역의 중심부와 중첩되게 위치하는 제 2 투과부(256)가 위치한다.
이러한 마스크 패턴을 이용한 제 2 레이저 샷 공정에 의하면, 도 10b와 같이 상기 제 2 투과부(상기 도 9b의 256)와 중첩되는 제 1 핵생성부(상기 10a의 VIIa)에서 재결정화가 이루어져, 전술한 그레인(272) 들이 씨드로 작용하여 상기 그레인(272)의 측면 성장을 유도하여, 전술한 제 1 핵생성부(상기 10a의 VIIa)가 제거되고, 해당 영역에 제 1 그레인 바운더리(278)가 형성된다.
도 9c는, 제 1 위치 상의 기판에 제 3 레이저 샷을 조사시키기 위한 마스크(250)의 제 3 블럭(III)의 패턴 구조를 나타낸 것으로, 도면 상에서 마스크(250)를 왼쪽으로(-X 방향) 이동시켜, 차단부(252) 내에 상기 도 9a의 제 1 투과부(254)와 동일한 폭인 제 3 폭(W3)을 가지며, 상기 제 1 투과부(254)들 간의 이격구간에 제 3 투과부(258)가 제 3 이격거리(w33)를 두고 다수 개 배치되어 있다.
상기 도 9c에 따른 패턴 구조를 가지는 마스크에 의한 제 3 레이저 샷 공정에 따르면, 도 10c 에서와 같이, 전술한 비정질 실리콘 상태의 실리콘 영역(도 10a의 276)은 제 1, 2 결정화 영역(VIa, VIb)의 그레인(272)을 일종의 씨드로 이용하여 그레인(272) 사이즈가 증가되고, 공정 완료후에 제 3 투과부(상기 도 9c의 258)의 중앙부에 대응되는 영역에서 제 2 핵생성부(VIIb)를 가진다.
도 9d에서는, 상기 제 1 위치 상의 기판에 제 4 레이저 샷을 조사시키기 위한 마스크(250)의 제 4 블럭(IV)의 패턴 구조를 나타낸 것으로, 차단부(252) 내에 제 2 투과부(256)와 동일한 폭인 제 4 폭(W4)을 가지며, 상기 제 3 투과부(258)의 중앙부에 중첩되는 위치에 제 4 투과부(260)가 제 4 이격거리(W44)를 두고 다수 개 배치되어 있다.
이러한 패턴 구조를 가지는 마스크(250)를 이용한 제 4 레이저 샷 공정에 의하면, 도 10d에서와 같이 하나의 결정화 단위 영역(V)에서는 전술한 제 2 핵생성부(상기 10c의 VIIb)의 재결정화에 의해 그레인(272)의 화살표 방향으로의 측면 성장에 의해 사이즈가 증가되어, 제 2 핵생성부 영역(상기 10c의 VIIb)은 제 2 그레인 바운더리(280)로 된다.
이와 같이, 본 실시예에 따른 4-샷 공정용 마스크 패턴을 이용한 SLS 결정화 공정에 의하면, 최종 결정화 공정 후 그레인 피치가 기존의 결정화 공정에 따른 그레인 피치보다 넓힐 수 있기 때문에, 이러한 결정질 실리콘을 재료로 하는 스위칭 소자의 특성을 개선할 수 있다.
한 예로, 본 실시예에 따른 마스크 패턴 구조를 이용한 4-샷 공정에 의하면, 기존보다 그레인 피치가 넓어진 결정질 실리콘을 재료로 하여 소자 특성이 향상된 스위칭 소자를 제공할 수 있다. -- 제 3 실시예 --
삭제
도 11은 본 발명의 제 3 실시예에 따른 SLS 결정화 공정에 따라 형성된 결정질 실리콘을 반도체 물질로 이용한 스위칭 소자에 대한 단면도이다.
도시한 바와 같이, 기판(310) 상에 버퍼층(312)이 형성되어 있고, 버퍼층(312) 상부에는 결정질 실리콘 물질로 이루어지며, 활성 영역(IX)과, 활성 영역(IX)의 양 주변부를 이루는 소스 영역(X) 및 드레인 영역(XI)으로 이루어진 반도체층(314)이 형성되어 있고, 반도체층(314) 상부의 활성 영역(IX)에는 게이트 절연막(316) 및 게이트 전극(318)이 차례대로 형성되어 있으며, 게이트 전극(318)을 덮는 기판 전면에는, 상기 소스 영역(X)과 드레인 영역(XI)을 일부 노출시키는 제 1, 2 콘택홀(320, 322)을 가지는 층간 절연막(324)이 형성되어 있고, 층간 절연막(324) 상부에는 제 1, 2 콘택홀(320, 322)을 통해 반도체층(314)의 소스 영역(X) 및 드레인 영역(XI)과 접촉하는 소스 전극(326) 및 드레인 전극(328)이 형성되어 있으며, 소스 전극(326) 및 드레인 전극(328)을 덮는 기판 전면에는 보호층(330)이 형성되어 있다.
상기 반도체층(314)의 소스 영역(X) 및 드레인 영역(XI)은, n(negative)형 또는 p(positive)형 이온으로 도핑처리된 영역에 해당된다.
상기 반도체층(314)을 이루는 결정질 실리콘 물질은, 상기 제 1, 2 실시예에 따른 비정질 실리콘의 결정화 공정에 따라 형성된 결정질 실리콘 물질에 해당된다.
상기 반도체층(314), 게이트 전극(318), 소스 전극(326) 및 드레인 전극(328)은 스위칭 소자(T)를 이루며, 상기 스위칭 소자(T)는 구동회로부용 스위칭 소자 또는 픽셀 어레이부 스위칭 소자에 해당된다.
본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지에 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이상과 같이, 본 발명에 따른 SLS 결정화 공정에 따르면, 결정질 실리콘의 그레인 피치를 효과적으로 넓힐 수 있어, 스위칭 소자 제조시 디펙트 영역을 감소시킴으로써 스위칭 소자의 특성을 향상시킬 수 있는 효과를 가진다.
도 1은 일반적인 SLS 결정화 공정용 마스크에 대한 평면도.
도 2a, 2b는 일반적인 SLS 결정화 공정을 단계별로 나타낸 단면도이고, 도 3a, 3b는 상기 도 2a, 2b 공정을 거쳐 형성된 결정질 실리콘에 대한 단면도.
도 4a, 4b는 상기 도 3a, 3b에서 제시한 결정질 실리콘의 단면 구조를 가지는 하나의 결정화 단위 영역에 대한 평면도.
도 5a 내지 5d는 기존의 멀티-샷(multi-shot) 결정화 공정용 마스크에 대한 평면도로서, 스트라이프 타입(stripe type)을 일 예로 하여 하나의 결정화 단위 영역에 조사되는 레이저 샷 수를 중심으로 도시하였고, 도 6a 내지 6d는 상기 도 5a 내지 5d에 따른 마스크를 이용하여 결정화처리된 기판 영역을 순서대로 나타낸 평면도.
도 7은 본 발명의 제 1 실시예에 따른 SLS 결정화 공정용 마스크에 대한 평면도.
도 8은 본 발명의 제 2 실시예에 따른 SLS 결정화 장비에 대한 개략적인 도면.
도 9a 내지 9d, 도 10a 내지 10d는 본 발명의 제 2 실시예에 따른 4-샷 SLS 결정화 공정에 도면.
도 11은 본 발명의 제 3 실시예에 따른 SLS 결정화 공정에 따라 형성된 결정질 실리콘을 반도체 물질로 이용한 스위칭 소자에 대한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 투과부
110a, 110b, 110c, 110d : 제 1 내지 제 4 블럭의 투과부
112 : 차단부
112a, 112b, 112c, 112d : 제 1 내지 제 4 블럭의 차단부
I, II, III, IV : 제 1 내지 제 4 블럭
wl, w2, w3, w4 : 제 1 내지 제 4 블럭의 투과부의 폭
w11, w22, w33, w44 : 제 1 내지 제 4 블럭의 차단부의 폭

Claims (22)

  1. 실리콘 물질을 완전 용융시키는 에너지 밀도를 이용하여, 상기 실리콘 물질을 측면고상 결정화시키과 투과부와 차단부로 구성되는 SLS 결정화 공정용 마스크에 있어서,
    가로 방향으로 순차 구성되고 각각은 이격된 다수의 슬릿형상 투과부를 포함하는 제 1 내지 제 4 블록을 포함하며,
    상기 제 1 및 제 3 블록은 W1의 세로폭을 가지는 슬릿형상의 레이저빔 투과부가 세로로 나열된 형상이고, 상기 제 2 및 제 4 블록은 W2(<W1)의 세로폭을 가지는 레이저빔 투과부가 세로로 나열된 형상이며, 상기 제 3 및 제 4 블럭에 포함된 슬릿은 상기 제 1 및 제 2 블럭에 속하는 슬릿의 사이 영역에 위치하도록 구성된 것을 특징으로 하는 SLS 결정화 공정용 마스크.
  2. 제 1 항에 있어서,
    상기 마스크의 블럭과 대응되는 실리콘 영역은 하나의 결정화 단위 영역을 이루며, 상기 하나의 결정화 단위 영역을 기준으로 4번의 레이저 샷이 조사되는 SLS 결정화 공정용 마스크.
  3. 제 1 항에 있어서,
    상기 하나의 결정화 단위 영역은, 상기 제 1 블럭과 대응된 상태에서 첫번째 레이저 샷이 조사되며, 이러한 순서대로 제 2 내지 제 4 레이저 샷이 차례대로 조사되는 SLS 결정화 공정용 마스크.
  4. 제 1 항에 있어서,
    상기 제 2 블럭에 속하는 슬릿은 상기 제 1 블럭에 속하는 슬릿과 동일선상에 위치하고, 상기 제 4 블럭에 속하는 슬릿은 상기 제 3 블럭에 속하는 슬릿과 동일 선상에 위치하도록 구성된 것을 특징으로 하는 SLS 결정화 공정용 마스크.
  5. 제 4 항에 있어서,
    상기 제 1 블럭의 레이저빔 투과부의 폭은, 상기 실리콘 물질의 측면성장 길이의 2배보다 큰 값을 가지고, 상기 제 2 블럭의 레이저빔 투과부의 폭은, 상기 실리콘 물질의 측면성장 길이의 2배보다 작은 값을 가지는 SLS 결정화 공정용 마스크.
  6. 제 4 항에 있어서,
    상기 제 1 블럭의 슬릿간 거리(레이저빔 차단부의 폭)는, 상기 제 2 블럭의 슬릿간의 거리(레이저빔 차단부의 폭)보다 작은값을 가지는 SLS 결정화 공정용 마스크.
  7. 삭제
  8. 삭제
  9. 제 4 항에 있어서,
    상기 제 1 블럭의 레이저빔 차단부의 폭은 투과부의 1/4에 해당하는 값을 가지는 SLS 결정화 공정용 마스크.
  10. 제 4 항에 있어서,
    상기 제 1 블럭의 레이저빔 투과부의 폭은 3.5 ~ 4.0 ㎛의 범위에서 선택되는 SLS 결정화 공정용 마스크.
  11. 제 4 항에 있어서,
    상기 제 2 블럭의 레이저빔 투과부의 폭은 2.0 ~ 2.5 ㎛의 범위에서 선택되는 SLS 결정화 공정용 마스크.
  12. 가로 방향으로 순차 구성되고 각각은 이격된 다수의 슬릿형상 투과부를 포함하는 제 1 내지 제 4 블록을 포함하며, 상기 제 1 및 제 3 블록은 W1의 세로폭을 가지는 슬릿형상의 레이저빔 투과부가 세로로 나열된 형상이고, 상기 제 2 및 제 4 블록은 W2(<W1)의 세로폭을 가지는 레이저빔 투과부가 세로로 나열된 형상이며, 상기 제 3 및 제 4 블럭에 포함된 슬릿은 상기 제 1 및 제 2 블럭에 속하는 슬릿의 사이 영역에 위치하도록 구성된 마스크를 준비하는 단계와;
    비정질 상태의 실리콘층이 형성된 기판을 구비하는 단계와;
    상기 마스크의 하나의 블럭과 대응된 기판 영역을 결정화 단위 영역으로 하여, 실리콘 물질을 완전 용융시키는 에너지 밀도를 가지는 레이저 샷인 제 1 레이저 샷을 기판에 조사하여, 상기 제 1 블럭과 대응된 기판 영역에 다수 개의 그레인과 서브 그레인 바운더리로 이루어지는 제 1, 2 결정화 영역과, 상기 제 1, 2 결정화 영역 경계부에 위치하는 제 1 핵생성부를 형성하는 단계와;
    상기 제 1 블럭에 의해 결정화된 단위 영역의 중앙부와 대응되게 제 2 블럭을 배치한 다음, 제 2 레이저 샷의 조사에 의해 상기 핵생성부를 재결정화하여, 상기 제 1, 2 결정화 영역의 그레인 사이즈를 증가시키고, 상기 제 1, 2 결정화 영역의 경계부에 제 1 그레인 바운더리를 형성하는 단계와;
    상기 실리콘층의 비정질 영역 및 상기 제 1, 2 결정화 영역의 측면부와 중첩되는 영역과 상기 마스크의 제 3 블럭을 대응되게 배치한 다음, 제 3 레이저 샷의 조사에 의해, 상기 제 1, 2 결정화 영역의 그레인을 측면 성장시키고, 상기 제 1, 2 결정화 영역의 경계부에 제 2 핵생성부를 형성하는 단계와;
    상기 제 2 핵생성부와 중첩되는 위치에, 상기 마스크의 제 4 블럭을 대응되게 배치하여, 상기 제 2 핵생성부의 재결정화를 통해, 상기 제 1, 2 결정화 영역의 그레인 사이즈를 증가시키고, 상기 제 1, 2 결정화 영역의 경계부에 제 2 그레인 바운더리를 형성하는 단계
    를 포함하는 SLS 결정화 공정.
  13. 제 12 항에 있어서,
    상기 제 1 내지 제 4 블럭의 레이저빔 투과부와 대응된 기판 영역은 완전 용융 영역을 이루는 SLS 결정화 공정.
  14. 제 12 항에 있어서,
    상기 제 2 블럭에 속하는 슬릿은 상기 제 1 블럭에 속하는 슬릿과 동일선상에 위치하고, 상기 제 4 블럭에 속하는 슬릿은 상기 제 3 블럭에 속하는 슬릿과 동일 선상에 위치하도록 구성된 것을 특징으로 하는 SLS 결정화 공정.
  15. 제 14 항에 있어서,
    상기 제 1 블럭및 제 3 블럭의 레이저빔 투과부의 폭은, 상기 실리콘 물질의 측면성장 길이의 2배보다 큰 값을 가지고, 상기 제 2및 제 4 블럭의 레이저빔 투과부의 폭은, 상기 실리콘 물질의 측면성장 길이의 2배보다 작은 값을 가지는 SLS 결정화 공정.
  16. 제 12 항에 있어서,
    상기 제 1 블럭의 슬릿간 거리(레이저빔 차단부의 폭)는, 상기 제 2 블럭의 슬릿간의 거리(레이저빔 차단부의 폭)보다 작은값을 가지는 SLS 결정화 공정용 마스크.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제 12 항에 따른 SLS 결정화 공정에 의해 형성된 결정질 실리콘 물질로 이루어진 반도체층과;
    상기 반도체층 상부의 활성 영역에 차례대로 형성된 게이트 절연막 및 게이트 전극과;
    상기 게이트 전극을 덮는 기판 전면에 위치하며, 상기 소스 영역과 드레인 영역을 일부 노출시키는 제 1, 2 콘택홀을 가지는 층간 절연막과;
    상기 층간 절연막 상부에서, 상기 제 1, 2 콘택홀을 통해 반도체층의 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극
    을 포함하는 스위칭 소자.
KR10-2003-0031811A 2003-05-20 2003-05-20 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법 KR100524080B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0031811A KR100524080B1 (ko) 2003-05-20 2003-05-20 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0031811A KR100524080B1 (ko) 2003-05-20 2003-05-20 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법

Publications (2)

Publication Number Publication Date
KR20040099736A KR20040099736A (ko) 2004-12-02
KR100524080B1 true KR100524080B1 (ko) 2005-10-26

Family

ID=37377230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0031811A KR100524080B1 (ko) 2003-05-20 2003-05-20 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법

Country Status (1)

Country Link
KR (1) KR100524080B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070109127A (ko) 2006-05-09 2007-11-15 삼성전자주식회사 순차적 측면 고상화용 마스크 및 이를 이용한 순차적 측면고상화 방법
CN110153426B (zh) * 2019-06-24 2021-07-27 中国航发动力股份有限公司 一种增材制造件微小孔制造方法

Also Published As

Publication number Publication date
KR20040099736A (ko) 2004-12-02

Similar Documents

Publication Publication Date Title
KR100873927B1 (ko) 기판상의 반도체막 영역의 레이저 결정화 처리를 위한 공정 및 마스크 투영 시스템
US6326286B1 (en) Method for crystallizing amorphous silicon layer
KR100671212B1 (ko) 폴리실리콘 형성방법
JP4405902B2 (ja) レーザーマスク、レーザー結晶化方法、及び表示素子の製造方法
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
JP4536345B2 (ja) 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法
WO2017159153A1 (ja) 薄膜トランジスタの製造方法及びその製造方法に使用するマスク
KR100303138B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR101066478B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US20030148566A1 (en) Production method for flat panel display
US20070264806A1 (en) Mask for sequential lateral solidification and method of performing sequential lateral solidification using the same
US7033915B2 (en) Method for crystallizing amorphous silicon film
KR100524080B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법
KR101167662B1 (ko) 순차 측면 고상화용 마스크 및 이의 제조 방법
KR100611040B1 (ko) 레이저 열처리 장치
KR100710621B1 (ko) 박막트랜지스터형 어레이기판의 액티브층 제조방법
US9012309B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR100496251B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
TW202034388A (zh) 雷射退火方法及雷射退火裝置
KR100486026B1 (ko) 평판 디스플레이소자용 어레이 기판의 결정화 방법
US20110175099A1 (en) Lithographic method of making uniform crystalline si films
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
US11791160B2 (en) Polycrystalline film, method for forming polycrystalline film, laser crystallization device and semiconductor device
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 14