KR20050028049A - 복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체장치 - Google Patents

복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체장치 Download PDF

Info

Publication number
KR20050028049A
KR20050028049A KR1020057001461A KR20057001461A KR20050028049A KR 20050028049 A KR20050028049 A KR 20050028049A KR 1020057001461 A KR1020057001461 A KR 1020057001461A KR 20057001461 A KR20057001461 A KR 20057001461A KR 20050028049 A KR20050028049 A KR 20050028049A
Authority
KR
South Korea
Prior art keywords
memory circuit
information
circuit
nonvolatile memory
power supply
Prior art date
Application number
KR1020057001461A
Other languages
English (en)
Inventor
모리야마가츠토시
모리히로노부
오카자키노부미치
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050028049A publication Critical patent/KR20050028049A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여 기억회로를 구성하고, 휘발성 기억회로의 기억정보와 동일 정보를 불휘발성 기억회로에 기억함으로써 인스턴트 온을 가능한 복합 기억회로 및 동 복합 기억회로를 가지는 반도체 장치에 있어서, 소비 전력의 저감을 도모한 복합 기억회로 및 동 복합 기억회로를 가지는 반도체 장치를 제공하는 것을 과제로 한다. 그래서 본 발명에서는, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여 구성한 복합 기억회로 및 동 복합 기억회로를 가지는 반도체 장치에 있어서, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입한 경우에, 상기 휘발성 기억회로에 기억시키고 있는 제 1의 기억정보와, 상기 불휘발성 기억회로에 이미 기억시키고 있는 제 2의 기억정보를 비교하는 판정회로를 설치하여, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기억회로에 상기 제 1의 기억정보를 기입하도록 구성하였다.

Description

복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체 장치{Composite storage circuit and semiconductor device having the same composite storage circuit}
본 발명은, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여 구성한 복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체 장치에 관한 것이다.
종래, 퍼스널 컴퓨터와 같은 전자계산기 등에 내장되어, 필요한 처리를 행하는 반도체 장치 내에는, 필요에 따라서 휘발성 기억회로를 설치하여, 처리에 필요한 정보를 동(同)휘발성 기억회로에 순서대로 기억시키면서 처리를 행하고 있다.
이러한 휘발성 기억회로는 전력 공급을 행하는 것에 의해서 기억을 보관 유지하고 있고, 기입 속도 및 독출 속도가 빠르다고 하는 특성을 가지고 있는 한편, 전원 정지 조작이나 갑작스러운 정전 등에 있어서 전력 공급이 끊겼을 경우에 기억하고 있던 기억정보가 소실한다고 하는 특성을 가지고 있다. 따라서, 전력 공급 정지 후에 전원을 재투입한 경우에는, 휘발성 기억회로에는 전력 공급 정지 전에 기억하고 있던 정보가 전혀 남지 않기 때문에, 전력 공급 정지 전의 기억정보를 재현하는 것이 불가능하였다.
그래서, 요즈음에는, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여 기억회로를 구성하고, 휘발성 기억회로에 기억한 정보와 동일 정보를 불휘발성 기억회로에도 기억함으로써, 전원 정지 조작이나 갑작스러운 정전 등에 있어서 전력 공급이 끊겼을 경우에는 필요한 정보를 불휘발성 기억회로로 보존해 두고, 전력 공급이 재개되었을 경우에는, 불휘발성 기억장치에 기억하고 있던 정보를 이용하는 것에 의해서, 전력 공급이 끊기기 전 상태로 즉시 복귀 가능하게 하는 인스턴트 온 기술이 제안되고 있다.
그렇지만, 상기한 기억회로에서는, 이미 불휘발성 기억회로에 기억하고 있는 정보가 휘발성 기억회로의 정보와 같은 경우라도 불휘발성 기억회로로 기입 조작이 발생하여, 쓸데없는 전력 소비가 발생하고 있다고 하는 문제가 있었다.
특히, 불휘발성 기억회로는, 불휘발성이라고 하는 특성상, 기억정보의 기록에 큰 전기 에너지를 필요로 하기 때문에, 소비 전력 삭감을 저해하는 요인이 되고 있었다.
도 1은, 본 발명에 관한 복합 기억회로의 회로도이다.
도 2는, 도 1의 회로도에서 나타낸 복합 기억회로의 동작 설명용의 타이밍 차트이다.
도 3은, 도 1의 회로도에서 나타낸 복합 기억회로의 동작 설명용의 타이밍챠트이다.
상기의 문제점을 해결하기 위하여, 청구의 범위 제 1항의 기재의 발명에서는, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여, 상기 휘발성 기억회로에 기억한 기억정보와 동일 정보를 상기 불휘발성 기억회로에 기억하기 위하여 구성한 복합 기억회로에 있어서, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 경우에, 상기 휘발성 기억회로에 기억하고 있는 제 1의 기억정보와, 상기 불휘발성 기억회로에 이미 기억하고 있는 제 2의 기억정보를 비교하는 판정회로를 설치하여, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기억회로에 상기 제 1의 기억정보를 기입할 수 있도록 구성하였다.
또, 청구의 범위 제 2항의 기재의 발명에서는, 청구의 범위 제 1항의 기재의 복합 기억회로에 있어서, 상기 판정회로에, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하였다.
또, 청구의 범위 제 3항의 기재의 발명에서는, 청구의 범위 제 1항 또는 청구의 범위 제 2항에 기재의 복합 기억회로에 있어서, 상기 불휘발성 기억회로에, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
또, 청구의 범위 제 4항의 기재의 발명에서는, 청구의 범위 제 1항의 기재의 복합 기억회로에 있어서, 상기 휘발성 기억회로로 전력 공급의 저하 시에, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 것과 동시에, 전력 공급 저하 후의 급전 재개 시에, 상기 휘발성 기억회로에 상기 불휘발성 기억회로의 기억정보를 되돌리도록 구성하였다.
또, 청구의 범위 제 5항의 기재의 발명에서는, 청구의 범위 제 4항의 기재의 복합 기억회로에 있어서, 상기 휘발성 기억회로 및 상기 불휘발성 기억회로에, 전력 공급의 저하 시에 동작하는 전원 공급 수단을 설치하였다.
또, 청구의 범위 제 6항의 기재의 발명에서는, 청구의 범위 제 4항 또는 청구의 범위 제 5항에 기재의 복합 기억회로에 있어서, 상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
또, 청구의 범위 제 7항의 기재의 발명에서는, 청구의 범위 제 4항 또는 청구의 범위 제 5항에 기재의 복합 기억회로에 있어서, 상기 판정회로에는, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하였다.
또, 청구의 범위 제 8항의 기재의 발명에서는, 청구의 범위 제 7항의 기재의 복합 기억회로에 있어서, 상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
또, 청구의 범위 제 9항의 기재의 발명에서는, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여, 상기 휘발성 기억회로에 기억된 기억정보와 동일 정보를 상기 불휘발성 기억회로에 기억하기 위하여 구성한 복합 기억회로를 가지는 반도체 장치에 있어서, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 경우에, 상기 휘발성 기억회로에 기억하고 있는 제 1의 기억정보와, 상기 불휘발성 기억회로에 이미 기억하고 있는 제 2의 기억정보를 비교하는 판정회로를 설치하여, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기억회로에 상기 제 1의 기억정보를 기입할 수 있도록 구성하였다.
또, 청구의 범위 제 10항의 기재의 발명에서는, 청구의 범위 제 9항의 기재의 반도체 장치에 있어서, 상기 판정회로에, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하였다.
또, 청구의 범위 제 11항의 기재의 발명에서는, 청구의 범위 제 9항 또는 청구의 범위 제 10항에 기재의 반도체 장치에 있어서, 상기 불휘발성 기억회로에, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
또, 청구의 범위 제 12항의 기재의 발명에서는, 청구의 범위 제 9항의 기재의 반도체 장치에 있어서, 상기 휘발성 기억회로로 전력 공급의 저하 시에, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 것과 동시에, 전력 공급 저하 후의 급전 재개 시에, 상기 휘발성 기억회로에 상기 불휘발성 기억회로의 기억정보를 되돌리도록 구성하였다.
또, 청구의 범위 제 13항의 기재의 발명에서는, 청구의 범위 제 12항에 기재의 반도체 장치에 있어서, 상기 휘발성 기억회로 및 상기 불휘발성 기억회로에, 전력 공급의 저하 시에 동작하는 전원 공급 수단을 설치하였다.
또, 청구의 범위 제 14항의 기재의 발명에서는, 청구의 범위 제 12항 또는 청구의 범위 제 13항에 기재의 반도체 장치에 있어서, 상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
또, 청구의 범위 제 15항의 기재의 발명에서는, 청구의 범위 제 12항 또는 청구의 범위 제 13항에 기재의 반도체 장치에 있어서, 상기 판정회로에는, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하였다.
또, 청구의 범위 제 16항의 기재의 발명에서는, 청구의 범위 제 15항의 기재의 반도체 장치에 있어서, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
본 발명의 복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체 장치는, 복합 기억회로를, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여 구성하고, 휘발성 기억회로의 기억정보와 동일 정보를 불휘발성 기억회로에 기억하는 것이다.
그리고, 불휘발성 기억회로에 휘발성 기억회로의 기억정보를 기입하는 경우에, 휘발성 기억회로에 기억하고 있는 제 1의 기억정보와, 불휘발성 기억회로에 이미 기억하고 있는 제 2의 기억정보를 비교하고, 제 1의 기억정보와 제 2의 기억정보가 일치하고 있는지를 판정하는 판정회로를 설치하고 있는 것이다.
또한, 판정회로에 있어서 제 1의 기억정보와 제 2의 기억정보가 불일치로 판정한 경우에는, 불휘발성 기억회로에 제 1의 기억정보를 기입하고, 판정회로에 있어서 제 1의 기억정보와 제 2의 기억정보가 일치한다고 판정한 경우에는 불휘발성 기억회로로 제 1의 기억정보의 기입을 행하지 않게 구성하고 있는 것이다.
따라서, 제 1의 기억정보와 제 2의 기억정보가 일치하는 경우에 불휘발성 기억회로로 기입 처리를 행하지 않는 것에 의해서, 불휘발성 기억회로로 기입 처리의 회수를 삭감할 수 있어 소비 전력을 삭감할 수 있다.
특히, 휘발성 기억회로의 기억정보의 불휘발성 기억회로로 기입은, 휘발성 기억회로로 전력 공급이 저하했을 때에 행하는 것으로 한 경우에는, 전력 공급의 저하에 따라 휘발성 기억회로의 기억정보가 소실할 우려가 있는 상태가 되었던 때에만, 휘발성 기억회로의 기억정보를 불휘발성 기억회로에 기입할 수 있다.
따라서, 복합 기억회로는, 불휘발성 기억회로에 있어서 독출되지 않고, 다음의 기입 처리에 의해서 덮어 쓰여지는 정보의 기입 처리의 발생을 방지하고, 소비 전력을 삭감할 수 있다.
불휘발성 기억회로에 기입하는 정보는, 전력 공급 저하 후의 급전 재개 시에 이용하는 정보이다. 그리고, 불휘발성 기억회로에 기입한 정보는, 급전 재개 시에 휘발성 기억회로에 기입하는 것에 의해서, 독출 속도의 빠른 휘발성 기억회로로부터 필요한 정보를 이용할 수 있고, 빠르게 인스턴트 온을 실현할 수 있다.
상기의 복합 기억회로를 반도체 기판상에 형성하여 구성한 반도체 장치는, 전력의 공급이 정지되었을 때에 동작시 상태를 복합 기억회로에 의해서 기억해 둘 수 있고, 게다가 급전을 재개한 경우에는, 복합 기억회로에 의해서 보관 유지된 정보를 이용하는 것에 의해서 순간에 전력 공급 정지 직전 상태로 복귀시킬 수 있다.
따라서, 동(同)반도체 장치를 이용하여 전자 기기나 전기 기기를 구성한 경우에는, 인스턴트 온을 용이하게 실현할 수 있다.
또한, 이 경우, 휘발성 기억회로와 불휘발성 기억회로와는 반드시 동일 반도체 기판상에 형성할 필요는 없고, 다른 반도체 기판상에 각각 휘발성 기억회로와 불휘발성 기억회로를 구성하여, 필요한 배선에 의해 병렬 접속해도 좋다.
이하에 있어서, 도면에 근거하여 본 발명의 실시 형태를 상세히 설명한다. 특히 다음의 차례로 설명을 행한다.
1) 복합 기억회로의 설명
2) 급전 정지 시에 있어서의 복합 기억회로의 동작 설명
3) 급전 재개 시에 있어서의 복합 기억회로의 동작 설명
이하의 설명에서는, 불휘발성 기억회로에는 자기 메모리로 이루어지는 자기 기억회로를 이용하고 있지만, 자기 기억회로에 한정하는 것이 아니고, EEPROM, Flash 메모리, 강유전체 메모리 등을 이용하여 구성한 불휘발성 기억회로라고 해도 좋다.
1) 복합 기억회로 구조의 설명
도 1은, 본 실시 형태의 복합 기억회로(1)의 회로도이며, 동(同)복합 기억회로(1)는, 휘발성 기억회로(2)와, 불휘발성 기억회로(3)를, 제 1접속선(4)과 제 2접속선(5)에 의해서 병렬 상태로 접속하여 구성하고 있다.
특히, 불휘발성 기억회로(3)는 판정회로(6)를 거쳐서 휘발성 기억회로(2)와 접속하고 있어, 후술하는 바와 같이, 휘발성 기억회로(2)에 기억한 제 1의 기억정보를 불휘발성 기억회로(3)에 기입하는 경우에는, 판정회로(6)에 있어서, 제 1의 기억정보와, 불휘발성 기억회로(3)에 이미 기억하고 있는 제 2의 기억정보와의 비교를 행하여, 제 1의 기억정보와 제 2의 기억정보가 불일치의 경우에만 불휘발성 기억회로(3)에 제 1의 기억정보를 기입할 수 있도록 구성하고 있다.
본 실시 형태에 있어서는, 휘발성 기억회로(2), 불휘발성 기억회로(3) 및 판정회로(6)는 반도체 기판상에 형성하고 있고, 휘발성 기억회로(2)는, 시스템(LSI) 칩에 형성한 래치식 기억회로로 하고 있다.
또, 휘발성 기억회로(2)에는, 콘덴서로 이루어지는 정보 보관 유지용 전원(7)을 설치하고 있고, 또한, 동(同)정보 보관 유지용 전원(7)의 작동 제어를 행하는 제 1스위치 트랜지스터(8)를 설치하고 있다. 동 제 1스위치 트랜지스터(8)의 게이트에는, 전원 스위치 신호 입력선(9)을 접속하고 있어, 동전원 스위치 신호 입력선(9)으로부터 입력한 전원 스위치 신호에 근거하여 제 1스위치 트랜지스터(8)를 제어하고, 정보 보관 유지용 전원(7)의 작동 제어를 행할 수 있도록 구성하고 있다.
휘발성 기억회로(2)에는 다른 기억회로 혹은 소자와 접속하는 제 1도선(10)과 제 2도선(11)을 접속하고 있다. 제 1도선(10) 및 제 2도선(11)에는, 각각 전원 절리 신호 입력선(12)과 접속한 제 1회로 전환 스위치(13) 및 제 2회로 전환 스위치(14)를 개설하고 있고, 전원 절리 신호 입력선(12)으로부터의 전원 절리 신호의 입력에 근거하여, 제 1회로 전환 스위치(13) 및 제 2회로 전환 스위치(14)로의 개폐 전환을 행할 수 있도록 구성하고 있다.
제 1도선(10)과 일단을 접속하는 제 1접속선(4)은, 휘발성 기억회로(2)와 제 1회로 전환 스위치(13)와의 사이에 있어서 제 1도선(10)과 접속하고 있고, 또, 제 2도선(11)과 일단을 접속하는 제 2접속선(5), 휘발성 기억회로(2)와 제 2회로 전환 스위치(14)와의 사이에 있어서 제 2도선(11)과 접속하고 있다.
또, 제 1접속선(4)에는, 독출 신호 입력선(15)과 접속한 제 3회로 전환 스위치(16)를 개설하고 있고, 독출 신호 입력선(15)으로부터의 독출 신호의 입력에 근거하여, 제 3회로 전환 스위치(16)로의 개폐 전환을 행할 수 있도록 구성하고 있다.
불휘발성 기억회로(3)에는, 상기한 바와 같이 자기 기억회로를 이용하고 있고, 「0」 또는 「1」의 정보를, 자기 터널 접합 소자(M)를 이용하여 기억하기 위하여 구성하고 있다. 또한, 휘발성 기억회로(2)인 래치식 기억회로가 2비트의 정보의 기억을 행하기 때문에, 불휘발성 기억회로(3)에서도 2비트의 정보의 기억을 행할 수 있도록, 자기 터널 접합 소자(M)를 2개 설치하고 있다.
자기 터널 접합 소자(M)에는, 제 1독출선(17)과 제 2독출선(18)을 접속하고 있고, 동 제 1독출선(17)과 동 제 2독출선(18)을 거쳐서 자기 터널 접합 소자(M)를 정보 독출 회로(3a)와 접속하여, 자기 터널 접합 소자(M)로부터의 정보의 독출을 행할 수 있도록 구성하고 있다.
또한, 제 1독출선(17)에는, 독출 신호 입력선(15)과 접속한 제 1독출 제어 스위치 트랜지스터(19)를 개설하는 것과 동시에, 제 2독출선(18)에는, 독출 신호 입력선(15)과 접속한 제 2독출 제어 스위치 트랜지스터(20)를 개설하고, 독출 신호 입력선(15)에 독출 신호를 입력함으로써, 후술하는 바와 같이, 정보 독출 회로(3a)를 이용하여 자기 터널 접합 소자(M)로부터 정보를 독출할 수 있도록 구성하고 있다.
정보 독출 회로(3a)에는, 콘덴서로 이루어지는 독출용 전원(21)을 설치하고 있고, 또한, 동(同)독출용 전원(21)의 작동 제어를 행하는 제 2스위치 트랜지스터(22)를 설치하고 있다. 동 제 2스위치 트랜지스터(22)의 게이트에는, 전원 스위치 신호 입력선(9)을 접속하고 있고, 동전원 스위치 신호 입력선(9)으로부터 입력한 전원 스위치 신호에 근거하여 제 2스위치 트랜지스터(22)를 제어하고, 독출용 전원(21)의 작동 제어를 행할 수 있도록 구성하고 있다.
또, 본 실시 형태에 있어서는, 불휘발성 기억회로(3)에는, 베이스에 이퀄라이즈 신호 입력선(23)을 접속한 이퀄라이즈 스위치 트랜지스터(24)를 설치하여, 동 이퀄라이즈 스위치 트랜지스터(24)는 일단을 제 1독출선(17)에 접속하는 것과 동시에, 타단을 제 2독출선(18)에 접속하고 있다.
판정회로(6)는, 복수의 AND 게이트 회로를 조합하여 구성한 비교 판정부(6a)로 동 비교 판정부(6a)에서의 판정 결과에 근거하여 불휘발성 기억회로(3)에 기입을 행하기 위한 기입용 드라이버 회로(6b)로부터 구성하고 있다.
비교 판정부(6a)에는, 기입 신호 입력선(25)과 접속하여 기입 신호를 입력하는 것과 동시에, 휘발성 기억회로(3)에 기억된 제 2의 기억정보의 신호를 입력하는 제 1 AND 게이트 회로(26)와, 동 제 1 AND 게이트 회로(26)로부터 출력된 출력 신호를 입력하는 것과 동시에, 제 2접속선(5)을 거쳐서 휘발성 기억회로(2)에 기억된 제 1의 기억정보의 신호를 입력하는 제 2 AND 게이트 회로(27)를 설치하고 있다. 또한, 비교 판정부(6a)에는, 기입 신호 입력선(25)과 접속하여 기입 신호를 입력하는 것과 동시에, 휘발성 기억회로(3)에 기억된 제 2의 기억정보의 신호를 입력하는 제 3 AND 게이트 회로(28)와, 동 제 3 AND 게이트 회로(28)로부터 출력된 출력 신호를 입력하는 것과 동시에, 제 1접속선(4)을 거쳐서 휘발성 기억회로(2)에 기억된 제 1의 기억정보의 신호를 입력하는 제 4 AND 게이트 회로(29)를 설치하고 있다.
따라서, 동 비교 판정부(6a)에 있어서, 휘발성 기억회로(2)의 제 1의 기억정보와 불휘발성 기억회로(3)의 제 2의 기억정보가 일치한 경우에는, 기입용 드라이버 회로(6b)는 작동하지 않고, 휘발성 기억회로(2)의 제 1의 기억정보와 불휘발성 기억회로(3)의 제 2의 기억정보가 불일치의 경우에는, 기입용 드라이버 회로(6b)가 작동하여, 자기 터널 접합 소자(M)와 접속한 기입선(30)에 소요의 기입용 전류를 흘리고, 자기 터널 접합 소자(M)에 제 1의 기억정보를 기입할 수 있도록 구성하고 있다.
또한, 기입용 드라이버 회로(6b)에는 콘덴서로 이루어지는 기입용 전원(31)을 설치하고 있어, 전원 공급이 정지한 경우라도, 자기 터널 접합 소자(M)와 접속한 기입선(30)에 필요한 기입용 전류를 소정 시간 흘리고, 자기 터널 접합 소자(M)에 제 1의 기억정보를 확실히 기입 가능하게 하고 있다.
통상, 시스템(LSI) 칩에는, 상기한 복합 기억회로(1)를 다수 내장하고 있어, 시스템(LSI) 칩 전체로부터 보면, 휘발성 기억회로(2)의 제 1의 기억정보와 불휘발성 기억회로(3)의 제 2의 기억정보가 일치하는 확률은 약 50％이므로, 판정회로(6)를 설치하는 것에 의해서 시스템(LSI) 칩 전체에서는, 불휘발성 기억회로(3)로의 기입 회수를 거의 반감시킬 수 있으므로, 소비 전력의 삭감을 도모할 수 있다.
2) 급전 정지 시에 있어서의 복합 기억회로의 동작 설명
도 2에 나타낸 타이밍 차트에 근거하여, 급전 정지 시에 있어서의 복합 기억회로(1)의 동작을 설명한다. 급전 정지 상태가 되는 것은, 쇼트다운 조작에 의한 주전원의 절단의 경우뿐만 아니라, 정전이나 예기치 못한 트러블의 경우 등도 있지만, 이하에 있어서는 일반적인 급전 정지 상태인 쇼트다운 조작에 의한 주전원의 절단의 경우에 대해서 설명한다. 급전 정지의 이유가 어느것이어도, 급전 정지 시의 동작 형태는 같다.
도 2(a)는, 복합 기억회로(1)를 가지는 시스템(LSI) 칩의 주전원 절단에 근거하는 전력의 타이밍도이다. 주전원의 절단에 따라 시스템(LSI) 칩으로의 급전량이 소정치 이하로 된 곳에서, 시스템(LSI) 칩의 파워 오프 신호 발생 회로(도시하지 않음)가 작동하여, 동 파워 오프 신호 발생 회로는, 도 2(b)에 나타내는 파워 오프 신호를 발생시킨다.
파워 오프 신호에 근거하여 전원 절리 신호 발생 회로(도시하지 않음)가 작동하여, 동 전원 절리 신호 발생 회로는, 도 2(c)에 나타내는 전원 절리 신호를 발생시킨다.
전원 절리 신호는, 전원 절리 신호 입력선(12)에 의해서 제 1회로 전환 스위치(13)와 제 2회로 전환 스위치(14)에 입력하고, 제 1 회로전환 스위치(13)와 제 2 회로 전환 스위치(14)에 의해서 제 1 도선(10) 및 제 2도선(11)의 절단을 행한다.
제 1도선(10) 및 제 2도선(11)이 절단되는 것에 의해서, 동 제 1도선(10) 및 제 2도선(11)을 거쳐서 접속된 다른 기억회로나 소자로부터 휘발성 기억회로(2)를 독립시켜, 휘발성 기억회로(2)로 정보 입력을 방지하고, 전원 절단 후에 휘발성 기억회로(2)의 기억정보로 변경이 가하게 되는 것을 금지하고 있다.
즉, 제 1도선(10) 및 제 2도선(11)과 다른 기억회로나 소자를 접속한 채로 했을 경우에는, 휘발성 기억회로(2)에 공급되는 전력의 저하에 따라서, 휘발성 기억회로(2)를 구성하고 있는 트랜지스터의 드레인 측으로부터 전하가 소비되기 때문에, 기억정보가 자발적으로 변화할 우려가 있기 때문이다.
여기서, 제 1 회로 전환 스위치(13)와 제 2회로 전환 스위치(14)에는 트랜스퍼 게이트를 이용하고 있지만, 트랜스퍼 게이트와 같게 휘발성 기억회로(2)를 구성하고 있는 트랜지스터의 전하 소비를 방지할 수 있는 구성이면 어떤 것이어도 좋다.
파워 오프 신호에 근거하여 전원 스위치 신호 발생 회로(도시하지 않음)가 작동하여, 동 전원 스위치 신호 발생 회로는, 도 2(d)에 나타내는 전원 스위치 신호를 발생시킨다.
전원 스위치 신호는, 전원 스위치 신호 입력선(9)에 의해서 제 1스위치 트랜지스터(8)에 입력하고, 휘발성 기억회로(2)의 공급 전원을 정보 보관 유지용 전원(7)으로 전환한다. 또, 전원 스위치 신호는, 전원 스위치 신호 입력선(9)에 의해서 제 2스위치 트랜지스터(22)에도 입력하고, 정보 독출 회로(3a)의 공급 전원을 독출용 전원(21)으로 전환한다.
정보 보관 유지용 전원(7) 및 독출용 전원(21)을 작동시키는 것에 의해서, 주전원의 절단에 따라서 전력 공급이 끊김에도 불구하고, 휘발성 기억회로(2)에서는 기억되고 있는 제 1의 기억정보를 소정 시간 보관 유지 가능하게 하는 것과 동시에, 불휘발성 기억회로(3)에서는 판정회로(6)의 비교 판정부(6a)에 제 2의 기억정보를 독출 가능하게 하고 있다.
파워 오프 신호에 근거하여 전원 절리 신호 및 전원 스위치 신호의 생성과 동시에, 파워 오프 신호에 근거하여 기입 신호 발생 회로(도시하지 않음)가 작동하고, 동 기입 신호 발생 회로는, 도 2(e)에 나타내는 기입 신호를 발생시킨다.
기입 신호는, 기입 신호 입력선(25)에 의해서 비교 판정부(6a)의 제 1 AND 게이트 회로(26)와 제 3 AND 게이트 회로(28)에 입력하여, 동 비교 판정부(6a)에 있어서 휘발성 기억회로(2)로부터 독출한 제 1의 기억정보와, 불휘발성 기억회로(3)로부터 독출한 제 2의 기억정보의 비교를 행한다.
제 1의 기억정보와 제 2의 기억정보가 일치한 경우에는, 불휘발성 기억회로(3)에는 제 1의 기억정보를 기입할 필요가 없기 때문에, 기입용 드라이버 회로(6b)는 작동하지 않고, 작업을 종료한다.
한편, 제 1의 기억정보와 제 2의 기억정보가 불일치의 경우에는, 불휘발성 기억회로(3)의 제 1의 기억정보의 기입을 행할 수 있도록 기입용 드라이버 회로(6b)를 작동시켜, 기입선(30)에 소요의 기입용 전류를 흘리고, 도 2(f)에 나타낸 바와 같이 불휘발성 기억회로(3)에 휘발성 기억회로(2)의 제 1의 기억정보를 기입할 수 있도록 구성하고 있다.
또한, 기입용 드라이버 회로(6b)에는 기입용 전원(31)을 설치하고 있는 것에 의해, 주전원의 절단에 따라서 전력 공급이 끊겼음에도 불구하고, 기입용 드라이버 회로(6b)를 소정 시간 작동시키고, 불휘발성 기억회로(3)에 제 1의 기억정보를 기입 가능하게 하고 있다.
불휘발성 기억회로(3)에 있어서의 자기 기억회로에 자기 터널 접합 소자(M)를 이용한 경우에는, 수 10ns정도의 짧은 기입 시간에 기입을 행할 수 있으므로, 전력 비축 수단인 정보 보관 유지용 전원(7), 독출용 전원(21), 기입용 전원(31)의 용량을 억제할 수 있다.
정보 보관 유지용 전원(7), 독출용 전원(21), 기입용 전원(31)은, 불휘발성 기억회로(3)로 기입 처리가 실행 가능한 용량이면 좋고, 도 2(f) 및 도 2(g)에 나타낸 바와 같이 불휘발성 기억회로(3)로 제 1의 기억정보의 기입이 종료할 때까지, 휘발성 기억회로(2)는 제 1의 기억정보를 보관 유지할 수 있으면 좋다.
이상이, 주전원의 절단 시에 복합 기억회로(1)가 행하는 동작이다. 이와 같이, 급전량의 저하에 수반하여 발생시킨 파워 오프 신호를 트리거로써, 휘발성 기억회로(2)의 제 1의 기억정보를 불휘발성 기억회로(3)에 기입하게 함으로써, 급전 정지 후의 급전 재개 시에 필요한 정보만을 불휘발성 기억회로(3)에 기억시킬 수 있어, 불휘발성 기억회로(3)로 기입 회수를 삭감하여 소비 전력의 삭감을 도모할 수 있다.
3) 급전 재개 시에 있어서의 복합 기억회로의 동작 설명
도 3에 나타낸 타이밍 차트에 근거하여, 주전원의 절단에 근거하여 급전이 정지하고 있던 상태로부터 급전이 재개되었을 경우에 있어서의 복합 기억회로(1)의 동작을 설명한다.
도 3(a)은, 급전 재개에 따라 전원으로부터 복합 기억회로(1)를 가지는 시스템(LSI) 칩에 공급되는 전력의 타이밍도이며, 시스템(LSI) 칩으로 급전량이 소정치에 이른 곳에서, 시스템(LSI) 칩의 파워 온 신호 발생 회로(도시하지 않음)가 작동하고, 동 파워 온 신호 발생 회로는, 도 3(b)에 나타내는 파워 온 신호를 발생시킨다.
파워 온 신호에 근거하여 전원 절리 신호 발생 회로(도시하지 않음)가 작동하고, 동 전원 절리 신호 발생 회로는, 도 3(c)에 나타내는 전원 절리 신호를 발생시킨다.
전원 절리 신호는, 전원 절리 신호 입력선(12)에 의해서 제 1회로 전환 스위치(13)와 제 2회로 전환 스위치(14)에 입력하고, 제 1회로 전환 스위치(13)와 제 2회로 전환 스위치(14)에 의해서 제 1도선(10) 및 제 2도선(11)의 절단을 행한다.
제 1도선(10) 및 제 2도선(11)을 절단함으로써, 동 제 1도선(10) 및 제 2도선(11)을 거쳐서 접속된 다른 기억회로나 소자로부터 휘발성 기억회로(2)를 독립시켜, 다른 기억회로나 소자로부터 영향을 받지 않아 휘발성 기억회로(2)에 불휘발성 기억회로(3)의 제 2의 기억정보를 기입 가능하게 하고 있다.
도 3(d)에 나타낸 바와 같이, 독출 신호 발생 회로(도시하지 않음)는, 시스템(LSI) 칩으로 전력 공급 개시에 동기하여 독출 신호를 발생시키며, 동 독출 신호는, 독출 신호 입력선(15)에 의해서 제 3회로 전환 스위치(16)로 입력하는 것과 동시에, 제 1독출 제어 스위치 트랜지스터(19) 및 제 2독출 제어 스위치 트랜지스터(20)에도 입력한다.
그 다음에, 파워 온 신호에 근거하여 이퀄라이즈 신호 발생 회로(도시하지 않음)는, 도 3(e)에 나타내는 이퀄라이즈 신호를 발생시켜, 동 이퀄라이즈 신호를 이퀄라이즈 신호 입력선(23)에 입력한다.
이퀄라이즈 신호 입력선(23)으로 이퀄라이즈 신호의 입력에 따라서, 도 3(f)에 나타낸 바와 같이 휘발성 기억회로(2)의 이퀄라이즈를 행한다. 이 때, 불휘발성 기억회로(3)에서는 독출 신호에 근거하여, 자기 터널 접합 소자(M)로부터 독출 회로(3a)에 제 2의 기억정보의 독출을 행한다.
그리고, 이퀄라이즈 신호를 디스에이블(disable) 하는 것과 동시에, 독출 신호를 투입함으로써, 도 3(f)에 나타낸 바와 같이 불휘발성 기억회로(3)에 기억되고 있던 제 2의 기억정보를 휘발성 기억회로(2)로 독출하고 있다.
휘발성 기억회로(2)로 제 2의 기억정보의 독출 후, 전원 절리 신호를 디스에이블함으로써, 제 1회로 전환 스위치(13) 및 제 2회로 전환 스위치(14)에 의해서 절단 상태로 하고 있던 제 1도선(10) 및 제 2도선(11)의 접속을 행하여, 휘발성 기억회로(2)에 독출한 제 2의 기억정보 및 휘발성 기억회로(2) 자체를 이용 가능하게 하고 있다.
이상이, 급전 재개 시에 복합 기억회로(1)가 행하는 동작이다. 이와 같이, 급전 재개 시에 휘발성 기억회로에 불휘발성 기억회로의 기억정보를 되돌리는 것에 의해서, 독출 속도의 빠른 휘발성 기억회로로부터 소요의 정보를 이용 가능하게 할 수 있어, 빠르게 인스턴트 온을 실현할 수 있다.
(1) 청구의 범위 제 1항 기재의 복합 기억회로에서는, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여, 상기 휘발성 기억회로에 기억된 기억정보와 동일 정보를 상기 불휘발성 기억회로에 기억하기 위하여 구성한 복합 기억회로에 있어서, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입한 경우에, 상기 휘발성 기억회로에 기억하고 있는 제 1의 기억정보와, 상기 불휘발성 기억회로에 이미 기억하고 있는 제 2의 기억정보를 비교하는 판정회로를 설치하여, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기억회로에 상기 제 1의 기억정보를 기입할 수 있도록 구성하였다.
따라서, 불휘발성 기억회로로 기입 처리의 회수를 삭감할 수 있으므로, 소비 전력을 삭감할 수 있다.
(2) 청구의 범위 제 2항 기재의 복합 기억회로에서는, 청구의 범위 제 1항 기재의 복합 기억회로에 있어서, 판정회로에, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기록 수단을 설치하였다.
따라서, 판정회로에서는, 신속하게 판정 처리를 행할 수 있어, 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에는, 상기 제 1의 기억정보를 확실히 상기 불휘발성 기록 회로에 기입할 수 있다.
(3) 청구의 범위 제 3항 기재의 복합 기억회로에서는, 청구의 범위 제 1항 또는 청구의 범위 제 2항에 기재의 복합 기억회로에 있어서, 불휘발성 기억회로에, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
따라서, 불휘발성 기억회로에 제 1의 기억정보를 기입하는 경우에 비교적 단시간에 기입을 행할 수 있다.
(4) 청구의 범위 제 4항 기재의 복합 기억회로에서는, 청구의 범위 제 1항 기재의 복합 기억회로에 있어서, 상기 휘발성 기억회로로 전력 공급의 저하 시에, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 것과 동시에, 전력 공급 저하 후의 급전 재개 시에, 상기 휘발성 기억회로에 상기 불휘발성 기억회로의 기억정보를 되돌리도록 구성하였다.
따라서, 전력 공급의 저하에 따라 휘발성 기억회로의 기억정보가 소실할 우려가 있는 상태로 되었을 때에만, 휘발성 기억회로의 기억정보를 불휘발성 기억회로에 확실히 기입할 수 있어, 불휘발성 기억회로로 기입 처리의 회수를 삭감할 수 있어, 소비 전력을 삭감할 수 있다. 게다가, 불휘발성 기억회로에 기입하는 정보는, 전력 공급 저하 후의 급전 재개 시에 필요한 정보이며, 게다가, 급전 재개 시에 휘발성 기억회로로 불휘발성 기억회로의 기억정보를 되돌리는 것에 의해서, 독출 속도의 빠른 휘발성 기억회로로부터 필요한 정보를 이용 가능하게 할 수 있어, 빠른 인스턴트 온을 실현할 수 있다.
(5) 청구의 범위 제 5항 기재의 복합 기억회로에서는, 청구의 범위 제 4항 기재의 복합 기억회로에 있어서, 상기 휘발성 기억회로 및 상기 불휘발성 기억회로에, 전력 공급의 저하 시에 동작하는 전원 공급 수단을 설치하였다.
따라서, 전력 공급이 저하하여도 전원 공급 수단에 의해서 상기 휘발성 기억회로 및 상기 불휘발성 기억회로를 소정 시간만 작동시킬 수 있어, 필요한 정보를 상기 불휘발성 기억회로에 확실히 기억시킬 수 있다.
(6) 청구의 범위 제 6항 기재의 복합 기억회로에서는, 청구의 범위 제 4항 또는 청구의 범위 제 5항에 기재의 복합 기억회로에 있어서, 불휘발성 기억회로에, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
따라서, 불휘발성 기억회로에 제 1의 기억정보를 기입하는 경우에 비교적 단시간에 기입을 행할 수 있다.
(7) 청구의 범위 제 7항 기재의 복합 기억회로에서는, 청구의 범위 제 4항 또는 청구의 범위 제 5항에 기재의 복합 기억회로에 있어서, 상기 판정회로에, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하였다.
따라서, 판정회로에서는, 신속하게 판정 처리를 행할 수 있어, 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에는, 상기 제 1의 기억정보를 확실히 상기 불휘발성 기록 회로에 기입할 수 있다.
(8) 청구의 범위 제 8항 기재의 복합 기억회로에서는, 청구의 범위 제 7항 기재의 복합 기억회로에 있어서, 불휘발성 기억회로에, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
따라서, 불휘발성 기억회로에 제 1의 기억정보를 기입하는 경우에 비교적 단시간에 기입을 행할 수 있다.
(9) 청구의 범위 제 9항 기재의 반도체 장치에서는, 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여, 상기 휘발성 기억회로에 기억된 기억정보와 동일 정보를 상기 불휘발성 기억회로에 기억하기 위하여 구성한 복합 기억회로를 가지는 반도체 장치에 있어서, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 경우에, 상기 휘발성 기억회로에 기억하고 있는 제 1의 기억정보와, 상기 불휘발성 기억회로에 이미 기억하고 있는 제 2의 기억정보를 비교하는 판정회로를 설치하여, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기억회로에 상기 제 1의 기억정보를 기입할 수 있도록 구성하였다.
따라서, 불휘발성 기억회로로 기입 처리의 회수를 삭감할 수 있으므로, 반도체 장치에 있어서의 소비 전력을 삭감할 수 있다.
(10) 청구의 범위 제 10항 기재의 반도체 장치에서는, 청구의 범위 제 9항 기재의 반도체 장치에 있어서, 상기 판정회로에, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하였다.
따라서, 판정회로에서는, 신속하게 판정 처리를 행할 수 있어, 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에는, 상기 제 1의 기억정보를 확실히 상기 불휘발성 기록 회로에 기입할 수 있다.
(11) 청구의 범위 11항 기재의 반도체 장치에서는, 청구의 범위 제 9항 또는 청구의 범위 제 10항에 기재의 반도체 장치에 있어서, 상기 불휘발성 기억회로에, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
따라서, 불휘발성 기억회로에 제 1의 기억정보를 기입하는 경우에 비교적 단시간에 기입을 행할 수 있다.
(12) 청구의 범위 제 12항 기재의 반도체 장치에서는, 청구의 범위 제 9항 기재의 반도체 장치에 있어서, 상기 휘발성 기억회로로 전력 공급의 저하 시에, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 것과 동시에, 전력 공급 저하 후의 급전 재개 시에, 상기 휘발성 기억회로에 상기 불휘발성 기억회로의 기억정보를 되돌리도록 구성하였다.
따라서, 이러한 반도체 장치에서는, 전력 공급의 저하에 따라 휘발성 기억회로의 기억정보가 소실할 우려가 있는 상태가 되었을 때에도, 휘발성 기억회로의 기억정보를 불휘발성 기억회로에 확실히 기입할 수 있어, 불휘발성 기억회로로 기입 처리의 회수를 삭감할 수 있으므로, 반도체 장치의 소비 전력을 삭감할 수 있다. 게다가, 불휘발성 기억회로에 기입하는 정보는, 전력 공급 저하 후의 급전 재개 시에 필요한 정보이며, 게다가, 급전 재개 시에 휘발성 기억회로에 불휘발성 기억회로의 기억정보를 되돌리는 것에 의해서, 독출 속도의 빠른 휘발성 기억회로로부터 소요의 정보를 이용 가능하게 할 수 있어, 조속한 인스턴트 온을 실현 가능한 반도체 장치를 제공할 수 있다.
(13) 청구의 범위 제 13항 기재의 반도체 장치에서는, 청구의 범위 제 12항 기재의 반도체 장치에 있어서, 상기 휘발성 기억회로 및 상기 불휘발성 기억회로에, 전력 공급의 저하 시에 동작하는 전원 공급 수단을 설치하였다.
따라서, 전력 공급이 저하하여도 전원 공급 수단에 의해서 상기 휘발성 기억회로 및 상기 불휘발성 기억회로를 소정 시간만 작동시킬 수 있으므로, 필요한 정보를 상기 불휘발성 기억회로에 확실히 기억시킬 수 있다.
(14) 청구의 범위 제 14항 기재의 반도체 장치에서는, 청구의 범위 제 12항 또는 청구의 범위 제 13항에 기재의 반도체 장치에 있어서, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
따라서, 불휘발성 기억회로에 제 1의 기억정보를 기입하는 경우에 비교적 단시간에 기입을 행할 수 있다.
(15) 청구의 범위 제 15항 기재의 반도체 장치에서는, 청구의 범위 제 12항 또는 청구의 범위 제 13항에 기재의 반도체 장치에 있어서, 상기 판정회로에, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하였다.
따라서, 판정회로에서는, 신속하게 판정 처리를 행할 수 있어, 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에는, 상기 제 1의 기억정보를 확실히 상기 불휘발성 기록 회로에 기입할 수 있다.
(16) 청구의 범위 제 16항 기재의 반도체 장치에서는, 청구의 범위 제 15항 기재의 반도체 장치에 있어서, 기억 수단으로서 자기 터널 접합 소자를 이용하였다.
따라서, 불휘발성 기억회로에 제 1의 기억정보를 기입하는 경우에 비교적 단시간에 기입을 행할 수 있다.

Claims (16)

  1. 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여, 상기 휘발성 기억회로에 기억된 기억정보와 동일 정보를 상기 불휘발성 기억회로에 기억하기 위하여 구성한 복합 기억회로에 있어서,
    상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 경우에, 상기 휘발성 기억회로에 기억하고 있는 제 1의 기억정보와, 상기 불휘발성 기억회로에 이미 기억하고 있는 제 2의 기억정보를 비교하는 판정회로를 설치하여, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기억회로에 상기 제 1의 기억정보를 기입하도록 구성된 것을 특징으로 하는 복합 기억회로.
  2. 제 1항에 있어서,
    상기 판정회로에는, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하여 구성된 것을 특징으로 하는 복합 기억회로.
  3. 제 1항 또는 제 2항에 있어서,
    상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하여 구성된 것을 특징으로 하는 복합 기억회로.
  4. 제 1항에 있어서,
    상기 휘발성 기억회로로의 전력 공급의 저하 시에, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 것과 동시에, 전력 공급 저하 후의 급전 재개 시에, 상기 휘발성 기억회로에 상기 불휘발성 기억회로의 기억정보를 되돌리도록 구성된 것을 특징으로 하는 복합 기억회로.
  5. 제 4항에 있어서,
    상기 휘발성 기억회로 및 상기 불휘발성 기억회로에는, 전력 공급의 저하 시에 동작하는 전원 공급 수단을 설치하여 구성된 것을 특징으로 하는 복합 기억회로.
  6. 제 4항 또는 제 5항에 있어서,
    상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하여 구성된 것을 특징으로 하는 복합 기억회로.
  7. 제 4항 또는 제 5항에 있어서,
    상기 판정회로에는, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하여 구성된 것을 특징으로 하는 복합 기억회로.
  8. 제 7항에 있어서,
    상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하여 구성된 것을 특징으로 하는 복합 기억회로.
  9. 휘발성 기억회로와 불휘발성 기억회로를 병렬로 접속하여, 상기 휘발성 기억회로에 기억된 기억정보와 동일 정보를 상기 불휘발성 기억회로에 기억하도록 구성한 복합 기억회로를 가지는 반도체 장치에 있어서,
    상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 경우에, 상기 휘발성 기억회로에 기억하고 있는 제 1의 기억정보와 상기 불휘발성 기억회로에 이미 기억하고 있는 제 2의 기억정보를 비교하는 판정회로를 설치하여, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기억회로에 상기 제 1의 기억정보를 기입하도록 구성된 것을 특징으로 하는 반도체 장치.
  10. 제 9항에 있어서,
    상기 판정회로에는, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기록 수단을 설치하여 구성된 것을 특징으로 하는 반도체 장치.
  11. 제 9항 또는 제 10항에 있어서,
    상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하여 구성된 것을 특징으로 하는 반도체 장치.
  12. 제 11항에 있어서,
    상기 휘발성 기억회로로의 전력 공급의 저하 시에, 상기 불휘발성 기억회로에 상기 휘발성 기억회로의 기억정보를 기입하는 것과 동시에, 전력 공급 저하 후의 급전 재개 시에, 상기 휘발성 기억회로에 상기 불휘발성 기억회로의 기억정보를 되돌리도록 구성한 것을 특징으로 하는 반도체 장치.
  13. 제 12항에 있어서,
    상기 휘발성 기억회로 및 상기 불휘발성 기억회로에는, 전력 공급의 저하 시에 동작하는 전원 공급 수단을 설치하여 구성된 것을 특징으로 하는 반도체 장치.
  14. 제 12항 또는 제 13항에 있어서,
    상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하여 구성된 것을 특징으로 하는 반도체 장치.
  15. 제 12항 또는 제 13항에 있어서,
    상기 판정회로에는, 상기 제 1의 기억정보와 상기 제 2의 기억정보를 비교하는 비교 판정 수단과, 상기 제 1의 기억정보와 상기 제 2의 기억정보가 불일치의 경우에만 상기 불휘발성 기록 회로에 상기 제 1의 기억정보를 기입하는 기입 수단을 설치하여 구성된 것을 특징으로 하는 반도체 장치.
  16. 제 15항에 있어서,
    상기 불휘발성 기억회로에는, 기억 수단으로서 자기 터널 접합 소자를 이용하여 구성된 것을 특징으로 하는 반도체 장치.
KR1020057001461A 2002-07-29 2003-07-22 복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체장치 KR20050028049A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002220423A JP2004063004A (ja) 2002-07-29 2002-07-29 複合記憶回路構造及び同複合記憶回路構造を有する半導体装置
JPJP-P-2002-00220423 2002-07-29

Publications (1)

Publication Number Publication Date
KR20050028049A true KR20050028049A (ko) 2005-03-21

Family

ID=31184770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057001461A KR20050028049A (ko) 2002-07-29 2003-07-22 복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체장치

Country Status (6)

Country Link
US (1) US7130224B2 (ko)
EP (1) EP1542235B1 (ko)
JP (1) JP2004063004A (ko)
KR (1) KR20050028049A (ko)
CN (1) CN100419903C (ko)
WO (1) WO2004012198A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117403B1 (ko) * 2008-12-27 2012-04-16 가부시끼가이샤 도시바 메모리 시스템, 컨트롤러 및 메모리 시스템의 제어 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099963A1 (en) * 2010-02-10 2011-08-18 Hewlett-Packard Development Company, L.P. Identifying a location containing invalid data in a storage media
CN102289414A (zh) * 2010-06-17 2011-12-21 中兴通讯股份有限公司 内存数据保护装置及方法
EP3109863B1 (en) * 2012-05-18 2023-07-26 Japan Science and Technology Agency Memory circuit
US8873308B2 (en) * 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
CN107683506B (zh) * 2015-06-24 2021-08-13 索尼公司 半导体设备
JP7007173B2 (ja) * 2016-12-16 2022-01-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP6931921B2 (ja) * 2017-09-08 2021-09-08 学校法人 芝浦工業大学 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745719A (en) * 1971-12-13 1973-07-17 F Oswald Grinding wheel for floor grinding machine
JPS585148B2 (ja) * 1976-10-15 1983-01-29 豊田工機株式会社 砥石車の修正方法および装置
JPH0373496A (ja) * 1989-05-16 1991-03-28 Seiko Epson Corp Ｅｅｐｒｏｍ書込装置
JPH0442496A (ja) * 1990-06-08 1992-02-13 New Japan Radio Co Ltd 不揮発性ｒａｍ
US5193176A (en) * 1990-10-17 1993-03-09 Powercard Supply C.A. Computer work saving during power interruption
JPH05289949A (ja) * 1992-04-09 1993-11-05 Nippondenso Co Ltd 車両制御装置
JP2956811B2 (ja) * 1992-06-18 1999-10-04 バンドー化学株式会社 ベルト研削装置およびベルト研削方法
DE4242906C2 (de) * 1992-12-18 1995-09-14 Walter Ag Numerisch gesteuerte Schleifmaschine zum Schleifen von vorzugsweise metallischen Werkstücken, insbesondere Werkzeugen
JPH09161489A (ja) * 1995-12-11 1997-06-20 Nec Eng Ltd 不揮発性メモリ装置
US5916013A (en) * 1996-01-29 1999-06-29 Constant Velocity Systems, Inc. Inner race grinding machine
JP4135220B2 (ja) * 1998-07-01 2008-08-20 株式会社デンソー 車両用電子制御装置
JP2000040037A (ja) * 1998-07-21 2000-02-08 Canon Inc データ保護装置、データ保護方法、及び記憶媒体
US6362675B1 (en) * 1999-07-12 2002-03-26 Ramtron International Corporation Nonvolatile octal latch and D-type register
JP2001352475A (ja) * 2000-06-08 2001-12-21 Nikon Corp 電子カメラ
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117403B1 (ko) * 2008-12-27 2012-04-16 가부시끼가이샤 도시바 메모리 시스템, 컨트롤러 및 메모리 시스템의 제어 방법

Also Published As

Publication number Publication date
EP1542235A1 (en) 2005-06-15
EP1542235A4 (en) 2007-03-07
US7130224B2 (en) 2006-10-31
EP1542235B1 (en) 2011-11-23
JP2004063004A (ja) 2004-02-26
WO2004012198A1 (ja) 2004-02-05
US20050226033A1 (en) 2005-10-13
CN100419903C (zh) 2008-09-17
CN1685439A (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
US7075811B2 (en) Memory system and semiconductor integrated circuit
US6496409B2 (en) Variable capacity semiconductor memory device
US20020091978A1 (en) Method for reducing leakage current of LSI
JPH04505981A (ja) 集積ｓｒａｍ及びｎｖ回路を有するｎｖｒａｍ
CN109285581B (zh) 包括多个电源轨的存储器件和操作其的方法
US6473333B1 (en) Storage circuit with layered structure element
US8942022B2 (en) Embedded non-volatile memory circuit for implementing logic functions across periods of power disruption
KR20050028049A (ko) 복합 기억회로 및 동(同)복합 기억회로를 가지는 반도체장치
CN113848768A (zh) 功率门控控制电路及包括功率门控控制电路的半导体装置
JP3998908B2 (ja) 不揮発性メモリ装置
US20070208960A1 (en) Microcomputer
KR100984380B1 (ko) 복합 기억 회로 및 같은 복합 기억 회로를 가지는 반도체장치
KR102300825B1 (ko) 반도체 기억 장치 및 플래쉬 메모리의 동작 방법
US20050047205A1 (en) MRAM having current peak suppressing circuit
US8159896B2 (en) Local power domains for memory sections of an array of memory
CN102708923A (zh) 半导体集成电路以及控制方法
JP2004213804A (ja) 強誘電体記憶装置
CN101996677A (zh) 非易失性静态随机存取存储器元件
US10622055B2 (en) Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell
US10396789B2 (en) Power gating control circuit
JPH05314789A (ja) 冗長アドレス記憶回路
KR20000021372A (ko) 반도체 메모리 장치용 어드레스 콘트롤 회로
WO1991003054A1 (en) Memory cell
JPH09179666A (ja) メモリ保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application