CN113848768A - 功率门控控制电路及包括功率门控控制电路的半导体装置 - Google Patents

功率门控控制电路及包括功率门控控制电路的半导体装置 Download PDF

Info

Publication number
CN113848768A
CN113848768A CN202110064203.7A CN202110064203A CN113848768A CN 113848768 A CN113848768 A CN 113848768A CN 202110064203 A CN202110064203 A CN 202110064203A CN 113848768 A CN113848768 A CN 113848768A
Authority
CN
China
Prior art keywords
signal
period
power gating
power
gating control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110064203.7A
Other languages
English (en)
Inventor
金雄来
卢成制
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113848768A publication Critical patent/CN113848768A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Abstract

功率门控控制电路包括操作时段信号发生电路、时段终止检测电路、功率门控时段信号发生电路和功率门控控制信号发生电路。操作时段信号发生电路基于内部时钟信号及命令移位信号中的一个或多个产生多个操作时段信号。时段终止检测电路基于命令信号和多个操作时段信号产生写入时段终止信号和读取时段终止信号。功率门控时段信号发生电路基于写入时段终止信号、读取时段终止信号以及除了命令移位信号中的一个或多个之外的其余命令移位信号来产生第一功率门控时段信号和第二功率门控时段信号。功率门控控制信号发生电路基于第一功率门控时段信号、第二功率门控时段信号和其他信号来产生多个功率门控控制信号，以控制进入和退出半导体装置的掉电模式。

Description

功率门控控制电路及包括功率门控控制电路的半导体装置
相关申请的交叉引用
本申请要求于2020年6月26日在韩国知识产权局提交的申请号为10-2020- 0078400的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种半导体电路，并且更具体地，涉及一种功率门控控制电路(power gating control circuit)以及包括该功率门控控制电路的半导体装置。
背景技术
半导体装置可以基于各种操作模式(例如，读取模式、写入模式、激活模式、待机模式等)进行操作。
由于具有半导体装置的电子设备(特别是便携式电子设备)基于有限的电力(即，电池)来工作，因此应该减少不必要的功率消耗。
因此，需要能够优化半导体装置的工作性能和功率消耗的功率门控技术。
发明内容
在一个实施例中，一种功率门控控制电路可以包括操作时段信号发生电路、时段终止检测电路、功率门控时段信号发生电路和功率门控控制信号发生电路。操作时段信号发生电路可以基于内部时钟信号以及命令移位信号中的一个或多个来产生多个操作时段信号。时段终止检测电路可以基于命令信号和多个操作时段信号来产生写入时段终止信号和读取时段终止信号。功率门控时段信号发生电路可以基于写入时段终止信号、读取时段终止信号和除了命令移位信号中的一个或多个以外的其余命令移位信号来产生第一功率门控时段信号和第二功率门控时段信号。功率门控控制信号发生电路可以基于第一功率门控时段信号、第二功率门控时段信号和其他信号来产生多个功率门控控制信号，以控制进入和退出半导体装置的掉电模式。
在一个实施例中，一种半导体装置可以包括多个电路组和功率门控控制电路。功率门控控制电路可以基于半导体装置的具有写入操作和读取操作的操作模式来产生多个功率门控控制信号，以选择性地控制对多个电路组的供电以及中断供电。
附图说明
图1是示出根据一个实施例的半导体装置的配置的示图。
图2A和图2B是根据一个实施例的半导体装置的功率门控的配置示例。
图3是示出图1的功率门控控制电路的配置的示图。
图4是示出图3的命令移位电路的配置的示图。
图5是示出图3的操作时段信号发生电路的配置的示图。
图6是示出图3的时段终止检测电路的配置的示图。
图7是示出图3的功率门控时段信号发生电路的配置的示图。
图8和图9是示出根据一个实施例的时段终止检测电路和功率门控时段信号发生电路的操作的示图。
图10是示出图3的功率门控控制信号发生电路的配置的示图。
图11和图12是示出根据一个实施例的功率门控控制信号发生电路的操作的示图。
具体实施方式
下面参考附图描述所公开技术的各种示例和实施方式。
在以下实施例的描述中，当参数被称为“预定的”时，其旨在意指当在过程或算法中使用该参数时，预先确定该参数的值。参数的值可以在过程或算法开始时设置，或者可以在过程或算法被执行的时段期间设置。
将理解的是，尽管在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。因此，在不脱离本公开的教导的情况下，在一些实施例中的第一元件可以在其他实施例中被称为第二元件。
此外，将理解的是，当一个元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接至另一个元件，或者可以存在居间元件。相反，当一个元件被称为“直接连接”或“直接耦接”至另一元件时，则不存在居间元件。
根据本公开的实施例，提供了一种功率门控控制电路和包括该功率门控控制电路的半导体装置。
图1是示出根据一个实施例的半导体装置100的配置的示图。
参考图1，半导体装置100可以包括存储区110、第一电路组120、第二电路组130、第三电路组140、第四电路组150、第五电路组160、时钟处理电路170和功率门控控制电路200。
时钟处理电路170可以接收差分时钟信号CLK和CLKB以产生内部时钟信号，该差分时钟信号CLK和CLKB是从外部设备提供的。
时钟处理电路170可以通过对差分时钟信号CLK和CLKB进行反相或分频来产生具有不同相位或频率的内部时钟信号。
时钟处理电路170可以产生内部时钟信号ICLK<A:B>、ICLKS<A:B>和ICLKR<A:B>，这将参考图3和后面的附图进行描述。
第一电路组120可以包括与半导体装置100的数据写入操作有关的电路元件，即，在数据写入操作期间需要被激活的电路元件。
向第一电路组120内的电路元件的供电以及中断向第一电路组120内的电路元件的供电可以通过第一功率门控控制信号PWC1来控制。
在半导体装置100的掉电时段和除了数据写入操作时段之外的操作时段期间，第一功率门控控制信号PWC1可以具有第一电平。第一功率门控控制信号PWC1可以在数据写入操作时段期间具有第二电平。
当第一功率门控控制信号PWC1具有第一电平时，可以中断对第一电路组120内的电路元件的供电。
当第一功率门控控制信号PWC1具有第二电平时，可以向第一电路组120内的电路元件供电。
第一电路组120可以包括接收器(RX)121、对齐电路(aligning circuit)122和驱动器(DRV)123。
接收器121可以通过焊盘(例如，数据输入/输出焊盘(DQ焊盘：未示出))来接收从外部提供的数据。
对齐电路122可以将通过接收器121接收的数据对齐以使串行的数据变为并行。
驱动器123可以驱动全局数据线GIO以将来自对齐电路122的输出传输到存储区110。
第二电路组130可以包括与半导体装置100的数据读取操作有关的电路元件，即，在数据读取操作期间需要被激活的电路元件。
向第二电路组130内的电路元件的供电以及中断向第二电路组130内的电路元件的供电可以通过第二功率门控控制信号PWC2来控制。
第二功率门控控制信号PWC2可以在半导体装置100的掉电时段和除了数据读取操作时段之外的操作时段期间具有第一电平。第二功率门控控制信号PWC2可以在数据读取操作时段期间具有第二电平。
当第二功率门控控制信号PWC2具有第一电平时，可以中断对第二电路组130内的电路元件的供电。
当第二功率门控控制信号PWC2具有第二电平时，可以向第二电路组130内的电路元件供电。
第二电路组130可以包括多路复用器(MUX)131、管道锁存器132、串行化器(SER)133和发送器(TX)134。
多路复用器131可以对从存储区110输出的数据进行多路复用，并且可以输出多路复用的数据。
管道锁存器132可以并行地锁存来自多路复用器131的输出，并且可以输出被锁存的数据。
串行化器133可以对来自管道锁存器132的输出进行串行化以使并行数据变为串行的，并且可以输出串行数据。
发送器134可以通过例如数据输入/输出焊盘(DQ焊盘：未示出)的焊盘将来自串行化器133的输出发送至外部设备。
第三电路组140可以包括与对半导体装置100的命令和地址的处理有关的电路元件，即，在对命令和地址的处理期间需要被激活的电路元件。
向第三电路组140内的电路元件的供电以及中断向第三电路组140内的电路元件的供电可以通过第三功率门控控制信号PWC3来控制。
在掉电时段期间，第三功率门控控制信号PWC3可以具有第一电平。在除了掉电时段之外的操作时段期间，第三功率门控控制信号PWC3可以具有第二电平。
当第三功率门控控制信号PWC3具有第一电平时，可以中断对第三电路组140内的电路元件的供电。
当第三功率门控控制信号PWC3具有第二电平时，可以向第三电路组140内的电路元件供电。
第三电路组140可以包括命令解码器141、列地址锁存器142和模式寄存器143。
命令解码器141可以通过基于由时钟处理电路170产生的内部时钟信号而对由命令/地址信号CA和芯片选择信号CS限定的命令进行解码来产生命令信号。
命令解码器141可以产生命令信号EWT1<A:B>、ERT1<A:B>、PDX和PDE，这将参考图3和后面的附图进行描述。
列地址锁存器142可以基于由时钟处理电路170产生的内部时钟信号来锁存包括在命令/地址信号CA中的列地址。
模式寄存器143可以将与半导体装置100的操作有关的信息储存在其中。
模式寄存器143可以基于由命令解码器141产生的命令信号来将与半导体装置100的操作有关的信息储存在其中。
第四电路组150可以包括与半导体装置100的数据写入操作和数据读取操作都有关的电路元件，即，在数据写入操作和数据读取操作二者期间都需要被激活的电路元件。
对第四电路组150内的电路元件的供电以及中断对第四电路组150内的电路元件的供电可以通过第四功率门控控制信号PWC4来控制。
第四功率门控控制信号PWC4可以在半导体装置100的掉电时段和除了数据写入操作时段和数据读取操作时段二者之外的操作时段期间具有第一电平。第四功率门控控制信号PWC4可以在数据写入操作期间和数据读取操作二者期间具有第二电平。
当第四功率门控控制信号PWC4具有第一电平时，可以中断对第四电路组150内的电路元件的供电。
当第四功率门控控制信号PWC4具有第二电平时，可以向第四电路组150内的电路元件供电。
第四电路组150可以包括数据路径控制电路151和列解码器152。
数据路径控制电路151可以基于控制信号来控制通过全局数据线GIO从第一电路组120传送的数据的路径。
列解码器152可以通过对由第三电路组140内的列地址锁存器142锁存的列地址进行解码来访问存储区110之内的列。
第五电路组160可以包括与半导体装置100的行访问操作和刷新操作有关的电路元件，即，在行访问操作和刷新操作期间需要被激活的电路元件。
第五电路组160内的电路元件应该在行访问操作和刷新操作期间被激活。
由于即使在半导体装置100的掉电期间也应该执行刷新操作，因此可以在没有特定控制的情况下向第五电路组160内的电路元件供电。
第五电路组160可以包括行地址锁存器161、刷新控制电路162和行解码器163。
行地址锁存器161可以基于由时钟处理电路170产生的内部时钟信号来锁存包括在命令/地址信号CA中的行地址。
刷新控制电路162可以基于由命令解码器141产生的命令信号来产生并输出用于刷新操作的刷新地址。
行解码器163可以通过对由行地址锁存器161锁存的行地址进行解码来访问存储区110内的行。
行解码器163可以通过对从刷新控制电路162输出的刷新地址进行解码来访问存储区110内的行。
功率门控控制电路200可以产生第一功率门控控制信号PWC1至第四功率门控控制信号PWC4，以基于半导体装置100的操作模式(包括数据写入操作和数据读取操作)来选择性地控制对第一电路组120至第五电路组160的供电以及中断所述供电。
功率门控控制电路200可以基于由时钟处理电路170产生的内部时钟信号和由命令解码器141产生的命令信号来产生第一功率门控控制信号PWC1至第四功率门控控制信号PWC4。
图2A和图2B是根据一个实施例的半导体装置100的功率门控的配置示例。
功率门控被设计在包括半导体装置100的半导体装置内，以用于节省功率。
基于功率门控，可以在电源线(power line)和逻辑电路区之间提供功率门控开关。功率门控开关可以通过第一功率门控控制信号PWC1至第四功率门控控制信号PWC4之中的对应一个来控制。
图2A示出基于应用于第一电路组120至第四电路组150之中的一个的“之字形”方案的功率门控的示例。
参考图2A，第一电路组120至第四电路组150中的每一个可以包括逻辑电路区181、第一电源线182-1、第二电源线182-2、第一开关182-3、第一接地线183-1、第二接地线183-2和第二开关183-3。
第一电源电压(power voltage)VDD可以被施加到第一电源线182-1。
第一开关182-3可以基于第一功率门控控制信号PWC1至第四功率门控控制信号PWC4之中的PWCi的反相信号PWCiB来将第一电源电压VDD作为第二电源电压VDDC提供给第二电源线182-2。
第一接地电压VSS可以被施加到第一接地线183-1。
第二开关183-3可以基于第一功率门控控制信号PWC1至第四功率门控控制信号PWC4之中的PWCi来将第一接地电压VSS作为第二接地电压VSSC提供给第二接地线183-2。
逻辑电路区181可以包括多个逻辑门181-1至181-n。
多个逻辑门181-1至181-n中的任意一个(例如，逻辑门181-1)可以耦接至第二电源线182-2和第一接地线183-1。
多个逻辑门181-1至181-n中的另一个(例如，逻辑门181-m)可以耦接至第一电源线182-1和第二接地线183-2。
例如，当图2A指代第一电路组120时，可以通过第一功率门控控制信号PWC1的反相信号PWC1B来控制第一开关182-3，并且可以通过第一功率门控控制信号PWC1来控制第二开关183-3。
图2B示出基于应用于第一电路组120至第四电路组150之中的一个的“仅头部(header)”方案的功率门控的示例。
参考图2B，第一电路组120至第四电路组150之中的每一个可以包括逻辑电路区191、第一电源线192-1、第二电源线192-2、开关192-3和第一接地线193。
第一电源电压VDD可以被施加到第一电源线192-1。
开关192-3可以基于第一功率门控控制信号PWC1至第四功率门控控制信号PWC4之中的PWCi的反相信号PWCiB来将第一电源电压VDD作为第二电源电压VDDC提供给第二电源线192-2。
第一接地电压VSS可以被施加到第一接地线193-1。
逻辑电路区191可以包括多个逻辑门191-1至191-n。
多个逻辑门191-1至191-n可以耦接至第二电源线192-2和第一接地线193。
例如，当图2B指代第四电路组150时，可以通过第四功率门控控制信号PWC4的反相信号PWC4B来控制开关192-3。
在基于“之字形”方案的功率门控与基于“仅头部”方案的功率门控之间的一个或多个可以应用于第一电路组120至第四电路组150。
图3是示出了图1的功率门控控制电路200的配置的示图。
参考图3，功率门控控制电路200可以基于由时钟处理电路170产生的内部时钟信号ICLK<A:B>、ICLKS<A:B>和ICLKR<A:B>、由命令解码器141产生的命令信号EWT1<A:B>、ERT1<A:B>、PDX和PDE、复位信号RST和上电信号PWRUP来产生第一功率门控控制信号PWC1至第四功率门控控制信号PWC4。
内部时钟信号ICLKB可以通过将内部时钟信号ICLKA反相来产生。
内部时钟信号ICLKA和内部时钟信号ICLKB可以具有180°或“tCK/2”的相位差。
“tCK”可以是时钟信号的周期，例如内部时钟信号ICLKA的周期。
在内部时钟信号ICLKS<A:B>和ICLKR<A:B>之中的内部时钟信号ICLKSA可以通过参考内部时钟信号ICLKA的第一沿(例如，上升沿或下降沿)对内部时钟信号ICLKA进行分频来产生。
内部时钟信号ICLKRA可以通过参考内部时钟信号ICLKA的第二沿(例如，下降沿或上升沿)对内部时钟信号ICLKA进行分频来产生。
内部时钟信号ICLKSB可以通过参考内部时钟信号ICLKB的第一沿(例如，上升沿或下降沿)对内部时钟信号ICLKB进行分频来产生。
内部时钟信号ICLKRB可以通过参考内部时钟信号ICLKB的第二沿(例如，下降沿或上升沿)对内部时钟信号ICLKB进行分频来产生。
可以通过基于内部时钟信号ICLKA而对写入命令进行解码来产生命令信号EWT1A。
可以通过基于内部时钟信号ICLKA而对读取命令进行解码来产生命令信号ERT1A。
可以通过基于内部时钟信号ICLKB而对写入命令进行解码来产生命令信号EWT1B。
可以通过基于内部时钟信号ICLKB而对读取命令进行解码来产生命令信号ERT1B。
复位信号RST可以是用于初始化功率门控的信号。即，复位信号RST可以是用于向第一电路组120至第四电路组150供电的信号。复位信号RST可以在半导体装置100之内内部地产生或者可以从外部设备提供。
命令信号PDE和PDX可以控制半导体装置100以进入掉电模式或退出掉电模式。
命令信号PDE可以控制半导体装置100进入掉电模式。
命令信号PDX可以控制半导体装置100退出掉电模式。
上电信号PWRUP可以是用于限定提供给半导体装置100的功率的电平稳定性的信号。
功率门控控制电路200可以包括命令移位电路300、操作时段信号发生电路400、时段终止检测电路500、功率门控时段信号发生电路600和功率门控控制信号发生电路700。
命令移位电路300可以通过基于内部时钟信号ICLK<A:B>而对命令信号EWT1<A:B>和ERT1<A:B>进行移位以具有预定的定时差来产生命令移位信号EWT12<A:B>、EWT22<A:B>、ERT12<A:B>和ERT22<A:B>。
操作时段信号发生电路400可以基于内部时钟信号ICLKS<A:B>和ICLKR<A:B>以及命令移位信号EWT12<A:B>、EWT22<A:B>、ERT12<A:B>和ERT22<A:B>之中的一些信号EWT22<A:B>和ERT22<A:B>来产生第一操作时段信号至第四操作时段信号WEN<A:B>和RDPOUT<A:B>。
第一操作时段信号WENA可以参考内部时钟信号ICLKSA来限定半导体装置100的写入操作时段。
第二操作时段信号WENB可以参考内部时钟信号ICLKSB来限定半导体装置100的写入操作时段。
第三操作时段信号RDPOUTA可以参考内部时钟信号ICLKRA来限定半导体装置100的读取操作时段。
第四操作时段信号RDPOUTB可以参考内部时钟信号ICLKRB来限定半导体装置100的读取操作时段。
时段终止检测电路500可以基于命令信号EWT1<A:B>和ERT1<A:B>以及第一操作时段信号至第四操作时段信号WEN<A:B>和RDPOUT<A:B>来产生写入时段终止信号WR_RST和读取时段终止信号RD_RST。
功率门控时段信号发生电路600可以基于命令移位信号EWT12<A:B>、EWT22<A:B>、ERT12<A:B>和ERT22<A:B>之中的其余信号EWT12<A:B>和ERT12<A:B>、写入时段终止信号WR_RST和读取时段终止信号RD_RST来产生第一功率门控时段信号WR_PG和第二功率门控时段信号RD_PG。
功率门控控制信号发生电路700可以基于第一功率门控时段信号WR_PG、第二功率门控时段信号RD_PG、命令信号PDX和PDE、复位信号RST和上电信号PWRUP来产生第一功率门控控制信号PWC1至第四功率门控控制信号PWC4。
图4是示出图3的命令移位电路300的配置的示图。
命令移位电路300可以包括多个移位单元，即，第一移位单元310至第四移位单元340。
第一移位单元310可以包括第一触发器311至第三触发器313。
第一触发器311可以通过基于内部时钟信号ICLKB而对命令信号EWT1A进行移位来产生命令移位信号EWT12A。
第二触发器312可以通过基于内部时钟信号ICLKA而对命令移位信号EWT12A进行移位来产生命令移位信号EWT2A。
第三触发器313可以通过基于内部时钟信号ICLKB而对命令移位信号EWT2A进行移位来产生命令移位信号EWT22A。
由于内部时钟信号ICLKA和内部时钟信号ICLKB具有“tCK/2”的相位差，因此命令移位信号EWT1A、EWT12A、EWT2A和EWT22A彼此也可以具有“tCK/2”的相位差。
第二移位单元320可以包括第一触发器321至第三触发器323。
第一触发器321可以通过基于内部时钟信号ICLKB而对命令信号ERT1A进行移位来产生命令移位信号ERT12A。
第二触发器322可以通过基于内部时钟信号ICLKA而对命令移位信号ERT12A进行移位来产生命令移位信号ERT2A。
第三触发器323可以通过基于内部时钟信号ICLKB而对命令移位信号ERT2A进行移位来产生命令移位信号ERT22A。
由于内部时钟信号ICLKA和内部时钟信号ICLKB具有“tCK/2”的相位差，因此命令移位信号ERT1A、ERT12A、ERT2A和ERT22A彼此也可以具有“tCK/2”的相位差。
第三移位单元330可以包括第一触发器331至第三触发器333。
第一触发器331可以通过基于内部时钟信号ICLKA而对命令信号EWT1B进行移位来产生命令移位信号EWT12B。
第二触发器332可以通过基于内部时钟信号ICLKB而对命令移位信号EWT12B进行移位来产生命令移位信号EWT2B。
第三触发器333可以通过基于内部时钟信号ICLKA而对命令移位信号EWT2B进行移位来产生命令移位信号EWT22B。
由于内部时钟信号ICLKA和内部时钟信号ICLKA具有“tCK/2”的相位差，因此命令移位信号EWT1B、EWT12B、EWT2B和EWT22B彼此也可以具有“tCK/2”的相位差。
第四移位单元340可以包括第一触发器341至第三触发器343。
第一触发器341可以通过基于内部时钟信号ICLKA而对命令信号ERT1B进行移位来产生命令移位信号ERT12B。
第二触发器342可以通过基于内部时钟信号ICLKB而对命令移位信号ERT12B进行移位来产生命令移位信号ERT2B。
第三触发器343可以通过基于内部时钟信号ICLKA而对命令移位信号ERT2B进行移位来产生命令移位信号ERT22B。
由于内部时钟信号ICLKA和内部时钟信号ICLKB具有“tCK/2”的相位差，因此命令移位信号ERT1B、ERT12B、ERT2B和ERT22B彼此也可以具有“tCK/2”的相位差。
图5是示出图3的操作时段信号发生电路400的配置的示图。
参考图5，操作时段信号发生电路400可以包括第一操作时段信号发生单元410至第四操作时段信号发生单元440。
第一操作时段信号发生单元410可以基于命令移位信号EWT22A和内部时钟信号ICLKSA来产生第一操作时段信号WENA。
第一操作时段信号发生单元410可以包括反相器411、多个触发器412-1至412-n以及多个与(AND)运算逻辑413-1至413-n。
反相器411可以将命令移位信号EWT22A反相并且可以输出反相信号。
多个触发器412-1至412-n可以基于内部时钟信号ICLKSA来顺序地对反相器411的输出进行移位。
多个与运算逻辑413-1至413-n可以对相应的触发器412-1至412-n的输出与反相器411的输出或前一级的相应的与运算逻辑的输出执行与运算。
在多个与运算逻辑413-1至413-n之中的第一与运算逻辑413-1可以对第一触发器412-1的输出与反相器411的输出执行与运算，并且可以输出与运算的结果。
在多个与运算逻辑413-1至413-n之中，除了第一与运算逻辑413-1之外的其余与运算逻辑413-2至413-n可以对相应的触发器412-2至412-n的输出与前一级的相应的与运算逻辑的输出执行与运算，并且可以输出与运算的结果。
最后的与运算逻辑413-n可以将对应的与运算的结果作为第一操作时段信号WENA来输出。
第二操作时段信号发生单元420可以基于命令移位信号ERT22A和内部时钟信号ICLRA来产生第二操作时段信号RDPOUTA。
第二操作时段信号发生单元420可以包括反相器421、多个触发器422-1至422-n以及多个与运算逻辑423-1至423-n。
第三操作时段信号发生单元430可以基于命令移位信号EWT22B和内部时钟信号ICLKSB来产生第三操作时段信号WENB。
第三操作时段信号发生单元430可以包括反相器431、多个触发器432-1至432-n以及多个与运算逻辑433-1至433-n。
第四操作时段信号发生单元440可以基于命令移位信号ERT22B和内部时钟信号ICLKRB来产生第四操作时段信号RDPOUTB。
第四操作时段信号发生单元440可以包括反相器441、多个触发器442-1至442-n以及多个与运算逻辑443-1至443-n。
各个操作时段信号发生单元420至440的内部电路的配置、内部电路之间的耦接关系以及操作可以与第一操作时段信号发生单元410相同，因此将省略其描述。
图6是示出图3的时段终止检测电路500的配置的示图。
参考图6，时段终止检测电路500可以包括写入时段终止信号发生电路510和读取时段终止信号发生电路530。
写入时段终止信号发生电路510可以基于命令信号EWT1<A:B>、第一操作时段信号WENA和第三操作时段信号WENB来产生写入时段终止信号WR_RST。
写入时段终止信号发生电路510可以包括第一或非(NOR)门511至第三或非门513、第一反相器514和第二反相器515、第一通过门(pass gate)516和第二通过门517、与非(NAND)门518以及第一三态反相器519和第二三态反相器520。
第一或非门511可以通过对第一操作时段信号WENA与第三操作时段信号WENB执行或非运算来产生输出信号WENSB。
第二或非门512可以对命令信号EWT1<A:B>执行或非运算，并且可以输出或非运算的结果。
第一反相器514可以对第二或非门512的输出信号进行反相，并且可以输出反相信号。
第二反相器515可以对写入时段终止信号WR_RST进行反相并且可以输出反相信号。
第一通过门516可以基于第一或非门511的输出信号WENSB和第一或非门511的输出信号WENSB的反相信号WENS来使第二反相器515的输出信号通过。
第三或非门513可以对第一通过门516的输出信号与第一反相器514的输出信号执行或非运算，并且可以输出或非运算的结果。
第二通过门517可以基于第一或非门511的输出信号WENSB与第一或非门511的输出信号WENSB的反相信号WENS来使第三或非门513的输出信号通过。
与非门518可以对第二通过门517的输出信号与第二或非门512的输出信号执行与非运算，并且可以将与非运算的结果作为写入时段终止信号WR_RST来输出。
第一三态反相器519可以基于第一或非门511的输出信号WENSB和第一或非门511的输出信号WENSB的反相信号WENS来锁存写入时段终止信号WR_RST。
第二三态反相器520可以基于第一或非门511的输出信号WENSB和第一或非门511的输出信号WENSB的反相信号WENS来锁存第三或非门513的输出信号。
读取时段终止信号发生电路530可以基于命令信号ERT1<A:B>、第二操作时段信号RDPOUTA和第四操作时段信号RDPOUTB来产生读取时段终止信号RD_RST。
读取时段终止信号发生电路530可以包括第一或非门531至第三或非门533、第一反相器534和第二反相器535、第一通过门536和第二通过门537、与非门538以及第一三态反相器539和第二三态反相器540。
第一或非门531可以通过对第二操作时段信号RDPOUTA与第四操作时段信号RDPOUTB执行或非运算来产生输出信号RDPOUTSB。
第二或非门532可以对命令信号ERT1<A:B>执行或非运算，并且可以输出或非运算的结果。
第一反相器534可以对第二或非门532的输出信号进行反相，并且可以输出反相信号。
第二反相器535可以对读取时段终止信号RD_RST进行反相并且可以输出反相信号。
第一通过门536可以基于第一或非门531的输出信号RDDPOUTB和第一或非门531的输出信号RDPSOUTB的反相信号RDDPOUTS来使第二反相器535的输出信号通过。
第三或非门533可以对第一通过门536的输出信号与第一反相器534的输出信号执行或非运算，并且可以输出或非运算的结果。
第二通过门537可以基于第一或非门531的输出信号RDPOUTSB和第一或非门531的输出信号RDPOUTSB的反相信号RDPOUTS来使第三或非门533的输出信号通过。
与非门538可以对第二通过门537的输出信号与第二或非门532的输出信号执行与非运算，并且可以将与非运算的结果作为读取时段终止信号RD_RST来输出。
第一三态反相器539可以基于第一或非门531的输出信号RDPOUTSB和第一或非门531的输出信号RDPOUTSB的反相信号RDPOUTS来锁存读取时段终止信号RD_RST。
第二三态反相器540可以基于第一或非门531的输出信号RDPOUTSB和第一或非门531的输出信号RDPOUTSB的反相信号RDPOUTS来锁存第三或非门533的输出信号。
图7是示出图3的功率门控时段信号发生电路600的配置的示图。
参考图7，功率门控时段信号发生电路600可以包括第一功率门控时段信号发生单元610和第二功率门控时段信号发生单元620。
第一功率门控时段信号发生单元610可以基于命令移位信号EWT12<A:B>、写入时段终止信号WR_RST和上电信号PWRUP来产生第一功率门控时段信号WR_PG。
第一功率门控时段信号发生单元610可以包括或(OR)门611、第一晶体管612至第三晶体管614以及第一反相器615和第二反相器616。
或门611可以对命令移位信号EWT12<A:B>执行或运算，并且可以输出或运算的结果。
第一晶体管612可以在其源极处接收电源电压VDD，并且可以在其栅极处接收写入时段终止信号WR_RST。
第二晶体管613可以在其漏极处耦接至第一晶体管612的漏极，可以在其源极处接收接地电压VSS，并且可以在其栅极处接收或门611的输出。
第三晶体管614可以在其源极处接收电源电压VDD，可以在其栅极处接收上电信号PWRUP，并且可以在其漏极处耦接至第一功率门控时段信号WR_PG的输出节点。
第一反相器615和第二反相器616可以将共同耦接至第一晶体管612的漏极和第二晶体管613的漏极的节点的逻辑电平反相，可以输出被反相的逻辑电平作为第一功率门控时段信号WR_PG，并且可以锁存第一功率门控时段信号WR_PG。
第二功率门控时段信号发生单元620可以基于命令移位信号ERT12<A:B>、读取时段终止信号RD_RST和上电信号PWRUP来产生第二功率门控时段信号RD_PG。
第二功率门控时段信号发生单元620可以包括或门621、第一晶体管622至第三晶体管624以及第一反相器625和第二反相器626。
或门621可以对命令移位信号ERT12<A:B>执行或运算，并且可以输出或运算的结果。
第一晶体管622可以在其源极处接收电源电压VDD，并且可以在其栅极处接收读取时段终止信号RD_RST。
第二晶体管623可以在其漏极处耦接至第一晶体管622的漏极，可以在其源极处接收接地电压VSS，并且可以在其栅极处接收或门621的输出。
第三晶体管624可以在其源极处接收电源电压VDD，可以在其栅极处接收上电信号PWRUP，并且可以在其漏极处耦接至第二功率门控时段信号RD_PG的输出节点。
第一反相器625和第二反相器626可以将共同耦接至第一晶体管622的漏极和第二晶体管623的漏极的节点的逻辑电平反相，可以输出被反相的逻辑电平作为第二功率门控时段信号RD_PG，并且可以锁存第二功率门控时段信号RD_PG。
图8和图9是示出根据实施例的时段终止检测电路500和功率门控时段信号发生电路600的操作的示图。
在下文中，将参考图6至图9描述根据一个实施例的时段终止检测电路500和功率门控时段信号发生电路600的操作。
参考图6和图8，在写入操作的情况下，输入可以是命令CA1至CA4，其由命令/地址信号CA和芯片选择信号CS来限定。
随着命令信号EWT1A基于写入命令WR而转变为高电平，第二或非门512可以输出低电平的信号，而第一反相器514可以输出高电平的信号。
随着第二或非门512输出低电平的信号，与非门518可以输出高电平的写入时段终止信号WR_RST。
由于写入时段终止信号WR_RST处于高电平，因此第一或非门511的输出节点的电平(即，输出信号WENSB)变为低电平，以及因此，第一通过门516和第一三态反相器519可以变为导通，而第二通过门517和第二三态反相器520可以变为关断。
被导通的第一三态反相器519可以锁存与非门518的输出，以及因此，写入时段终止信号WR_RST可以保持高电平。
随着第一操作时段信号WENA和第二操作时段信号WENB二者都转变为低电平，第一或非门511的输出信号WENSB可以转变为高电平。
由于第一或非门511的输出信号WENSB处于高电平，因此第一通过门516和第一三态反相器519可以变为关断，而第二通过门517和第二三态反相器520可以变为导通。
随着所有命令信号EWT1<A:B>都转变为低电平，第二或非门512可以输出高电平的信号，而第一反相器514可以输出低电平的信号。
由于在第二三态反相器520的导通期间，在至第三或非门513的输入之间的任意一个都保持低电平，因此随着第一反相器514输出低电平的信号，第三或非门513可以输出高电平的信号。
由于第二或非门512输出高电平的信号并且第三或非门513通过被导通的第二通过门517输出高电平的信号，因此与非门518可以将写入时段终止信号WR_RST变为低电平。
参考图7和图8，随着命令信号EWT1A转变为高电平，第一功率门控时段信号WR_PG可以转变为高电平。
在所有命令信号EWT1<A:B>都转变为低电平之后，随着写入时段终止信号WR_RST转变为低电平，第一功率门控时段信号WR_PG可以转变为低电平。
参考图6和图9，在写入操作的情况下，输入可以是命令CA1至CA4，其由是命令/地址信号CA和芯片选择信号CS来限定。
随着命令信号ERT1A基于读取命令RD转变为高电平，第二或非门532可以输出低电平的信号，而第一反相器534可以输出高电平的信号。
随着第二或非门532输出低电平的信号，与非门538可以输出高电平的读取时段终止信号RD_RST。
由于读取时段终止信号RD_RST处于高电平，因此第一或非门531的输出节点(即，输出信号RDDPOUTB)的电平变为低电平，并且因此第一通过门536和第一三态反相器539可以变为导通，而第二通过门537和第二三态反相器540可以变为关断。
被导通的第一三态反相器539可以锁存与非门538的输出，并且因此读取时段终止信号RD_RST可以保持高电平。
随着第三操作时段信号RDPOUTA和第四操作时段信号RDPOUTB二者都转变为低电平，第一或非门531的输出信号RDPOUTSB可以转变为高电平。
由于第一或非门531的输出信号RDPOUTSB处于高电平，因此第一通过门536和第一三态反相器539可以变为关断，而第二通过门537和第二三态反相器540可以变为导通。
随着所有命令信号ERT1<A:B>都转变为低电平，第二或非门532可以输出高电平的信号，而第一反相器534可以输出低电平的信号。
由于在第二三态反相器540的导通期间，在至第三或非门533的输入之间的任意一个都保持低电平，因此随着第一反相器534输出低电平的信号，第三或非门533可以输出高电平的信号。
由于第二或非门532输出高电平的信号并且第三或非门533通过被导通的第二通过门537输出高电平的信号，因此与非门538可以将读取时段终止信号RD_RST改变为低电平。
参考图7和图9，随着命令信号ERT1A转变为高电平，第二功率门控时段信号RD_PG可以转变为高电平。
在所有命令信号ERT1<A:B>都转变为低电平之后，随着读取时段终止信号RD_RST转变为低电平，第二功率门控时段信号RD_PG可以转变为低电平。
图10是示出图3的功率门控控制信号发生电路700的配置的示图。
参考图10，功率门控控制信号发生电路700可以包括第一功率门控控制信号发生单元710至第四功率门控控制信号发生单元740。
第一功率门控控制信号发生单元710可以基于第一功率门控时段信号WR_PG和复位信号RST来产生第一功率门控控制信号PWC1。
第一功率门控控制信号发生单元710可以包括反相器711和或非门712。
反相器711可以将第一功率门控时段信号WR_PG反相并且可以输出反相信号。
或非门712可以对反相器711的输出与复位信号RST执行或非运算，并且可以将或非运算的结果作为第一功率门控控制信号PWC1来输出。
在半导体装置100的初始操作期间或在半导体装置100的特定情况下，随着复位信号RST转变为高电平，第一功率门控控制信号PWC1可以被初始化为低电平。
随着复位信号RST转变为低电平并且第一功率门控时段信号WR_PG保持高电平，第一功率门控控制信号PWC1可以保持高电平。
第二功率门控控制信号发生单元720可以基于第二功率门控时段信号RD_PG和复位信号RST来产生第二功率门控控制信号PWC2。
第二功率门控控制信号发生单元720可以包括反相器721和或非门722。
反相器721可以对第二功率门控时段信号RD_PG进行反相并且可以输出反相信号。
或非门722可以对反相器721的输出和复位信号RST执行或非运算，并且可以将或非运算的结果作为第二功率门控控制信号PWC2来输出。
在半导体装置100的初始操作期间或在半导体装置100的特定情况下，随着复位信号RST转变为高电平，第二功率门控控制信号PWC2可以被初始化为低电平。
随着复位信号RST转变为低电平并且第二功率门控时段信号RD_PG保持高电平时，第二功率门控控制信号PWC2可以保持高电平。
第三功率门控控制信号发生单元730可以基于命令信号PDE和PDX以及复位信号RST来产生第三功率门控控制信号PWC3。
第三功率门控控制信号发生单元730可以包括第一反相器731至第三反相器733、第一晶体管734和第二晶体管735以及或非门736。
第一反相器731可以对命令信号PDX进行反相并且可以输出反相信号。
第一晶体管734可以在其源极处接收电源电压VDD，并且可以在其栅极处接收第一反相器731的输出。
第二晶体管735可以在其源极处接收接地电压VSS，可以在其栅极处接收命令信号PDE，并且可以在其漏极处耦接至第一晶体管734的漏极。
第二反相器732可以将共同耦接至第一晶体管734的漏极和第二晶体管735的漏极的节点的逻辑电平反相，并且可以输出反相信号。
第三反相器733可以将第二反相器732的输出馈送回到第二反相器732的输入，以锁存第二反相器732的输出电平。
或非门736可以对第二反相器732的输出与复位信号RST执行或非运算，并且可以将或非运算的结果作为第三功率门控控制信号PWC3来输出。
随着命令信号PDE转变为高电平，第三功率门控控制信号PWC3可以转变为低电平并且可以保持低电平。
随着命令信号PDX转变为高电平，第三功率门控控制信号PWC3可以转变为高电平并且可以保持高电平。
第四功率门控控制信号发生单元740可以基于第一功率门控时段信号WR_PG、第二功率门控时段信号RD_PG和复位信号RST来产生第四功率门控控制信号PWC4。
第四功率门控控制信号发生单元740可以包括第一或非门741和第二或非门742。
第一或非门741可以对第一功率门控时段信号WR_PG与第二功率门控时段信号RD_PG执行或非运算，并且可以输出或非运算的结果。
第二或非门742可以对第一或非门741的输出和复位信号RST执行或非运算，并且可以将或非运算的结果作为第四功率门控控制信号PWC4来输出。
随着复位信号RST转变为高电平，第四功率门控控制信号PWC4可以被初始化为低电平。
随着复位信号RST转变为低电平并且第一功率门控时段信号WR_PG和第二功率门控时段信号RD_PG二者都保持高电平，第四功率门控控制信号PWC4可以保持高电平。
图11和图12是示出根据实施例的功率门控控制信号发生电路700的操作的示图。
参考图10和图11，在第一功率门控时段信号WR_PG保持高电平的情况下(即，在半导体装置100的写入操作时段期间)，第一功率门控控制信号PWC1可以保持高电平。
在第一功率门控控制信号PWC1保持高电平的情况下(即，在半导体装置100的写入操作期间)，可以向第一电路组120供电。
在第二功率门控时段信号RD_PG保持高电平(即，在半导体装置100的读取操作时段期间)，第二功率门控控制信号PWC2可以保持高电平。
在第二功率门控控制信号PWC2保持高电平的情况下(即，在半导体装置100的读取操作时段期间)，可以向第二电路组130供电。
在第一功率门控时段信号WR_PG保持高电平且第二功率门控时段信号RD_PG保持高电平(即，在半导体装置100的写入操作时段和读取操作时段期间)，第四功率门控控制信号PWC4可以保持高电平。
在第四功率门控控制信号PWC4保持高电平的情况下(即，在半导体装置100的写入操作时段和读取操作时段期间)，可以向第四电路组150供电。
不管半导体装置100的掉电模式如何，第一功率门控控制信号PWC1、第二功率门控控制信号PWC2和第四功率门控控制信号PWC4中的每一个均可以在预定时段期间保持高电平。
在第一功率门控控制信号PWC1、第二功率门控控制信号PWC2和第四功率门控控制信号PWC4中的每一个都保持高电平的情况下，可以向第一电路组120、第二电路组130和第四电路组150之中的对应的一个电路组供电。
在第一功率门控控制信号PWC1、第二功率门控控制信号PWC2和第四功率门控控制信号PWC4中的每一个都保持低电平的情况下，可以中断向第一电路组120、第二电路组130和第四电路组150之中的对应的一个电路组的供电。
参考图10和图12，随着命令信号PDE转变为高电平，第三功率门控控制信号PWC3可以转变为低电平，该命令信号PDE限定半导体装置100进入掉电模式。
在此之后，随着命令信号PDX由于芯片选择信号CS的触发而转变为高电平，第三功率门控控制信号PWC3可以转变为高电平，该命令信号PDX限定半导体装置100退出掉电模式。
在第三功率门控控制信号PWC3保持高电平的情况下，可以向第三电路组140供电。
在第三功率门控控制信号PWC3保持低电平的情况下(即，在半导体装置100的掉电模式期间)，可以中断向第三电路组140的供电。
尽管上面已经描述了某些实施例，但是本领域技术人员将理解，仅通过示例的方式描述了实施例。因此，不应该基于所描述的实施例来限制功率门控控制电路和具有该功率门控控制电路的半导体装置。相反，当结合以上描述和附图进行描述时，本文中所述的功率门控控制电路和具有该功率门控控制电路的半导体装置仅应由所附权利要求书来限制。

Claims (29)

1.一种功率门控控制电路，包括：
操作时段信号发生电路，其被配置为基于内部时钟信号以及命令移位信号中的一个或多个来产生多个操作时段信号；
时段终止检测电路，其被配置为基于命令信号和所述多个操作时段信号来产生写入时段终止信号和读取时段终止信号；
功率门控时段信号发生电路，其被配置为：基于所述写入时段终止信号、所述读取时段终止信号以及除了所述命令移位信号中的一个或多个之外的其余命令移位信号来产生第一功率门控时段信号和第二功率门控时段信号；以及
功率门控控制信号发生电路，其被配置为基于所述第一功率门控时段信号、所述第二功率门控时段信号和其他信号来产生多个功率门控控制信号，以控制进入和退出半导体装置的掉电模式。
2.根据权利要求1所述的功率门控控制电路，
还包括命令移位电路，其被配置为通过基于所述内部时钟信号而对所述命令信号进行移位来产生所述命令移位信号，
其中，所述命令移位信号具有预定的定时差。
3.根据权利要求2所述的功率门控控制电路，其中，所述命令移位电路包括多个移位单元，每个移位单元都被配置为通过基于所述内部时钟信号之中的第一内部时钟信号和第二内部时钟信号而顺序地对所述命令信号之中的对应命令移位信号进行移位来产生所述命令移位信号之中的对应命令移位信号，所述第二内部时钟信号与所述第一内部时钟信号相比具有相反的相位。
4.根据权利要求1所述的功率门控控制电路，其中，所述多个操作时段信号中的每个参考所述内部时钟信号之中的对应内部时钟信号来限定所述半导体装置的写入操作时段或读取操作时段。
5.根据权利要求1所述的功率门控控制电路，
其中，所述操作时段信号发生电路包括多个操作时段信号发生单元，以及
其中，所述多个操作时段信号发生单元中的每个包括：
多个触发器，其被配置为基于所述内部时钟信号之中的对应内部时钟信号来对所述命令移位信号之中的对应命令移位信号进行移位；以及
多个与运算逻辑，其被配置为通过对相应触发器的输出与前一级的相应与运算逻辑的输出执行与运算来产生所述多个操作时段信号之中的对应操作时段信号。
6.根据权利要求1所述的功率门控控制电路，其中，所述时段终止检测电路包括：
写入时段终止信号发生电路，其被配置为基于所述命令信号中的一个或多个和所述多个操作时段信号中的一个或多个来产生所述写入时段终止信号；以及
读取时段终止信号发生电路，其被配置为基于除了所述命令信号中的一个或多个之外的其余命令信号和除了所述多个操作时段信号中的一个或多个之外的其余操作时段信号来产生所述读取时段终止信号。
7.根据权利要求1所述的功率门控控制电路，其中，所述功率门控时段信号发生电路包括：
第一功率门控时段信号发生单元，其被配置为基于所述写入时段终止信号、上电信号和所述命令移位信号中的一个或多个来产生所述第一功率门控时段信号；以及
第二功率门控时段信号发生单元，其被配置为基于所述读取时段终止信号、所述上电信号和除了所述命令移位信号中的一个或多个之外的其余命令移位信号来产生所述第二功率门控时段信号。
8.根据权利要求1所述的功率门控控制电路，其中，所述功率门控控制信号发生电路包括：
第一功率门控控制信号发生单元，其被配置为基于所述第一功率门控时段信号和复位信号来产生所述多个功率门控控制信号之中的第一功率门控控制信号；
第二功率门控控制信号发生单元，其被配置为基于所述第二功率门控时段信号和所述复位信号来产生所述多个功率门控控制信号之中的第二功率门控控制信号；
第三功率门控控制信号发生单元，其被配置为基于用来控制进入和退出所述多个半导体的掉电模式的信号和所述复位信号来产生所述多个功率门控控制信号之中的第三功率门控控制信号；
第四功率门控控制信号发生单元，其被配置为基于所述第一功率门控时段信号、所述第二功率门控时段信号和所述复位信号来产生所述多个功率门控控制信号之中的第四功率门控控制信号。
9.一种半导体装置，包括：
多个电路组；以及
功率门控控制电路，其被配置为基于所述半导体装置的包括写入操作和读取操作的操作模式来产生多个功率门控控制信号，以选择性地控制对所述多个电路组的供电以及中断所述供电。
10.根据权利要求9所述的半导体装置，其中，分别基于所述多个功率门控控制信号来控制对所述多个电路组的供电和中断所述供电。
11.根据权利要求9所述的半导体装置，其中，所述多个电路组中的任意一个包括：
第一电源线，其被施加有第一电源电压；
第二电源线；
第一开关，其被配置为基于所述多个功率门控控制信号之中的功率门控控制信号来向所述第二电源线提供所述第一电源电压；以及
逻辑电路区，其耦接在所述第二电源线与第一接地线之间。
12.根据权利要求9所述的半导体装置，
其中，所述多个电路组之中的任意一个包括：
接收器，其被配置为通过数据输入/输出焊盘接收从外部设备提供的数据；以及
对齐电路，其被配置为将通过所述接收器接收的所述数据对齐以使所述数据变为并行的，以及
其中，基于所述多个功率门控控制信号之中的对应功率门控控制信号来控制对所述电路组的供电和中断所述供电。
13.根据权利要求9所述的半导体装置，
其中，所述多个电路组中的任意一个包括：
管道锁存器，其被配置为并行地锁存从存储区输出的数据；
串行化器，其被配置为使来自所述管道锁存器的输出串行化；以及
发送器，其被配置为通过数据输入/输出焊盘将来自所述串行化器的输出发送到外部设备，
其中，基于所述多个功率门控控制信号之中的对应功率门控控制信号来控制对所述电路组的供电和中断所述供电。
14.根据权利要求9所述的半导体装置，
其中，所述多个电路组中的任意一个包括：
命令解码器，其被配置为通过对由命令/地址信号和芯片选择信号限定的命令进行解码来产生命令信号；以及
列地址锁存器，其被配置为锁存包括在所述命令/地址信号中的列地址，
其中，基于所述多个功率门控控制信号之中的对应功率门控控制信号来控制对所述电路组的供电和中断所述供电。
15.根据权利要求9所述的半导体装置，
其中，所述多个电路组中的任意一个都包括列解码器，所述列解码器被配置为通过对列地址进行解码来访问存储区之内的列，
其中，基于所述多个功率门控控制信号之中的对应功率门控控制信号来控制对所述电路组的供电和中断所述供电。
16.根据权利要求9所述的半导体装置，
其中，所述多个电路组中的任意一个包括：
行地址锁存器，其被配置为锁存包括在命令/地址信号中的行地址；
刷新控制电路，其被配置为产生用于刷新操作的刷新地址；以及
行解码器，其被配置为通过对行地址进行解码来访问存储区之内的行，
其中，基于所述多个功率门控控制信号之中的对应功率门控控制信号来控制对所述电路组的供电和中断所述供电。
17.根据权利要求9所述的半导体装置，
其中，所述多个电路组之中的第一电路组包括与所述半导体装置的数据写入操作有关的电路元件，
其中，基于所述多个功率门控控制信号之中的第一功率门控控制信号来控制对所述第一电路组的供电和中断对所述第一电路组的供电，以及
其中，所述第一功率门控控制信号在掉电时段和除了所述半导体装置的数据写入操作时段之外的操作时段期间具有第一电平，并且在所述数据写入操作时段期间具有第二电平。
18.根据权利要求17所述的半导体装置，
其中，所述多个电路组之中的第二电路组包括与所述半导体装置的数据读取操作有关的电路元件，
其中，基于所述多个功率门控控制信号之中的第二功率门控控制信号来控制对所述第二电路组的供电和中断对所述第二电路组的供电，以及
其中，所述第二功率门控控制信号在所述掉电时段和除了所述半导体装置的数据读取操作时段之外的操作时段期间具有第一电平，并且在所述数据读取操作时段期间具有第二电平。
19.根据权利要求18所述的半导体装置，
其中，所述多个电路组之中的第三电路组包括与对所述半导体装置的命令和地址进行处理有关的电路元件，
其中，基于所述多个功率门控控制信号之中的第三功率门控控制信号来控制对所述第三电路组的供电和中断对所述第三电路组的供电，以及
其中，所述第三功率门控控制信号在所述半导体装置的所述掉电时段期间具有第一电平，并且在除了所述掉电时段之外的操作时段期间具有第二电平。
20.根据权利要求19所述的半导体装置，
其中，所述多个电路组之中的第四电路组包括与所述半导体装置的数据写入操作和数据读取操作二者有关的电路元件，
其中，基于所述多个功率门控控制信号之中的第四功率门控控制信号来控制对所述第四电路组的供电和中断对所述第四电路组的供电，以及
其中，所述第四功率门控控制信号在所述掉电时段和除了所述半导体装置的所述数据写入操作时段和所述数据读取操作时段二者之外的操作时段期间具有第一电平，并且在所述数据写入操作时段和所述数据读取操作时段二者期间具有第二电平。
21.根据权利要求20所述的半导体装置，
其中，所述多个电路组之中的第五电路组包括与所述半导体装置的行访问操作和刷新操作有关的电路元件，以及
其中，所述第五电路组被配置为不管所述多个功率门控控制信号如何，都被供电。
22.根据权利要求9所述的半导体装置，其中，所述功率门控控制电路包括：
操作时段信号发生电路，其被配置为基于内部时钟信号和命令移位信号中的一个或多个来产生多个操作时段信号；
时段终止检测电路，其被配置为基于命令信号和所述多个操作时段信号来产生写入时段终止信号和读取时段终止信号；
功率门控时段信号发生电路，其被配置为基于所述写入时段终止信号、所述读取时段终止信号和除了所述命令移位信号中的一个或多个之外的其余命令移位信号来产生第一功率门控时段信号和第二功率门控时段信号；以及
功率门控控制信号发生电路，其被配置为基于所述第一功率门控时段信号、所述第二功率门控时段信号和其他信号来产生所述多个功率门控控制信号，以控制进入和退出所述半导体装置的掉电模式。
23.根据权利要求22所述的半导体装置，
还包括命令移位电路，其被配置为通过基于所述内部时钟信号而对所述命令信号进行移位来产生所述命令移位信号，
其中，所述命令移位信号具有预定的定时差。
24.根据权利要求23所述的半导体装置，其中，所述命令移位电路包括多个移位单元，每个移位单元都被配置为通过基于所述内部时钟信号之中的第一内部时钟信号和第二内部时钟信号而顺序地对所述命令信号之中的对应命令移位信号进行移位来产生所述命令移位信号之中的对应命令移位信号，所述第二内部时钟信号与所述第一内部时钟信号相比具有相反的相位。
25.根据权利要求22所述的半导体装置，其中，所述多个操作时段信号中的每个参考所述内部时钟信号之中的对应内部时钟信号来限定所述半导体装置的写入操作时段或读取操作时段。
26.根据权利要求22所述的半导体装置，
其中，所述操作时段信号发生电路包括多个操作时段信号发生单元，以及
其中，所述多个操作时段信号发生单元中的每个包括：
多个触发器，其被配置为基于所述内部时钟信号之中的对应内部时钟信号来对所述命令移位信号之中的对应命令移位信号进行移位；以及
多个与运算逻辑，其被配置为通过对相应触发器的输出与前一级的相应与运算逻辑的输出执行与运算来产生所述多个操作时段信号之中的对应操作时段信号。
27.根据权利要求22所述的半导体装置，其中，所述时段终止检测电路包括：
写入时段终止信号发生电路，其被配置为基于所述命令信号中的一个或多个和所述多个操作时段信号中的一个或多个来产生所述写入时段终止信号；以及
读取时段终止信号发生电路，其被配置为基于除了所述命令信号中的一个或多个之外的其余命令信号和除了所述多个操作时段信号中的一个或多个之外的其余操作时段信号来产生所述读取时段终止信号。
28.根据权利要求22所述的半导体装置，其中，所述功率门控时段信号发生电路包括：
第一功率门控时段信号发生单元，其被配置为基于写入时段终止信号、上电信号以及所述命令移位信号中的一个或多个来产生所述第一功率门控时段信号；以及
第二功率门控时段信号发生单元，其被配置为基于读取时段终止信号、所述上电信号和除了所述命令移位信号中的一个或多个之外的其余命令移位信号来产生所述第二功率门控时段信号。
29.根据权利要求22所述的半导体装置，其中，所述功率门控控制信号发生电路包括：
第一功率门控控制信号发生单元，其被配置为基于所述第一功率门控时段信号和复位信号来产生所述多个功率门控控制信号之中的第一功率门控控制信号；
第二功率门控控制信号发生单元，其被配置为基于所述第二功率门控时段信号和所述复位信号来产生所述多个功率门控控制信号之中的第二功率门控控制信号；
第三功率门控控制信号发生单元，其被配置为基于用来控制进入和退出所述多个半导体的掉电模式的信号和所述复位信号来产生所述多个功率门控控制信号之中的第三功率门控控制信号；
第四功率门控控制信号发生单元，其被配置为基于所述第一功率门控时段信号、所述第二功率门控时段信号和所述复位信号来产生所述多个功率门控控制信号之中的第四功率门控控制信号。
CN202110064203.7A 2020-06-26 2021-01-18 功率门控控制电路及包括功率门控控制电路的半导体装置 Withdrawn CN113848768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0078400 2020-06-26
KR1020200078400A KR20220000587A (ko) 2020-06-26 2020-06-26 파워 게이팅 제어 회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN113848768A true CN113848768A (zh) 2021-12-28

Family

ID=78972183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110064203.7A Withdrawn CN113848768A (zh) 2020-06-26 2021-01-18 功率门控控制电路及包括功率门控控制电路的半导体装置

Country Status (3)

Country Link
US (2) US11322193B2 (zh)
KR (1) KR20220000587A (zh)
CN (1) CN113848768A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000587A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 파워 게이팅 제어 회로 및 이를 포함하는 반도체 장치
JP2022144020A (ja) * 2021-03-18 2022-10-03 ローム株式会社 電源システム
US11574661B1 (en) * 2021-10-14 2023-02-07 Micron Technology, Inc. Shared command shifter systems and methods

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202481B2 (ja) * 1994-05-30 2001-08-27 株式会社東芝 半導体集積回路
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6876252B2 (en) 2003-06-28 2005-04-05 International Business Machines Corporation Non-abrupt switching of sleep transistor of power gate structure
WO2005024910A2 (en) * 2003-09-09 2005-03-17 Robert Eisenstadt Apparatus and method for integrated circuit power management
KR100680975B1 (ko) * 2006-01-13 2007-02-09 주식회사 하이닉스반도체 파워다운 모드 제어 회로
WO2009063584A1 (ja) * 2007-11-13 2009-05-22 Panasonic Corporation プログラマブルデバイス、デバイス制御方法及び情報処理システム
KR100933669B1 (ko) * 2008-04-11 2009-12-23 주식회사 하이닉스반도체 저전력 쉬프트 레지스터 및 이를 포함하는 반도체메모리장치
JP5317900B2 (ja) * 2009-09-14 2013-10-16 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US8736314B2 (en) 2011-03-22 2014-05-27 Wisconsin Alumni Research Foundation Leakage power management using programmable power gating transistors and on-chip aging and temperature tracking circuit
JP2015069333A (ja) * 2013-09-27 2015-04-13 富士通セミコンダクター株式会社 設計方法及び設計プログラム
US9330751B2 (en) * 2014-01-07 2016-05-03 Samsung Electronics Co., Ltd. SRAM wordline driver supply block with multiple modes
JP6475151B2 (ja) * 2015-12-10 2019-02-27 ルネサスエレクトロニクス株式会社 半導体装置及びメモリアクセス制御方法
US10608615B2 (en) * 2016-01-28 2020-03-31 Samsung Electronics Co., Ltd. Semiconductor device including retention reset flip-flop
WO2017208888A1 (ja) * 2016-06-01 2017-12-07 株式会社ソシオネクスト 半導体集積回路装置
CN106849620B (zh) * 2016-12-30 2019-09-13 华为技术有限公司 电压调整方法、控制器和芯片
KR20180122146A (ko) * 2017-05-02 2018-11-12 에스케이하이닉스 주식회사 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템
KR20180127776A (ko) * 2017-05-22 2018-11-30 에스케이하이닉스 주식회사 전원 게이팅 회로를 포함하는 반도체 장치 및 이의 리페어 방법
US11100962B2 (en) * 2017-12-26 2021-08-24 SK Hynix Inc. Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same
US10943626B1 (en) * 2017-12-26 2021-03-09 SK Hynix Inc. Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same
KR102652805B1 (ko) * 2018-03-12 2024-04-01 에스케이하이닉스 주식회사 파워 게이팅 회로 및 그 제어 시스템
KR102564969B1 (ko) * 2018-11-05 2023-08-09 에스케이하이닉스 주식회사 파워 게이팅 시스템 및 이를 포함하는 전자 시스템
KR20220000587A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 파워 게이팅 제어 회로 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
KR20220000587A (ko) 2022-01-04
US20220223200A1 (en) 2022-07-14
US20210407584A1 (en) 2021-12-30
US11776610B2 (en) 2023-10-03
US11322193B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
US6760269B2 (en) Semiconductor memory device capable of generating internal data read timing precisely
US11776610B2 (en) Power gating control circuit and semiconductor apparatus including the power gating control circuit
US9735780B2 (en) Tri-state driver circuits having automatic high-impedance enabling
US20060176078A1 (en) Voltage level shifting circuit and method
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
KR100586557B1 (ko) 센스앰프 오버드라이빙 회로 및 반도체 장치
CN108962311B (zh) 一种顺序进入和退出低功耗状态的sram控制电路及方法
US8547770B2 (en) Semiconductor apparatus and its control method
WO2021173444A1 (en) Power voltage selection circuit
US11002790B2 (en) Power gating system
US8824215B2 (en) Data storage circuit that retains state during precharge
CN110570885A (zh) 无电压电平移位器的驱动电路的方法和设备
US9225322B2 (en) Apparatuses and methods for providing clock signals
KR20040103003A (ko) 글로벌 입출력 스킴을 변경한 메모리 소자
US8283804B2 (en) Semiconductor IC device having power-sharing and method of power-sharing thereof
US6885595B2 (en) Memory device
CN101114522B (zh) 非易失性存储器设备和处理从存储单元读取的数据的方法
US6088289A (en) Circuit and method for controlling a wordline and/or stabilizing a memory cell
US6833741B2 (en) Circuit for controlling an initializing circuit in a semiconductor device
US7782692B2 (en) Single end read module for register files
US9653152B1 (en) Low voltage high sigma multi-port memory control
CN109285578B (zh) 包括动态电压和频率缩放开关的存储器件及其操作方法
US20220165332A1 (en) Semiconductor device
US9659612B1 (en) Semiconductor memory apparatus
KR20190010442A (ko) 동적 전압/주파수 스케일링(dvfs) 스위치를 포함하는 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211228