CN101114522B - 非易失性存储器设备和处理从存储单元读取的数据的方法 - Google Patents

非易失性存储器设备和处理从存储单元读取的数据的方法 Download PDF

Info

Publication number
CN101114522B
CN101114522B CN 200710138330 CN200710138330A CN101114522B CN 101114522 B CN101114522 B CN 101114522B CN 200710138330 CN200710138330 CN 200710138330 CN 200710138330 A CN200710138330 A CN 200710138330A CN 101114522 B CN101114522 B CN 101114522B
Authority
CN
China
Prior art keywords
signal
memory devices
logical value
selected data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200710138330
Other languages
English (en)
Other versions
CN101114522A (zh
Inventor
J·朴
D·S·宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nomonks GmbH
SK Hynix Inc
STMicroelectronics lnc USA
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101114522A publication Critical patent/CN101114522A/zh
Application granted granted Critical
Publication of CN101114522B publication Critical patent/CN101114522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

包括用于把全局数据线驱动器的输入线与电源电压线连接/断开的预充电晶体管的存储器设备比不包括它的存储器设备的功耗耗要高，原因在于即使处于待用状态也存在经过该预充电晶体管的微小但重要的电流。利用在新颖的存储器设备中执行的一种方法，通过仅仅当同时满足页面缓冲器的使能信号被置为有效、选择了低电压运行模式并且所述存储器设备不处于待用状态，或者所述存储器设备处于待用状态但从存储器单元所读取的数据为高电平时，才开启所述预充电晶体管，就解决了这一问题。

Description

非易失性存储器设备和处理从存储单元读取的数据的方法
技术领域
本发明涉及存储器设备，尤其是涉及包括具有改进体系结构的全局数据线驱动器以防止在向存储器设备的全局数据线转移所读取的数据时出错的存储器设备。
背景技术
在所谓的页面模式中组织并运行的非易失性存储器设备包括称为“页面缓冲器”的电路，所述电路专门用于存储要在存储单元阵列的寻址位置编程的数据和要从存储单元阵列的寻址位置读取的数据。所述页面缓冲器包括页面的每个存储单元的数据驱动器，用于输出所读取的数据。
为了理解页面缓冲器在读取操作期间的运行，我们参考图1的经典方案。基本上，在每个读取操作期间，当使能信号PBDO被置为有效(asserted)时，页面缓冲器(PAGE BUFFER)的数据驱动器把从各个存储单元读取的数据DATA转移至该缓冲器的输出节点。
所述数据驱动器的输出被连接到多路复用器COLUMN MUX(列多路复用器)的输入，所述多路复用器选择由地址信号YA<i>、YB<i>和YC<i>所标识的数据驱动器所提供的数据。当第二使能信号DOEN被置为有效时，全局数据线驱动器把该所选择的数据转移至存储器设备的全局数据线。
如图1所示，从存储单元所读取的数据必须经由级联的四个晶体管传播而到达所述全局数据线驱动器。如果该数据处于电源电压电平，则在这些晶体管上的电压降可能是相关的，并且信号nDL可能不会处于足以开启晶体管N0的电压电平。
因此，在这种情况下信号nDL_N会保持高电平，并且因此当第二使能信号DOEN被置为有效时，二输入的反相器就把不正确的数据GDL转移至该存储器设备的全局数据线。当存储器以相对较低的电源电压(例如，1.8V)运行时，就可能会发生这种缺陷。
这一问题在包括如图2所示的全局数据线驱动器的存储器设备的现代体系结构中得以克服。在这些存储器设备中，全局数据线驱动器通常包括预充电晶体管P0，用于把所述全局数据线驱动器的输入线与所述存储器设备的电源电压线连接/断开，当页面缓冲器的数据驱动器的使能信号PBDO被置为有效并且当选择了所述存储器设备的低(电源)电压运行模式时，该预充电晶体管由控制信号PRE_N接通。通常，通过把外部提供的逻辑命令SUPPLY18切换为高电平来选择该低电压运行模式。
利用以上的解决方案，即使当运行在低电压模式时，数据也能够被正确地转移至全局数据线。
不幸的是，人们发现包括图2电路的存储器设备的功耗比包括图1电路的存储器设备要高。
发明内容
申请人进行了广泛的调查得出了以下结论，由于即使在待用状态下也存在经过晶体管P0的微小但重要的电流的原因，包括图2的电路的存储器设备的功耗比包括图1电路的存储器设备的功耗要高。
即使当数据nDL为低电平时，该电流也非常微小，原因在于晶体管P0即使在导电状态也通常具有相对较大的电阻。但是，进行的调查使得把数据nDL为低电平时电流吸收的这种增加归结于预充电晶体管P0更为可信。实际上，在存储器设备中，存在许多全局数据线驱动器，当所述存储器处于待用状态并且所读取的数据nDL为低电平时，由这些全局数据线驱动器所吸收的电流被累加起来。这似乎解释了所观察到的功耗的增加。
根据在本发明的存储器设备中执行的本发明的方法，通过仅仅当同时满足页面缓冲器的使能信号PBDO被置为有效、选择了低电压运行模式并且所述存储器设备不处于待用状态，或者所述存储器设备处于待用状态但从存储单元所读取的数据nDL为高电平时，才开启所述预充电晶体管，就解决了这一问题。该预充电晶体管在所有其他情况下都被安全地关闭。
本发明定义于所附的权利要求之中。
附图说明
将参考所附图对本发明进行描述，其中：
图1示出了已知的全局数据线驱动器；
图2示出了较为新近的全局数据线驱动器；
图3示出了本发明的存储器设备的全局数据线驱动器；
图4是本发明的存储器设备的主要信号的时序图。
具体实施方式
图3示出了本发明的存储器设备的全局数据线驱动器的优选实施例。不同于图2所示的电路，这种新颖的全局数据线驱动器具有预充电控制电路，该预充电控制电路生成控制信号PRE_N，从而仅仅在由于前述介绍中所述原因存在而有必要对该全局数据线驱动器的输入线进行预充电时，才开启预充电晶体管P0。
根据本发明的方法，仅当同时满足外部命令SUPPLY18为高电平(即存储器设备运行于低电压模式)，使能信号PBDO为高电平(即页面缓冲器准备好输出所读取的数据)并且当内部生成的辅助逻辑信号PRE为高电平时，晶体管P0才开启。当待用信号ACTCHIP为高电平时(即存储器设备并不处于待用状态)或当待用信号ACTCHIP为低电平(即存储器设备处于待用状态)但输入到全局数据线驱动器的数据nDL为高电平时，该PRE信号为高电平。
本领域任何技术人员将立即认识到，用于生成辅助信号PRE的电路可以用许多其它的形式来实现，例如使用逻辑门。
图4是图3中用于读取操作的电路的主要信号的样本时序图，在该读取操作期间，存储器设备从活动状态切换至待用状态。
步骤F1：
在页面缓冲器(P2 PMOS和N5 NMOS)的数据驱动器中准备DATA。PBDO信号为“1”(VDD)。YB<i>和YC<i>信号也为“1”，并且它们在所有步骤中都保持在高逻辑电平。地址信号YA<i>为“0”(GND)，因此不执行从第i个页面缓冲器的数据转移。相反，地址信号YA<i-1>为“1”，因此选择第(i-1)个页面缓冲器(P2’PMOS和N5’NMOS)。页面缓冲器的选择是按顺序进行的，因此信号YA<i-1>和YA<i>不能够都为活动的。所读取的数据DATA’经过NMOS晶体管N1’、N2’、N3和N4被转移至全局数据线驱动器的输入线nDL。信号SUPPLY18信号在所有步骤期间都为“1”，用于选择低电压运行模式。存储器设备在执行读取操作中，因此它处于活动状态(信号ACTCHIP为“1”)。第二使能信号DOEN为“1”，并且全局数据线驱动器根据DATA的值来驱动全局数据线GDL。
如果DATA为“0”并且DATA’为“1”因此线nDL为“0”，那么它的被反转的复制品nDL_N为“1”，并且在全局数据线GDL上输出的数据为“1”。如果DATA为“1”并且DATA’为“0”，线nDL为“1”，那么它的反转的复制品nDL_N为“0”，并且在全局数据线GDL上输出的数据为“0”。因为信号ACTCHIP为“1”，所以无论DATA’的值是多少，辅助信号PRE均为“1”，因此PRE_N节点为“0”并且PMOS晶体管P0处于导电状态。
步骤F2：
地址信号YA<i-1>为“0”并且YA<i>为“1”，并且这些电平在步骤3期间保持恒定。数据DATA经过NMOS晶体管N1、N2、N3和N4转移，并且线nDL、nDL_N和GDL被充电为相反的值。
辅助信号PRE和控制信号PRE_N保持它们在步骤F1中的值。因此，PMOS晶体管P0仍然为开启的。万一DATA为“L”，即nDL为“H”，这有助于对nDL进行充电。
步骤F3：
选择信号ACTCHIP切换至“0”，因此该存储器设备进入待用状态。因而，辅助信号PRE为信号nDL_N的反转的复制品，原因在于PMOS晶体管P4或NMOS晶体管N7与PMOS晶体管P5和NMOS晶体管N6一起都处于导电状态。
如果DATA为“0”，nDL信号为“1”并且nDL_N为“0”，则辅助信号PRE为“1”，如在步骤F2中的那样。控制信号PRE_N为“0”并且PMOS晶体管P0仍然处于导电状态并对线nDL进行充电。实际上，线nDL被锁存在值“1”。
如果DATA为“1”，nDL信号为“0”并且nDL_N为“1”，则辅助信号PRE从“1”切换至“0”，并且控制信号PRE_N从“0”切换至“1”。因此，PMOS晶体管P0关断，并且没有电流消耗。
利用本发明的新颖的全局数据线驱动器，当该存储器设备处于待用状态并且数据nDL为低电平时，预充电晶体管P0保持在关断状态。对比性的测试已证明：在待用状态期间，配备有根据本发明的那种条件的预充电晶体管的存储器设备的功耗被显著地降低了。

Claims (21)

1.一种在页面模式中运行的非易失性存储器设备，包括：
页面缓冲器，包括由第一使能信号所使能以从其输出数据的多个数据输出驱动器，
选择多路复用器，由多个地址信号控制，以选择从所述多个数据输出驱动器之一输出的数据，以及
全局数据线驱动器，与所述选择多路复用器的输出耦合，以便基于第二使能信号来转移所选数据，所述全局数据线驱动器包括：
用于接收来自所述选择多路复用器的所选数据的输入线，
预充电晶体管，由预充电控制信号导通，以把所述输入线连接至所述存储器设备的电源线，以及
预充电控制电路，基于接收所述第一使能信号、用来选择所述非易失性存储器设备的低电压运行模式的命令信号、所选数据的反转的复制品以及用于把所述非易失性存储器设备设置在待用状态的待用信号来生成所述预充电控制信号，其中所述预充电控制信号与所述第一使能信号、所述命令信号、所选数据的所述反转的复制品和所述待用信号的状态相关，以选择性地开启所述预充电晶体管。
2.如权利要求1所述的非易失性存储器设备，其中所述全局数据线驱动器还包括：
耦合到所述输入线以接收所选数据的第一反相器；
耦合到所述第一反相器以接收所选数据的反转的复制品的内部线；
耦合到所述内部线并且由第二使能信号控制以转移所选数据的所述反转的复制品的第二反相器；以及
用于接收所转移的所选数据的反转的复制品的输出线。
3.如权利要求1所述的非易失性存储器设备，其中所述预充电控制电路包括用于接收所选数据的所述反转的复制品和用于把所述非易失性存储器设备设置在待用状态的待用信号的二输入的反相器，所述二输入的反相器包括用于提供辅助信号的输出。
4.如权利要求3所述的非易失性存储器设备，其中当所述待用信号的逻辑值为低并且所选数据的所述反转的复制品的逻辑值为低时，所述辅助信号的逻辑值为高。
5.如权利要求3所述的非易失性存储器设备，其中当所述待用信号的逻辑值为低并且所选数据的所述反转的复制品的逻辑值为高时，所述辅助信号的逻辑值为低。
6.如权利要求3所述的非易失性存储器设备，其中当所述待用信号的逻辑值为高时，所述辅助信号的逻辑值为浮空。
7.如权利要求3所述的非易失性存储器设备，其中所述预充电控制电路还包括：
开关，用于当所述待用信号的逻辑值为高时把所述二输入的反相器的输出连接至所述存储器设备的电源线；和
与非门，用于接收所述辅助信号、所述第一使能信号和所述命令信号作为输入，所述命令信号的逻辑值为高，以选择所述非易失性存储器设备的低电压运行模式，所述与非门包括用于向所述预充电晶体管提供所述预充电控制信号的输出。
8.一种存储器设备，包括：
存储器阵列；
耦合到所述存储器阵列并包括多个数据输出驱动器的页面缓冲器，所述多个数据输出驱动器由第一使能信号所使能，以从所述存储器阵列输出数据；
选择多路复用器，由多个地址信号控制，以选择从所述多个数据输出驱动器之一输出的数据；以及
全局数据线驱动器，耦合到所述选择多路复用器的输出，以基于第二使能信号来转移所选数据，所述全局数据线驱动器包括：
用于接收来自所述选择多路复用器的所选数据的输入线，
由预充电控制信号导通以把所述输入线连接到所述存储器设备的电源线的预充电晶体管，以及
预充电控制电路，基于接收所述第一使能信号、用于选择所述存储器设备的低电压运行模式的命令信号、所选数据的反转的复制品以及把所述存储器设备设置在待用状态的待用信号来产生所述预充电控制信号，其中所述预充电控制信号与所述第一使能信号、所述命令信号、所选数据的所述反转的复制品和所述待用信号的状态相关，以选择性地开启所述预充电晶体管。
9.根据权利要求8所述的存储器设备，其中所述全局数据线驱动器还包括：
耦合到所述输入线以接收所选数据的第一反相器；
耦合到所述第一反相器以接收所选数据的反转的复制品的内部线；
耦合到所述内部线并由第二使能信号控制以转移所选数据的反转的复制品的第二反相器；以及
用于接收所转移的所选数据的反转的复制品的输出线。
10.根据权利要求8所述的存储器设备，其中所述预充电控制电路包括用于接收所选数据的反转的复制品和把所述存储器设备设置在待用状态的待用信号的二输入的反相器，所述二输入的反相器包括用于提供辅助信号的输出。
11.根据权利要求10所述的存储器设备，其中当所述待用信号的逻辑值为低并且所选数据的反转的复制品的逻辑值为低时，所述辅助信号的逻辑值为高。
12.根据权利要求10所述的存储器设备，其中当所述待用信号的逻辑值为低并且所选数据的反转的复制品的逻辑值为高时，所述辅助信号的逻辑值为低。
13.根据权利要求10所述的存储器设备，其中当所述待用信号的逻辑值为高时，所述辅助信号的逻辑值为浮空。
14.根据权利要求10所述的存储器设备，其中所述预充电控制电路还包括：
用于当所述待用信号的逻辑值为高时把所述二输入的反相器的输出连接到所述存储器设备的电源线的开关；以及
用于接收所述辅助信号、所述第一使能信号以及所述命令信号作为输入的与非门，所述命令信号的逻辑值为高，以选择所述存储器设备的低电压运行模式，所述与非门包括用于向所述预充电晶体管提供所述预充电控制信号的输出。
15.一种处理从在页面模式中运行的存储器设备所读取的数据的方法，所述存储器设备包括页面缓冲器、耦合到所述页面缓冲器的选择多路复用器以及耦合到所述选择多路复用器的全局数据线驱动器，所述方法包括：
提供具有预充电晶体管和预充电拉制电路的所述全局数据线驱动器，所述预充电晶体管由预充电控制信号导通，以把所述全局数据线驱动器的输入线连接到所述存储器设备的电源线，所述预充电控制电路用于基于接收第一使能信号、用于选择所述存储器设备的低电压运行模式的命令信号和所选数据的反转的复制品以及把所述存储器设备设置在待用状态的待用信号来产生所述预充电控制信号，其中所述预充电控制信号与所述第一使能信号、所述命令信号、所选数据的所述反转的复制品和所述待用信号的状态相关，以选择性地开启所述预充电晶体管；
基于所述第一使能信号，输出来自包括多个数据输出驱动器的所述页面缓冲器的数据；
基于施加到所述选择多路复用器的多个地址信号，选择从所述多个数据输出驱动器之一输出的数据；以及
把来自所述选择多路复用器的所选数据转移到所述全局数据线驱动器的所述输入线。
16.根据权利要求15所述的方法，其中所述全局数据线驱动器还包括：
耦合到所述输入线的第一反相器，用于接收所选数据；
耦合到所述第一反相器的内部线，用于接收所选数据的反转的复制品；
耦合到所述内部线并由第二使能信号控制的第二反相器，用于转移所选数据的反转的复制品；以及
用于接收所转移的所选数据的反转的复制品的输出线。
17.根据权利要求15所述的方法，其中所述预充电控制电路包括用于接收所选数据的反转的复制品和把所述存储器设备设置在待用状态的待用信号的二输入的反相器，所述二输入的反相器包括用于提供辅助信号的输出。
18.根据权利要求17所述的方法，其中当所述待用信号的逻辑值为低并且所选数据的反转的复制品的逻辑值为低时，所述辅助信号的逻辑值为高。
19.根据权利要求17所述的方法，其中当所述待用信号的逻辑值为低并且所选数据的反转的复制品的逻辑值为高时，所述辅助信号的逻辑值为低。
20.根据权利要求17所述的方法，其中当所述待用信号的逻辑值为高时，所述辅助信号的逻辑值为浮空。
21.根据权利要求17所述的方法，其中所述预充电控制电路还包括：
用于当所述待用信号的逻辑值为高时把所述二输入的反相器的输出连接到所述存储器设备的电源线的开关；以及
用于接收所述辅助信号、所述第一使能信号以及所述命令信号作为输入的与非门，所述命令信号的逻辑值为高，以选择所述存储器设备的低电压运行模式，所述与非门包括用于向所述预充电晶体管提供所述预充电控制信号的输出。
CN 200710138330 2006-07-28 2007-07-27 非易失性存储器设备和处理从存储单元读取的数据的方法 Active CN101114522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20060425537 EP1883073B1 (en) 2006-07-28 2006-07-28 Non-volatile memory device and method of handling a datum read from a memory cell
EP06425537.5 2006-07-28

Publications (2)

Publication Number Publication Date
CN101114522A CN101114522A (zh) 2008-01-30
CN101114522B true CN101114522B (zh) 2013-05-29

Family

ID=37564208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710138330 Active CN101114522B (zh) 2006-07-28 2007-07-27 非易失性存储器设备和处理从存储单元读取的数据的方法

Country Status (3)

Country Link
EP (1) EP1883073B1 (zh)
CN (1) CN101114522B (zh)
DE (1) DE602006004038D1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046125A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
US10236851B2 (en) * 2016-11-17 2019-03-19 Mediatek Inc. Wide bandwidth variable gain amplifier and exponential function generator
CN109308928B (zh) * 2017-07-28 2020-10-27 华邦电子股份有限公司 存储器装置的行解码器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485852A (zh) * 2002-08-20 2004-03-31 ��ʿͨ��ʽ���� 半导体存储器
CN1591690A (zh) * 2003-04-25 2005-03-09 株式会社东芝 半导体集成电路装置和ic卡
CN1637947A (zh) * 2004-01-07 2005-07-13 三星电子株式会社 半导体存储器件及其数据读取和写入方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112183A (ja) * 1996-10-08 1998-04-28 Nec Corp 半導体記憶装置
KR100388317B1 (ko) * 1998-12-28 2003-10-10 주식회사 하이닉스반도체 반도체메모리소자
US7295481B2 (en) * 2003-10-16 2007-11-13 International Business Machines Corporation Power saving by disabling cyclic bitline precharge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485852A (zh) * 2002-08-20 2004-03-31 ��ʿͨ��ʽ���� 半导体存储器
CN1591690A (zh) * 2003-04-25 2005-03-09 株式会社东芝 半导体集成电路装置和ic卡
CN1637947A (zh) * 2004-01-07 2005-07-13 三星电子株式会社 半导体存储器件及其数据读取和写入方法

Also Published As

Publication number Publication date
EP1883073B1 (en) 2008-12-03
CN101114522A (zh) 2008-01-30
EP1883073A1 (en) 2008-01-30
DE602006004038D1 (de) 2009-01-15

Similar Documents

Publication Publication Date Title
EP1982413B1 (en) Voltage level shifter circuit
US9928901B2 (en) SRAM with first and second precharge circuits
US8665657B2 (en) Semiconductor memory device
US8331188B2 (en) Semiconductor storage device and electric apparatus
JP5951357B2 (ja) フル・スイング・メモリ・アレイを読み出すための方法及び装置
CN105989878A (zh) 一种记忆细胞及具所述记忆细胞的内容可定址记忆体
CN101114522B (zh) 非易失性存储器设备和处理从存储单元读取的数据的方法
US9293181B2 (en) Block selection circuit and semiconductor device having the same
US7129768B2 (en) Fuse circuit
US8547770B2 (en) Semiconductor apparatus and its control method
CN101178931A (zh) 一种可实现高速写和窗口写的低功耗sram电路结构设计
US8098531B2 (en) Semiconductor memory device
US7532512B2 (en) Non-volatile memory device and method of handling a datum read from a memory cell
KR100784108B1 (ko) 데이터 입력 에러를 감소시키는 기능을 가지는 플래시메모리 소자 및 그 데이터 입력 동작 방법
JP2010113777A (ja) 半導体記憶装置及びそのリードアクセス方法
US7085178B1 (en) Low-power memory write circuits
CN112652337A (zh) 存储器的行译码器
WO2012087473A2 (en) Nor logic word line selection
JP2012147278A (ja) 半導体装置
US7397722B1 (en) Multiple block memory with complementary data path
US9659612B1 (en) Semiconductor memory apparatus
KR0157288B1 (ko) 고주파동작용 반도체 메모리장치의 라이트패스 제어방법
CN118069336A (zh) 内存装置
JP2004193770A (ja) 半導体集積回路、およびそれを用いた半導体記憶装置
JPH06203582A (ja) 集積回路中の信号伝達回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR, INC.

Effective date: 20120802

Owner name: ST MICROELECTRONICS INC.

Free format text: FORMER OWNER: ST MICROELECTRONICS ASIA

Effective date: 20120802

Owner name: NUMONYX B. V.

Free format text: FORMER OWNER: ST MICROELECTRONICS INC.

Effective date: 20120802

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: NUMONYX B. V.

Effective date: 20120802

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120802

Address after: Idaho

Applicant after: MICRON TECHNOLOGY, Inc.

Address before: Swiss basil

Applicant before: Nomonks GmbH

Effective date of registration: 20120802

Address after: Swiss basil

Applicant after: Nomonks GmbH

Address before: Geneva, Switzerland

Applicant before: STMicroelectronics, Inc.

Co-applicant before: HYNIX SEMICONDUCTOR Inc.

Effective date of registration: 20120802

Address after: Geneva, Switzerland

Applicant after: STMicroelectronics, Inc.

Co-applicant after: HYNIX SEMICONDUCTOR Inc.

Address before: Singapore Singapore

Applicant before: STMicroelectronics Asia Pacific Pte. Ltd.

Co-applicant before: HYNIX SEMICONDUCTOR Inc.

C14 Grant of patent or utility model
GR01 Patent grant