JPH09179666A - メモリ保護回路 - Google Patents
メモリ保護回路Info
- Publication number
- JPH09179666A JPH09179666A JP7336483A JP33648395A JPH09179666A JP H09179666 A JPH09179666 A JP H09179666A JP 7336483 A JP7336483 A JP 7336483A JP 33648395 A JP33648395 A JP 33648395A JP H09179666 A JPH09179666 A JP H09179666A
- Authority
- JP
- Japan
- Prior art keywords
- power
- flash memory
- power supply
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 フラッシュメモリの内部動作中に電源の遮断
が発生した場合に、その動作を最後まで終了させること
ができるメモリ保護回路を提供することを目的とする。 【解決手段】 内部に順序回路を含むフラッシュメモリ
１４に対して、少なくともフラッシュメモリ１４の内部
動作を実行することができるだけの電源を蓄積すること
ができる電源蓄積手段１３と、この電源蓄積手段１３に
蓄積された電源を他の電気部品１５によって消費される
ことを防止する逆流防止手段１２を備える。
が発生した場合に、その動作を最後まで終了させること
ができるメモリ保護回路を提供することを目的とする。 【解決手段】 内部に順序回路を含むフラッシュメモリ
１４に対して、少なくともフラッシュメモリ１４の内部
動作を実行することができるだけの電源を蓄積すること
ができる電源蓄積手段１３と、この電源蓄積手段１３に
蓄積された電源を他の電気部品１５によって消費される
ことを防止する逆流防止手段１２を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、異常な電源遮断時
にもフラッシュメモリ内部の状態遷移回路のマシンサイ
クルを完結させることができるメモリ保護回路に関する
ものである。
にもフラッシュメモリ内部の状態遷移回路のマシンサイ
クルを完結させることができるメモリ保護回路に関する
ものである。
【０００２】
【従来の技術】近年、フラッシュメモリの発達にはめざ
ましいものがあり、このフラッシュメモリを用いた様々
な電子回路が提案されている。以下に従来のメモリ保護
回路について説明する。
ましいものがあり、このフラッシュメモリを用いた様々
な電子回路が提案されている。以下に従来のメモリ保護
回路について説明する。
【０００３】図３は従来のメモリ保護回路の構成図であ
る。図３において１は電子回路全体に対して電源を供給
する主電源回路、２は主電源回路１の電源供給線に直接
接続される電源安定化回路、３は主電源回路１に接続さ
れるフラッシュメモリ、４は主電源回路１に接続される
フラッシュメモリ以外の電気回路を意味する他の電気部
品である。
る。図３において１は電子回路全体に対して電源を供給
する主電源回路、２は主電源回路１の電源供給線に直接
接続される電源安定化回路、３は主電源回路１に接続さ
れるフラッシュメモリ、４は主電源回路１に接続される
フラッシュメモリ以外の電気回路を意味する他の電気部
品である。
【０００４】次に上記のように構成されたメモリ保護回
路の動作を説明する。主電源回路１の発生する電圧が何
らかの理由で一時的に低下した場合に電源安定化回路２
によって蓄積された電源が一時的にフラッシュメモリに
供給される。また、フラッシュメモリ自身が電力を消費
する場合にも電源供給線の電気抵抗により、わずかに電
源電圧の低下が発生する可能性があるが、これも上記の
場合と同様に、電源安定化回路２によって一時的に電源
が供給され、フラッシュメモリ３に対する電源が安定し
て供給される。
路の動作を説明する。主電源回路１の発生する電圧が何
らかの理由で一時的に低下した場合に電源安定化回路２
によって蓄積された電源が一時的にフラッシュメモリに
供給される。また、フラッシュメモリ自身が電力を消費
する場合にも電源供給線の電気抵抗により、わずかに電
源電圧の低下が発生する可能性があるが、これも上記の
場合と同様に、電源安定化回路２によって一時的に電源
が供給され、フラッシュメモリ３に対する電源が安定し
て供給される。
【０００５】
【発明が解決しようとする課題】近年のフラッシュメモ
リには内部に順序回路を備え書き込みサイクルに対して
は特定の手続きを経てなされるものが増加している。ま
た更に内部に小容量のバッファを備え一時的に書き込み
データをバッファに蓄積してからメモリセルに書き込み
を行うものもある。しかしながら従来のメモリ保護回路
では一時的な電源電圧の低下に対しては電源安定化回路
２によってフラッシュメモリ３の動作を保証することが
できるものの、ある一定期間よりも長い電源電圧の低
下、或いは電源の遮断に対しては蓄積された電源を急速
に他の電気部品４によって消費されるため、フラッシュ
メモリの動作を持続させることができない。従って上記
のような順序回路を含むフラッシュメモリの場合、電気
回路内のＣＰＵ等によりバスサイクルとしての書き込み
動作が終了した後で電源の遮断が発生した場合には、書
き込んだはずのデータが、消滅してしまうといった問題
を有していた。
リには内部に順序回路を備え書き込みサイクルに対して
は特定の手続きを経てなされるものが増加している。ま
た更に内部に小容量のバッファを備え一時的に書き込み
データをバッファに蓄積してからメモリセルに書き込み
を行うものもある。しかしながら従来のメモリ保護回路
では一時的な電源電圧の低下に対しては電源安定化回路
２によってフラッシュメモリ３の動作を保証することが
できるものの、ある一定期間よりも長い電源電圧の低
下、或いは電源の遮断に対しては蓄積された電源を急速
に他の電気部品４によって消費されるため、フラッシュ
メモリの動作を持続させることができない。従って上記
のような順序回路を含むフラッシュメモリの場合、電気
回路内のＣＰＵ等によりバスサイクルとしての書き込み
動作が終了した後で電源の遮断が発生した場合には、書
き込んだはずのデータが、消滅してしまうといった問題
を有していた。
【０００６】
【課題を解決するための手段】本発明は上記した問題点
を解決するため、主電源装置から電源を供給するフラッ
シュメモリを使用し、内部に状態遷移回路を備えるフラ
ッシュメモリのためのメモリ保護回路であって、前記フ
ラッシュメモリに対して少なくとも前記状態遷移回路の
一マシンサイクルを実行することができるだけの電源を
蓄積することができる電源蓄積手段と、この電源蓄積手
段に蓄積された電源を前記フラッシュメモリ以外の電気
部品によって消費されることを防止する逆流防止手段を
備え、前記電源蓄積手段は前記フラッシュメモリの電源
端子に直接接続され、前記電源蓄積手段は前記逆流防止
手段を介して前記主電源装置に接続される。
を解決するため、主電源装置から電源を供給するフラッ
シュメモリを使用し、内部に状態遷移回路を備えるフラ
ッシュメモリのためのメモリ保護回路であって、前記フ
ラッシュメモリに対して少なくとも前記状態遷移回路の
一マシンサイクルを実行することができるだけの電源を
蓄積することができる電源蓄積手段と、この電源蓄積手
段に蓄積された電源を前記フラッシュメモリ以外の電気
部品によって消費されることを防止する逆流防止手段を
備え、前記電源蓄積手段は前記フラッシュメモリの電源
端子に直接接続され、前記電源蓄積手段は前記逆流防止
手段を介して前記主電源装置に接続される。
【０００７】
【発明の実施の形態】上記した構成により、ＣＰＵ等に
よりデータ転送が行われた後で電源の遮断が発生した場
合にもフラッシュメモリの電源を一定の期間保証するこ
とにより、データの書き込みを保証することができる。
よりデータ転送が行われた後で電源の遮断が発生した場
合にもフラッシュメモリの電源を一定の期間保証するこ
とにより、データの書き込みを保証することができる。
【０００８】以下に、本発明の一実施の形態を図面を参
照して説明する。図１は本発明の一実施の形態における
メモリ保護回路の構成図、図２は同具体的構成図であ
る。図１において１１は回路全体に電源を供給する主電
源回路、１２は主電源回路１１の＋側端子に接続される
逆流防止手段、１３は逆流防止手段１２を介して主電源
回路１１の＋側端子に接続され、また他端を主電源回路
１１の−側端子に接続される電源蓄積手段、１４は電源
蓄積手段１３と並列に接続されるフラッシュメモリ、１
５は主電源回路１１に接続されるフラッシュメモリ１４
以外の電気回路をまとめて表現する他の電気部品であ
る。
照して説明する。図１は本発明の一実施の形態における
メモリ保護回路の構成図、図２は同具体的構成図であ
る。図１において１１は回路全体に電源を供給する主電
源回路、１２は主電源回路１１の＋側端子に接続される
逆流防止手段、１３は逆流防止手段１２を介して主電源
回路１１の＋側端子に接続され、また他端を主電源回路
１１の−側端子に接続される電源蓄積手段、１４は電源
蓄積手段１３と並列に接続されるフラッシュメモリ、１
５は主電源回路１１に接続されるフラッシュメモリ１４
以外の電気回路をまとめて表現する他の電気部品であ
る。
【０００９】図２は図１に示したメモリ保護回路を更に
具体的に示したものである。図２において、２１は主電
源回路、２２は逆流防止手段を実現するダイオード、２
３は電源蓄積手段を実現するコンデンサ、２４はコンデ
ンサ２３に並列に接続されるフラッシュメモリ、２５は
フラッシュメモリ２４以外の他の電気部品、更に２６は
フラッシュメモリ２４に内蔵される順序回路、２７は順
序回路２６を介してデータの供給を受けるメモリアレイ
である。
具体的に示したものである。図２において、２１は主電
源回路、２２は逆流防止手段を実現するダイオード、２
３は電源蓄積手段を実現するコンデンサ、２４はコンデ
ンサ２３に並列に接続されるフラッシュメモリ、２５は
フラッシュメモリ２４以外の他の電気部品、更に２６は
フラッシュメモリ２４に内蔵される順序回路、２７は順
序回路２６を介してデータの供給を受けるメモリアレイ
である。
【００１０】上記のように構成された本発明の一実施の
形態におけるメモリ保護回路について以下にその動作を
説明する。図２において、通常は主電源回路２１から電
源が供給され、ダイオード２２を介してフラッシュメモ
リ２４に電源として供給される。同時にコンデンサ２３
に対しても電源が供給され、電荷が蓄積される。
形態におけるメモリ保護回路について以下にその動作を
説明する。図２において、通常は主電源回路２１から電
源が供給され、ダイオード２２を介してフラッシュメモ
リ２４に電源として供給される。同時にコンデンサ２３
に対しても電源が供給され、電荷が蓄積される。
【００１１】次に何らかの異常によって主電源回路２１
からの電源供給が遮断された場合の動作を説明する。電
源が遮断された瞬間、フラッシュメモリ２４は順序回路
２６によってデータを受理しメモリアレイ２７に対して
データを転送している最中である可能性が考えられる。
この時コンデンサ２３に対して蓄積された電源がフラッ
シュメモリ２４に対して供給される。この時ダイオード
２２によって電流が逆流することを防いでいるため、コ
ンデンサ２３に蓄積された電源が他の電気部品２５によ
って消費されることはない。従ってコンデンサ２３に蓄
積された電源はフラッシュメモリ２４に対してのみ供給
される。このコンデンサ２３から供給される電源によっ
て順序回路２６は電源遮断後も動作を続け、データのメ
モリセルアレイ２７への転送を終了する。
からの電源供給が遮断された場合の動作を説明する。電
源が遮断された瞬間、フラッシュメモリ２４は順序回路
２６によってデータを受理しメモリアレイ２７に対して
データを転送している最中である可能性が考えられる。
この時コンデンサ２３に対して蓄積された電源がフラッ
シュメモリ２４に対して供給される。この時ダイオード
２２によって電流が逆流することを防いでいるため、コ
ンデンサ２３に蓄積された電源が他の電気部品２５によ
って消費されることはない。従ってコンデンサ２３に蓄
積された電源はフラッシュメモリ２４に対してのみ供給
される。このコンデンサ２３から供給される電源によっ
て順序回路２６は電源遮断後も動作を続け、データのメ
モリセルアレイ２７への転送を終了する。
【００１２】
【発明の効果】以上のように本発明のメモリ保護回路に
よれば、逆流防止手段により電源蓄積手段に蓄えた電源
をフラッシュメモリにのみ供給することで小さい容量の
蓄積素子で電源を供給し、書き込み処理のための順序回
路の動作を電源遮断後も持続することにより、データ転
送が終了したデータは必ずメモリアレイに書き込むこと
を保証し、フラッシュメモリの特徴である不揮発性を最
大限に利用することができる。
よれば、逆流防止手段により電源蓄積手段に蓄えた電源
をフラッシュメモリにのみ供給することで小さい容量の
蓄積素子で電源を供給し、書き込み処理のための順序回
路の動作を電源遮断後も持続することにより、データ転
送が終了したデータは必ずメモリアレイに書き込むこと
を保証し、フラッシュメモリの特徴である不揮発性を最
大限に利用することができる。
【図１】本発明の一実施の形態におけるメモリ保護回路
の構成図
の構成図
【図２】本発明の一実施の形態におけるメモリ保護回路
の具体的構成図
の具体的構成図
【図３】従来のメモリ保護回路の構成図
１１ 主電源回路 １２ 逆流防止手段 １３ 電源蓄積手段 １４ フラッシュメモリ １５ 他の電気部品 ２１ 主電源回路 ２２ ダイオード ２３ コンデンサ ２４ フラッシュメモリ ２５ 他の電気部品 ２６ 順序回路 ２７ メモリアレイ
Claims (1)
- 【請求項１】主電源装置から電源を供給するフラッシュ
メモリを使用し、内部に状態遷移回路を備えるフラッシ
ュメモリのためのメモリ保護回路であって、前記フラッ
シュメモリに対して少なくとも前記状態遷移回路の一マ
シンサイクルを実行することができるだけの電源を蓄積
することができる電源蓄積手段と、この電源蓄積手段に
蓄積された電源を前記フラッシュメモリ以外の電気部品
によって消費されることを防止する逆流防止手段を備
え、前記電源蓄積手段は前記フラッシュメモリの電源端
子に直接接続され、前記電源蓄積手段は前記逆流防止手
段を介して前記主電源装置に接続されることを特徴とす
るメモリ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7336483A JPH09179666A (ja) | 1995-12-25 | 1995-12-25 | メモリ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7336483A JPH09179666A (ja) | 1995-12-25 | 1995-12-25 | メモリ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09179666A true JPH09179666A (ja) | 1997-07-11 |
Family
ID=18299605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7336483A Pending JPH09179666A (ja) | 1995-12-25 | 1995-12-25 | メモリ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09179666A (ja) |
-
1995
- 1995-12-25 JP JP7336483A patent/JPH09179666A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519663A (en) | Preservation system for volatile memory with nonvolatile backup memory | |
| CN1825732B (zh) | 电源切换电路 | |
| US6693840B2 (en) | Non-volatile semiconductor memory device with enhanced erase/write cycle endurance | |
| JP5820779B2 (ja) | 車載用電源装置 | |
| CN1941542A (zh) | 电源供电电路 | |
| JPH0695350B2 (ja) | Ｉｃメモリカード用バッテリ回路 | |
| EP0826218B1 (en) | A modular cache memory battery backup system | |
| JPH0693253B2 (ja) | Ｉｃメモリカード用バッテリ回路 | |
| US7130224B2 (en) | Composite storage circuit and semiconductor device having the same composite storage circuit | |
| JPH09179666A (ja) | メモリ保護回路 | |
| WO2003067602A1 (fr) | Circuit memoire composite et dispositif semi-conducteur comprenant ce circuit | |
| JP2007156864A (ja) | データ保持装置 | |
| US10044219B2 (en) | Power supply apparatus | |
| JP4311837B2 (ja) | 電源供給回路 | |
| US6822346B2 (en) | Battery backed memory with battery disconnect for improved battery life | |
| US6163846A (en) | Method and circuit for backing up memory and calender | |
| JPS60245012A (ja) | Ｃｐｕおよびメモリのバツクアツプ電源回路 | |
| CN210490828U (zh) | 一种bmc延时断电电路 | |
| TWM330669U (en) | Protective circuit for power outage system | |
| JP2007259588A (ja) | 消費電力削減回路 | |
| JPH09322430A (ja) | バックアップ回路 | |
| KR100207824B1 (ko) | 메모리의 백업시간 연장을 위한 백업 배터리 회로 | |
| JPH11167794A (ja) | 半導体記憶装置及びそのバックアップ方法 | |
| JPH10312228A (ja) | バックアップ回路 | |
| JP5381864B2 (ja) | フラッシュメモリ用電源装置 |