JP5381864B2 - フラッシュメモリ用電源装置 - Google Patents

フラッシュメモリ用電源装置 Download PDF

Info

Publication number
JP5381864B2
JP5381864B2 JP2010078412A JP2010078412A JP5381864B2 JP 5381864 B2 JP5381864 B2 JP 5381864B2 JP 2010078412 A JP2010078412 A JP 2010078412A JP 2010078412 A JP2010078412 A JP 2010078412A JP 5381864 B2 JP5381864 B2 JP 5381864B2
Authority
JP
Japan
Prior art keywords
flash memory
power supply
transformer
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010078412A
Other languages
English (en)
Other versions
JP2011210322A5 (ja
JP2011210322A (ja
Inventor
正裕 山藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010078412A priority Critical patent/JP5381864B2/ja
Publication of JP2011210322A publication Critical patent/JP2011210322A/ja
Publication of JP2011210322A5 publication Critical patent/JP2011210322A5/ja
Application granted granted Critical
Publication of JP5381864B2 publication Critical patent/JP5381864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、フラッシュメモリに電源を供給するためのフラッシュメモリ用電源装置に関するものである。
従来技術としては、所定の電圧を発生する電圧発生装置とフラッシュメモリとをフラッシュメモリ用電源装置を介して接続するものがある。このフラッシュメモリ用電源装置は、電圧発生装置が出力する電圧を変圧する変圧部と、電圧発生装置側に接続されたコンデンサとを備える。このコンデンサは電圧発生装置が出力する電源電圧の変動を緩和するものである。なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特表2005−532620号公報
近年、フラッシュメモリの多値化等の要因でフラッシュメモリへのデータ書込、または、消去(以下、メモリアクセス)に要する時間(以下、メモリアクセス必要時間)が長くなりつつある。これに伴い、電源の遮断などの電圧発生装置が出力する電源電圧の変動が起こっても確実にメモリアクセスを完了するためにコンデンサが大容量化している。
このコンデンサが大容量化にともない従来のフラッシュメモリ用電源装置は以下のような問題がある。
フラッシュメモリは電源をオフした際に少なくとも1度、電源電圧が所定の電圧以下にしないと、電源電圧を再びオン状態に復帰させた際に誤作動を起こす。この現象は「ブラウンアウト」と呼ばれている。電源電圧がオフされると変圧部はコンデンサに蓄積された電荷に起因して電圧を出力する。このため、フラッシュメモリの電源電圧が所定の電圧以下ならない。コンデンサが小容量の場合は放電までの時間が短いため問題になりにくいが、近年のコンデンサ大容量化にともない、電源電圧が所定の電圧以下ならないためブラウンアウトが問題となっている。本発明は、従来の問題を解決するためになされたもので、ブラウンアウトを解消できるフラッシュメモリ用電源装置を提供することを目的とする。
上記目的を達成するために本発明は、フラッシュメモリが搭載される電子装置がオンされたときに所定期間だけ変圧部を停止後、変圧部を起動させ、その後にコンデンサが十分に電荷を蓄積できる充電時間の経過後にフラッシュメモリへのアクセスを行うものである。

本発明によれば、フラッシュメモリへのアクセスに先立って、変圧部を停止させるのでブラウンアウトを確実に防止することができるという効果を奏する。
本発明の一実施の形態におけるフラッシュメモリ用電源装置、および、その周辺装置を説明する図 同要部である変圧部の制御を説明するための図 同動作を説明する図 同装置の信号のレベルを説明するための図
以下、本発明の一実施の形態におけるフラッシュメモリ用電源装置について図1、図2を参照しながら説明する。図1は本発明の一実施の形態におけるフラッシュメモリ用電源装置、および、その周辺装置を説明する図である。また、図2は変圧部の制御を説明するための図である。図1に示すように、電圧発生装置2の出力は、フラッシュメモリ用電源装置1を介してフラッシュメモリ3の電源端子と電気的に接続される。以下、各部について詳細に説明する。
電圧発生装置2は、フラッシュメモリ3への電力の供給源であり、例えば、コンセントの交流電圧を直流に変換する直流交流変換装置、または、電池で構成される。電圧発生装置2からフラッシュメモリ用電源装置1へ入力される電源電圧を、入力電源電圧Vinと呼ぶ。
フラッシュメモリ3は各種データを記憶する不揮発性メモリの一種である。フラッシュメモリ3はデータバス4から来るデータ記憶、または、記憶したデータをデータバス4へ出力する。
フラッシュメモリ用電源装置1は、後述する構成により電圧発生装置2が出力した電源電圧の変動を小さくする処理等を行う。その他、データバス4とフラッシュメモリ3のデータの送受信の制御も行う。
電圧発生装置2と変圧部6とはダイオード5を介して電気的に接続される。この電圧発生装置2から変圧部6への電気的な経路を給電路Hと呼ぶ。ダイオード5は、後述するコンデンサ7に蓄えられた電荷が、電圧発生装置2に逆流することなく、変圧部6へ供給されるようにするものである。
変圧部6は、入力電源電圧Vinをフラッシュメモリ3が必要とする電源電圧に変圧して出力(以下、フラッシュメモリ用電源電圧Vout)する。
コンデンサ7は、電圧発生装置2の出力電圧が低下した際にこの低下分を補い、予備電源として変圧部6へ電力供給するためのものである。
電流制限抵抗8とコンデンサ7とは直列に接続される。電流制限抵抗8のコンデンサ7との接続点と反対側が給電路Hと接続する。また、コンデンサ7の電流制限抵抗8との接続点と反対側は接地点Sに接続される。
電流制限抵抗8は突入電流を低減するためのものである。ここで、突入電流とはフラッシュメモリ3が搭載される電子装置の電源起動時におこる電流の急激な増加をいう。突入電流の増大はコンデンサ7の劣化を早める。このため、電流制限抵抗8を直列に挿入することで突入電流を低減する必要がある。
ダイオード9は、そのアノード側を電流制限抵抗8とコンデンサ7との接続点に接続し、カソード側を給電路Hに接続している。ダイオード9は、電圧発生装置2の出力電圧が低下した際に、コンデンサ7はから変圧部6へ電力供給するための電流経路となる。ダイオード9がなければコンデンサ7から変圧部6への電力供給は電流制限抵抗8を経路となる。コンデンサ7の電荷が電流制限抵抗8を経由して放電されると電力を損失してしまう。そこでダイオード9を備えることで電力損失なく放電できる。
制御部10は、データバス4から送信されたデータをフラッシュメモリ3へ書き込む動作、または、フラッシュメモリ3からデータを読み出しデータバス4か出力する動作(以下、メモリアクセス)を行う。この動作はメモリアクセス信号により行う。書込動作、読出動作には所定の時間(以下、メモリアクセス必要時間)を要する。
また、制御部10は変圧部6と選択部11を介して接続される。制御部10は停止信号を出力することで変圧部6を停止させることができる。
選択部11は給電路Hの電圧レベルと制御部10が出力する停止信号とに基づき変圧部6の起動または停止を制御する変圧部制御信号を出力するものである。変圧部制御信号がLOWなら変圧部6が停止、HIGHなら変圧部6が起動する。選択部11は例えば、給電路Hの電圧レベルと停止信号との論理積を演算する回路である。
給電路Hの電圧レベルと停止信号に対する変圧部制御信号の関係を図2に示す。図2において、停止信号がLOWの場合は、必ず変圧部6がオフ(変圧部制御信号がLOW)となる。制御部10がマスタとなり変圧部6をオフできるようにするためである。停止信号がHIGHの場合は、給電路Hの電圧レベルにより変圧部6の状態が変わる。給電路Hの電圧レベルがLOW(Vin≦Vt)なら変圧部6がオフ(変圧部制御信号がLOW)、給電路Hの電圧レベルがHIGH(Vin>Vt)なら変圧部6がオン(変圧部制御信号がHIGH)する。このようにすることで、給電路Hの電圧レベルが低い場合は自動的に変圧部6をオフでき制御部10の制御が簡易になる。なおVtはLOWまたはHIGHを識別する閾値である。
以上のように構成された本発明の一実施の形態におけるフラッシュメモリ用電源装置について、図3、図4を用いて動作を説明する。図3はフラッシュメモリ用電源装置1の動作を説明する図である。また、図4は各部の信号のレベルを説明するための図である。
まず、制御部10は、フラッシュメモリ3が搭載される電子装置のシステムがオンされたとき(S01)、制御部10はスリープ状態から復帰し、所定時間Tkの間だけ停止信号をLOWにする(S02)。その後、停止信号をHIGHにする。これが図4のT1〜T3に相当する。次に制御部10はコンデンサ7が十分に電荷を蓄積できる時間充電時間Tc(図4のT3〜T4)が経過後にメモリアクセスを開始(図4のT4)する(S03)。
制御部10は、電子装置のシステムがオフされていない間は必要に応じてメモリアクセスを行う(S04でNO)。一方、制御部10は、電子装置のシステムがオフされたとき(S04でYES)、退避時間Td以内に退避処理を行う(S05)。これが図4のT5〜T7に相当する。この退避処理は処理を中断するためのデータ退避を行う動作である。
以上のように本発明の一実施の形態におけるフラッシュメモリ用電源装置は、所定期間Tkだけ変圧部6を停止後、変圧部6を起動させ、その後にメモリへアクセスを行うものである。メモリへアクセス前に変圧部6を停止するのでブラウンアウトを確実に防止することができるという効果を奏する。
なお、以上のように構成された本実施の形態におけるフラッシュメモリ用電源装置は、さまざまな電子装置に組込むことができる。ここでいう電子装置とは、例えば、車両に搭載されるカーオーディオ、または、カーナビゲーション装置である。
本発明のフラッシュメモリ用電源装置は、フラッシュメモリへ電源電圧を供給する装置、または、フラッシュメモリが組込まれた電子装置等として有用である。
1 フラッシュメモリ用電源装置
2 電圧発生装置
3 フラッシュメモリ
4 データバス
5 ダイオード
6 変圧部
7 コンデンサ
8 電流制限抵抗
9 ダイオード
10 制御部
11 選択部

Claims (1)

  1. フラッシュメモリが搭載される電子装置に組み込まれるフラッシュメモリ用電源装置において
    電圧発生装置が発生した電圧を変圧して前記フラッシュメモリへ出力する変圧部と、前記フラッシュメモリへのアクセスを制御するとともに前記変圧部の起動または停止を制御する制御部と、コンデンサとを備え、前記制御部は、前記フラッシュメモリが搭載される前記電子装置がオンされたときに所定期間だけ前記変圧部を停止後、前記変圧部を起動させ、その後に前記コンデンサが十分に電荷を蓄積できる充電時間の経過後に前記フラッシュメモリへのアクセスを行うことを特徴とするフラッシュメモリ用電源装置。
JP2010078412A 2010-03-30 2010-03-30 フラッシュメモリ用電源装置 Active JP5381864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010078412A JP5381864B2 (ja) 2010-03-30 2010-03-30 フラッシュメモリ用電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010078412A JP5381864B2 (ja) 2010-03-30 2010-03-30 フラッシュメモリ用電源装置

Publications (3)

Publication Number Publication Date
JP2011210322A JP2011210322A (ja) 2011-10-20
JP2011210322A5 JP2011210322A5 (ja) 2013-05-02
JP5381864B2 true JP5381864B2 (ja) 2014-01-08

Family

ID=44941212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010078412A Active JP5381864B2 (ja) 2010-03-30 2010-03-30 フラッシュメモリ用電源装置

Country Status (1)

Country Link
JP (1) JP5381864B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3816788B2 (ja) * 2001-11-22 2006-08-30 株式会社東芝 不揮発性半導体記憶装置
US6735117B2 (en) * 2002-07-01 2004-05-11 Honeywell International Inc. Hold-up power supply for flash memory
JP4284247B2 (ja) * 2004-08-13 2009-06-24 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP2011210322A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
US8090988B2 (en) Saving information to flash memory during power failure
JP5820779B2 (ja) 車載用電源装置
US9430008B2 (en) Apparatus and method for optimizing use of NVDC chargers
JP2008118847A (ja) 充電器/昇圧制御器を備える電源管理システム
JP5912513B2 (ja) 充電回路およびそれを利用した電子機器
CN107403644B (zh) 具备异常电源保护的闪存装置
US8610417B1 (en) System with device startup anticipated voltage supply for voltage output regulation
US10802562B2 (en) Memory system and control method of memory system
CN102938569A (zh) 向电子设备供电的方法与装置、及电子设备
EP3327890A1 (en) Power source device
US11581023B2 (en) Power delivery circuitry
JP6787242B2 (ja) 電源システム
JP6053280B2 (ja) 充電回路およびそれを利用した電子機器
JP5960641B2 (ja) 充電装置
US11301026B2 (en) Information processing apparatus having volatile memory used to cache write data to nonvolatile memory, power supply method therefor, and storage medium storing program therefor
US9563242B2 (en) Pulse width modulation based real-time clock system and associated method
CN109450051B (zh) 一种电池系统及其控制方法
US8804439B2 (en) Power circuit, flash memory system provided with the power circuit, and power supply method
JP5381864B2 (ja) フラッシュメモリ用電源装置
US9966143B2 (en) Solid state drive with improved power efficiency
TWI793536B (zh) 記憶體系統及電源電路
EP1513240A2 (en) Apparatus for supplying standby power
JP6231752B2 (ja) デバイス制御装置およびデバイス制御方法
JP2018058543A (ja) 車載機器
CN110739732A (zh) 便携式电子设备、芯片及其充电系统和充电方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R151 Written notification of patent or utility model registration

Ref document number: 5381864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350