JP2011210322A

JP2011210322A - フラッシュメモリ用電源装置

Info

Publication number: JP2011210322A
Application number: JP2010078412A
Authority: JP
Inventors: Masahiro Santo; 正裕山藤
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2010-03-30
Filing date: 2010-03-30
Publication date: 2011-10-20
Anticipated expiration: 2030-03-30
Also published as: JP5381864B2

Abstract

【課題】ブラウンアウトを解消できるフラッシュメモリ用電源装置を提供することを目的とする。
【解決手段】電流制限抵抗８が発生した電圧を変圧してフラッシュメモリ３へ出力する変圧部６と、フラッシュメモリへのアクセスを制御するとともに変圧部６の起動または停止を制御する制御部１０とを備え、制御部１０は、所定期間だけ変圧部６を停止後、変圧部６を起動させ、その後にフラッシュメモリ３へのアクセスを行うフラッシュメモリ用電源装置である。
【選択図】図１

Description

本発明は、フラッシュメモリに電源を供給するためのフラッシュメモリ用電源装置に関するものである。

従来技術としては、所定の電圧を発生する電圧発生装置とフラッシュメモリとをフラッシュメモリ用電源装置を介して接続するものがある。このフラッシュメモリ用電源装置は、電圧発生装置が出力する電圧を変圧する変圧部と、電圧発生装置側に接続されたコンデンサとを備える。このコンデンサは電圧発生装置が出力する電源電圧の変動を緩和するものである。なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。

特表２００５−５３２６２０号公報

近年、フラッシュメモリの多値化等の要因でフラッシュメモリへのデータ書込、または、消去（以下、メモリアクセス）に要する時間（以下、メモリアクセス必要時間）が長くなりつつある。これに伴い、電源の遮断などの電圧発生装置が出力する電源電圧の変動が起こっても確実にメモリアクセスを完了するためにコンデンサが大容量化している。

このコンデンサが大容量化にともない従来のフラッシュメモリ用電源装置は以下のような問題がある。

フラッシュメモリは電源をオフした際に少なくとも１度、電源電圧が所定の電圧以下にしないと、電源電圧を再びオン状態に復帰させた際に誤作動を起こす。この現象は「ブラウンアウト」と呼ばれている。電源電圧がオフされると変圧部はコンデンサに蓄積された電荷に起因して電圧を出力する。このため、フラッシュメモリの電源電圧が所定の電圧以下ならない。コンデンサが小容量の場合は放電までの時間が短いため問題になりにくいが、近年のコンデンサ大容量化にともない、電源電圧が所定の電圧以下ならないためブラウンアウトが問題となっている。本発明は、従来の問題を解決するためになされたもので、ブラウンアウトを解消できるフラッシュメモリ用電源装置を提供することを目的とする。

上記目的を達成するために本発明は、所定期間だけ変圧部を停止後、変圧部を起動させ、その後にフラッシュメモリへのアクセスを行うものである。

本発明によれば、フラッシュメモリへのアクセスに先立って、変圧部を停止させるのでブラウンアウトを確実に防止することができるという効果を奏する。

本発明の一実施の形態におけるフラッシュメモリ用電源装置、および、その周辺装置を説明する図同要部である変圧部の制御を説明するための図同動作を説明する図同装置の信号のレベルを説明するための図

以下、本発明の一実施の形態におけるフラッシュメモリ用電源装置について図１、図２を参照しながら説明する。図１は本発明の一実施の形態におけるフラッシュメモリ用電源装置、および、その周辺装置を説明する図である。また、図２は変圧部の制御を説明するための図である。図１に示すように、電圧発生装置２の出力は、フラッシュメモリ用電源装置１を介してフラッシュメモリ３の電源端子と電気的に接続される。以下、各部について詳細に説明する。

電圧発生装置２は、フラッシュメモリ３への電力の供給源であり、例えば、コンセントの交流電圧を直流に変換する直流交流変換装置、または、電池で構成される。電圧発生装置２からフラッシュメモリ用電源装置１へ入力される電源電圧を、入力電源電圧Ｖinと呼ぶ。

フラッシュメモリ３は各種データを記憶する不揮発性メモリの一種である。フラッシュメモリ３はデータバス４から来るデータ記憶、または、記憶したデータをデータバス４へ出力する。

フラッシュメモリ用電源装置１は、後述する構成により電圧発生装置２が出力した電源電圧の変動を小さくする処理等を行う。その他、データバス４とフラッシュメモリ３のデータの送受信の制御も行う。

電圧発生装置２と変圧部６とはダイオード５を介して電気的に接続される。この電圧発生装置２から変圧部６への電気的な経路を給電路Ｈと呼ぶ。ダイオード５は、後述するコンデンサ７に蓄えられた電荷が、電圧発生装置２に逆流することなく、変圧部６へ供給されるようにするものである。

変圧部６は、入力電源電圧Ｖinをフラッシュメモリ３が必要とする電源電圧に変圧して出力（以下、フラッシュメモリ用電源電圧Ｖout）する。

コンデンサ７は、電圧発生装置２の出力電圧が低下した際にこの低下分を補い、予備電源として変圧部６へ電力供給するためのものである。

電流制限抵抗８とコンデンサ７とは直列に接続される。電流制限抵抗８のコンデンサ７との接続点と反対側が給電路Ｈと接続する。また、コンデンサ７の電流制限抵抗８との接続点と反対側は接地点Ｓに接続される。

電流制限抵抗８は突入電流を低減するためのものである。ここで、突入電流とはフラッシュメモリ３が搭載される電子装置の電源起動時におこる電流の急激な増加をいう。突入電流の増大はコンデンサ７の劣化を早める。このため、電流制限抵抗８を直列に挿入することで突入電流を低減する必要がある。

ダイオード９は、そのアノード側を電流制限抵抗８とコンデンサ７との接続点に接続し、カソード側を給電路Ｈに接続している。ダイオード９は、電圧発生装置２の出力電圧が低下した際に、コンデンサ７はから変圧部６へ電力供給するための電流経路となる。ダイオード９がなければコンデンサ７から変圧部６への電力供給は電流制限抵抗８を経路となる。コンデンサ７の電荷が電流制限抵抗８を経由して放電されると電力を損失してしまう。そこでダイオード９を備えることで電力損失なく放電できる。

制御部１０は、データバス４から送信されたデータをフラッシュメモリ３へ書き込む動作、または、フラッシュメモリ３からデータを読み出しデータバス４か出力する動作（以下、メモリアクセス）を行う。この動作はメモリアクセス信号により行う。書込動作、読出動作には所定の時間（以下、メモリアクセス必要時間）を要する。

また、制御部１０は変圧部６と選択部１１を介して接続される。制御部１０は停止信号を出力することで変圧部６を停止させることができる。

選択部１１は給電路Ｈの電圧レベルと制御部１０が出力する停止信号とに基づき変圧部６の起動または停止を制御する変圧部制御信号を出力するものである。変圧部制御信号がLOWなら変圧部６が停止、HIGHなら変圧部６が起動する。選択部１１は例えば、給電路Ｈの電圧レベルと停止信号との論理積を演算する回路である。

給電路Ｈの電圧レベルと停止信号に対する変圧部制御信号の関係を図３に示す。図３において、停止信号がＬＯＷの場合は、必ず変圧部６がオフ（変圧部制御信号がＬＯＷ)となる。制御部１０がマスタとなり変圧部６をオフできるようにするためである。停止信号がＨＩＧＨの場合は、給電路Ｈの電圧レベルにより変圧部６の状態が変わる。給電路Ｈの電圧レベルがＬＯＷ（Ｖｉｎ≦Ｖｔ）なら変圧部６がオフ（変圧部制御信号がＬＯＷ)、給電路Ｈの電圧レベルがＨＩＧＨ（Ｖｉｎ＞Ｖｔ）なら変圧部６がオン（（変圧部制御信号がＨＩＧＨ)する。このようにすることで、給電路Ｈの電圧レベルが低い場合は自動的に変圧部６をオフでき制御部１０の制御が簡易になる。なおＶｔはＬＯＷまたはＨＩＧＨを識別する閾値である。

以上のように構成された本発明の一実施の形態におけるフラッシュメモリ用電源装置について、図３、図４を用いて動作を説明する。図２はフラッシュメモリ用電源装置１の動作を説明する図である。また、図３は各部の信号のレベルを説明するための図である。

まず、制御部１０は、フラッシュメモリ３が搭載される電子装置のシステムがオンされたとき（Ｓ０１）、制御部１０はスリープ状態から復帰し、所定時間Ｔｋの間だけ停止信号をＬＯＷにする（Ｓ０１）しその後、停止信号をＨＩＧＨにする。これが図４のＴ１〜Ｔ３に相当する。次に制御部１０はコンデンサ７が十分に電荷を蓄積できる時間充電時間Ｔｃ（図４のＴ３〜Ｔ４）が経過後にメモリアクセスを開始（図４のＴ４）する（Ｓ０３）。

制御部１０は、電子装置のシステムがオフされていない間は必要に応じてメモリアクセスを行う（Ｓ０４でＮＯ）。一方、制御部１０は、電子装置のシステムがオフされたとき（Ｓ０４でＹＥＳ）、退避時間Ｔｄ以内に退避処理を行う（Ｓ０５）。これが図４のＴ５〜Ｔ７に相当する。この退避処理は処理を中断するためのデータ退避を行う動作である。

以上のように本発明の一実施の形態におけるフラッシュメモリ用電源装置は、所定期間Ｔｋだけ変圧部６を停止後、変圧部６を起動させ、その後にメモリへアクセスを行うものである。メモリへアクセス前に変圧部６を停止するのでブラウンアウトを確実に防止することができるという効果を奏する。

なお、以上のように構成された本実施の形態におけるフラッシュメモリ用電源装置は、さまざまな電子装置に組込むことができる。ここでいう電子装置とは、例えば、車両に搭載されるカーオーディオ、または、カーナビゲーション装置である。

本発明のフラッシュメモリ用電源装置は、フラッシュメモリへ電源電圧を供給する装置、または、フラッシュメモリが組込まれた電子装置等として有用である。

１フラッシュメモリ用電源装置
２電圧発生装置
３フラッシュメモリ
４データバス
５ダイオード
６変圧部
７コンデンサ
８電流制限抵抗
９ダイオード
１０制御部
１１選択部

Claims

電圧発生装置が発生した電圧を変圧してフラッシュメモリへ出力する変圧部と、
フラッシュメモリへのアクセスを制御するとともに前記変圧部の起動または停止を制御する制御部とを備え、
前記制御部は、所定期間だけ前記変圧部を停止後、前記変圧部を起動させ、その後にフラッシュメモリへのアクセスを行うことを特徴とするフラッシュメモリ用電源装置。