JP2005532620A - フラッシュメモリ用の保持電源 - Google Patents

Abstract

フラッシュメモリ・システム用の保持電源が提供される。保持電源は、電力損失が発生した場合にフラッシュメモリに必要な電力を一時的に供給する。それによって、フラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいてはフラッシュメモリ・システムは優雅にシャットダウンすることができる。保持電源は、電力供給バス上に電力損失が発生するとそれを検知し、フラッシュメモリ・システムが一時的に動作するために必要な電力を供給する。保持電源は、電力を少なくとも１つのコンデンサに蓄積する。定常動作中、蓄電コンデンサを充電するために、高圧電力供給バスからの電力が利用される。電力損失が検知されると、電力供給バスがフラッシュメモリ・システムから遮断される。保持コントローラは、蓄電コンデンサからフラッシュメモリ・システムへの電力の流れを制御する。蓄電コンデンサからフラッシュメモリ・システムに適正な電圧が確実に供給されるようにするため、保持コントローラは、フィードバックを利用する。蓄電コンデンサによって供給されるこの電力によって、フラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいてはフラッシュメモリ・システムを優雅にシャットダウンされることができる。

Description

（政府の権利の表明）
合衆国政府は本発明の支払い済みのライセンスを有し、かつアメリカ航空宇宙局（ＮＡＳＡ）によって発注された契約ＮＡＳ第１５−１００００号、ボーイング外注契約第９４０Ｓ９００１号の条件によって記載された適正な期間に特許権所有者に対して他者にライセンスを限定的な環境で与えるように要請する権利を有するものである。

（技術分野）
本発明は、全体として電子システムに関し、より具体的には、コンピュータシステム用の電源に関する。

現代の生活は、ますますコンピュータに依存するようになっている。コンピュータは、極度に高度化された装置へと進化しており、多くの異なる用途に見出される。これらの用途は、自動車、航空機、宇宙船のような装置に見られる用途特有のコンピュータおよびその他のエレクトロニクスから、ＰＤＡ、パーソナル・コンピュータ、サーバー、およびメインフレームの形式で見られる汎用コンピュータまでの全てを含んでいる。

現在のコンピュータシステムの主要な構成部品の１つは、メモリである。異なる多くの種類のメモリ製品が、コンピュータシステムで広く使用されている。コンピュータで使用されているほとんどのメモリは、揮発性であり、これは、情報を記憶するために電力を必要とすることを意味している。電力がオフになると、記憶された揮発性メモリの情報は、失われる。ある用途では、コンピュータシステムのメモリの幾つかは、電力がオフにされても情報を保持することができなければならない。このような用途では、電力がオフに切り換えられても損失し得ない情報を記憶するために、不揮発性メモリが使用される。

１つの一般的な種類の不揮発性メモリは、フラッシュと呼ばれている。フラッシュメモリは、コンピュータシステムに制御コードを記憶するような広範な用途で使用されている。フラッシュメモリ内では、各セル内の浮動ゲートに電荷が蓄積され、電荷のレベルがそのセルに関する値を決定する。フラッシュメモリ内では、メモリ・セルの区画が単一のアクション、すなわち「フラッシュ」で消去されるようにメモリが組織されている。この消去は、電子が薄い誘電材料を貫通して電荷を各メモリ・セルに関連する浮動ゲートから除去するトンネリングを利用している。

クリティカル・システムで使用されるフラッシュメモリは、データが有効であり、またフラッシュメモリの構成部品の状態が判明していることが確実になるように保持されなければならない。このことは、電力損失の場合に問題になることがある。具体的には、フラッシュメモリの書き込みまたは消去中に、電力損失が発生すると、結果として生ずるデータの状態は、不明であるか損傷していることがある。その理由は、フラッシュメモリは、消去および書き込み動作を完了するためには所定期間が必要だからである。電力損失が、これらの動作の完了前に発生すると、メモリの状態は、不明となる。このことは、多くのクリティカル・システムで受け入れられないことがある。

したがって、電力損失中にフラッシュメモリ・システムに一時的に電力を供給して書き込みおよび消去を確実に完了できるようにする改良された方法および機構が必要である。

本発明は、フラッシュメモリ・システム用の保持電源を提供する。保持電源は、フラッシュメモリ・システムに電力損失が生じた場合に、一時的に動作するために必要な電力を供給する。それによってフラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいては優雅にシャットダウンされることができる。

保持電源は、電力供給バス上で電力損失が発生するとこれを検知し、フラッシュメモリ・システムが動作するために必要な電力を供給する。保持電源は、電力を少なくとも１つの蓄電コンデンサに電力を蓄積する。定常動作中は、蓄電コンデンサを充電するために、高圧電力供給バスからの電力が利用される。電力損失が検知されると、電力供給バスが、フラッシュメモリ・システムから遮断される。保持コントローラは、蓄電コンデンサからフラッシュメモリ・システムへの電力の流れを制御する。蓄電コンデンサからフラッシュメモリ・システムに適正な電圧が確実に供給されるようにするため、保持コントローラは、フィードバックを利用する。蓄電コンデンサによって供給されるこの電力によってフラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいてはフラッシュメモリ・システムを優雅にシャットダウンされることができる。

なお、本発明の上記のおよびその他の目的、特徴、および利点は添付図面に図示する本発明の好適な実施形態の下記の詳細な説明から明らかにされる。

以下に、添付図面を参照して、本発明の好適な実施形態を説明する。図中、同様の呼称は、同様の素子を示す。
本発明は、フラッシュメモリ・システム用の保持電源を提供する。保持電源は、電力損失が発生した場合にフラッシュメモリに一時的に必要な電力を供給する。それによって、フラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいてはフラッシュメモリ・システムは、優雅にシャットダウンすることができる。

保持電源は、電力供給バス上に電力損失が発生するとそれを検知し、フラッシュメモリ・システムが動作するために必要な電力を供給する。保持電源は、電力を少なくとも１つのコンデンサに蓄積する。定常動作中、蓄電コンデンサを充電するために、高圧電力供給バスからの電力が利用される。電力損失が検知されると、電力供給バスが、フラッシュメモリ・システムから遮断される。保持コントローラは、蓄電コンデンサからフラッシュメモリ・システムへの電力の流れを制御する。蓄電コンデンサからフラッシュメモリ・システムに適正な電圧が確実に供給されるようにするため、保持コントローラは、フィードバックを利用する。蓄電コンデンサによって供給されるこの電力によってフラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいてはフラッシュメモリ・システムを優雅にシャットダウンされることができる。

ここで図１に転じると、保持電源（供給）システム１００の概略図が、示されている。保持電源（供給）システム１００は、ダイオード１０１と、コンデンサ１０３と、スイッチ１０４と、保持コントローラとを含んでいる。保持電源は、高圧バス入力および電力供給バス入力とから電力を受け、電源出力を経て電力をフラッシュメモリに供給する。保持電源は、電力損失が発生しようとしている場合にこれを表示するために利用される保持信号を受信する。

定常動作中、保持信号はディスエーブルになり、スイッチ１０４は閉じられている。それによって電力供給バスからの電力が、電源出力へと送られることができ、フラッシュメモリ・システムに、電力が供給される。コンデンサ１０３は、電力供給バス上で電力損失が発生した場合にフラッシュメモリに電力を供給するために用いられる電力を蓄積する。高圧バスは、コンデンサ１０３上にある高圧を供給する。

電力損失が発生すると、保持信号は、イネーブルになる。保持信号がイネーブルになることによって、スイッチ１０４は開かれる。それによって電源出力は、この時点で不備がある電力供給バスから遮断される。保持コントローラは、保持信号を受信し、コンデンサ１０３からの電力を電源出力に制御可能に送る。コンデンサ１０３からの電力は、フラッシュメモリに対して、進展中のどのような書き込みおよび消去をも終了するのに充分な時間を付与し、フラッシュメモリが優雅にシャットダウンすることを可能にする。ダイオード１０１は、電力がコンデンサ１０３から高圧バスへと逆流することを防止し、フラッシュメモリ・システムに給電するために電力を確実に利用できるようにする。

保持コントローラは、コンデンサ１０３から電源出力へと電力を制御可能に供給するために使用される。具体的には、保持コントローラは、電源出力に必要な適正な電圧を供給するために使用される。コンデンサ１０３は、高圧バスによって充電されるので、このコンデンサは、電源出力用に望ましい電圧よりも高い電圧を蓄積する。電源出力により望ましい電圧を供給するため、保持コントローラは、好適には、フィードバックを利用する。

電源バスは、定常動作中にフラッシュメモリ・システムに給電するために利用される電力を供給する。このように電源バスは、好適には、フラッシュメモリ・システムに給電するために適合した電圧を供給する。典型的には、電源バスは、３から５ボルトの電圧を供給する。勿論、他の電圧を使用することもできる。後に説明するように、この電源電圧は、フラッシュメモリ・システムに送られる前に、さらに調整されることができる。例えば、電力供給バスは、５ボルトを供給し、これは定常動作中に電源出力に送られる。供給された５ボルトの電圧は、フラッシュメモリ・システムに送られる前に、３．３ボルトにさらに調整される。

高圧バスは、コンデンサ１０３上に蓄積され、電力損失中に電源出力に給電するために利用される電力を供給する。高圧バスは、電力供給バスよりも高い電圧を供給する。それによってコンデンサ１０３は、コンデンサの過度のサイズを必要とせずに、フラッシュメモリに一時的に給電するために充分なエネルギを蓄積することができる。一例として、高圧バスは、１２から１９ボルトを供給することができる。さらに別の例としては、電力供給バスが５ボルトを供給する場合は、高圧バスは、１８．９ボルトを供給することができる。

保持信号は、電力損失が発生した場合に、電力損失を検知するいずれかの適宜の手段によってイネーブルになるいずれかの適宜の信号であってよい。電力損失の発生直後に、保持信号がイネーブルになることが、一般に望ましい。それによって、保持電源は、即座に補助電力の供給を開始することができ、フラッシュメモリ・システムは、優雅にシャットダウンすることが可能になる。

ここで図２に転じると、保持電源２００の詳細な実施例が、示されている。保持電源２００は、ダイオード２０１と、ツェーナーダイオード２０３と、精密ツェーナーダイオード２０４と、ＦＥＴ２０５および２０７と、比較器２１１、２１２、および２１３と、コンデンサ２２１、２２２、２２３、および２２４と、抵抗２３１、２３２、２３３、２３４、２３５、２３６、２３７、２３８、２３９、２４０、２４１、および２４２とを含んでいる。保持電源２００は、高圧バス入力および電力供給バス入力から電力を受け、電源出力を経て電力をフラッシュメモリに供給する。保持電源２００は、電力損失が発生しようとしている場合にこれを表示するために利用される保持信号を受信する。

ＦＥＴ２０５は、好適には、ｎ−チャネルＦＥＴからなり、一方、ＦＥＴ２０７は、好適には、ｐ−チャネルＦＥＴからなっている。これらの種類のＦＥＴは、この用途では電力供給バスおよび高圧バスの極性にとって好適であるが、他の用途では、他のＦＥＴを使用することが好適であることもある。実際に、図２に示したＦＥＴの代わりに、バイポーラ・トランジスタのような他のスイッチ装置を使用することもできよう。比較器２１１、２１２および２１３は、好適にはＬＭ１３９比較器のようなオープン・コレクタ比較器からなっている。コンデンサ２２１および２２２は、フラッシュメモリ・システムに瞬時に給電するために必要なエネルギを蓄積する。この目的のために保持電源２００は、２個のコンデンサを並列で使用しているが、特定の用途の必要性に応じてそれ以上、またはそれ以下のコンデンサを使用することが可能であろう。加えて、場合によっては、フラッシュメモリ自体にキャパシタンスを備えることもできよう。コンデンサ２２３および２３４は、電源出力でリップル電圧を制御する。特定の一例として、コンデンサ２２１おとび２２２は、４７マイクロファラッドのコンデンサからなることができ、一方、コンデンサ２２３は、５６０マイクロファラッド、またコンデンサ２２４は、．４７マイクロファラッドのコンデンサからなっている。さらに一例として、抵抗２３１は、１００オームの抵抗からなり、抵抗２３２、２３３、２３６、２３９、２４０、および２４１は、１０ｋオームの抵抗からなり、抵抗２３７は、３．９２ｋオームの抵抗からなり、抵抗２３８は、３９．２ｋオームの抵抗からなり、抵抗２４２と２３５は、１ｋオームの抵抗からなり、抵抗２３４は、１．２１オームの抵抗からなっている。この例でも、ツェーナーダイオード２０４は、好適には、２．５ボルトである。

定常動作中、保持信号は、ｌｏｗに保持される。低レベルの保持信号は、比較器２１１の負の入力と比較器２１２の正の入力とに送られる。比較器２１１の正の入力および比較器２１２の負の入力は、抵抗２３６および２３７を含む分圧器によって決定される電圧を電力供給バスから受ける。定常動作中、分圧器によって供給される電圧は、低レベルの保持信号よりも高く、したがって比較器２１１は、高インピーダンス・モードにあり、その出力は、浮動する。それによって、比較器２１１の出力は、抵抗２３３および２３８を含む分圧器によって決定される高圧バスからの電圧によって制御されることができる。この高圧は、ＮＦＥＴ２０５のゲートに印加され、これをオンに切り換える。このように、定常動作中、電力供給バスは、電源出力に接続され、フラッシュメモリ・システムに給電する。

逆に、低レベルの保持信号が分圧器からの電圧よりも低いと、比較器２１２の出力は、アースに向かって低インピーダンス状態へと引き込まれる。比較器２１２の低出力は、比較器２１３の負の入力に送られ、一方、比較器２１３の正の入力は、抵抗２３９および２４０によって決定された電圧を電力供給バスから受ける。それによって比較器２１３の出力は、高インピーダンス・モードになり、その出力は浮動する。抵抗２１３が開状態にある場合、抵抗２３２は、ＰＦＥＴ２０７のゲートからソースへの電圧をほぼゼロにし、ＰＦＥＴ２０７をオフに切り換える。このように、定常動作中、高圧バスは、電力供給出力から遮断される。

電力損失が発生すると、保持信号は、ｈｉｇｈになる。比較器２１１の負の入力における高レベルの保持信号によって、比較器２１１の出力は、アースに向かってｌｏｗに引き込まれる。このｌｏｗ信号は、ＮＦＥＴ２０５のゲートに送られて、これをオフに切り換える。それによって電力供給バスが電源出力から遮断され、保持電源２００によって供給された電力が電力供給バスへと逆流することが防止される。

比較器２１２の正の入力における高レベルの保持信号によって比較器２１２の出力は、浮動するようにされる。このようにして、比較器２１３の負の入力における電圧は、抵抗２４１、２４２およびツェーナーダイオード２０４によって決定される。ツェーナーダイオード２０４は、電源出力が定常レベル以下に降下した場合でも基準電圧を供給する。例えば、電源出力は、５ボルトの出力である場合、ツェーナーダイオード２０４と抵抗２４１および２４２とは、電源出力が定常レベル以下に降下した場合でも２．５ボルトを供給する。この電圧は、保持電源２００で、比較器２１３がオンに切り換わる時点を決定する基準電圧として利用される。この実施形態では、電源出力が、５ボルトの定常値よりも大幅に低い場合でも正確であるように、ツェーナーダイオード２０４の値は、２．５ボルトに選択された。抵抗２４２は、電源出力がわずか３．５ボルトに降下した場合でもツェーナーダイオード２０４が２．５ボルトになるように充分な電流をこれに供給する。このように、ツェーナーダイオード２０４と関連する抵抗２３９と２４０との比率は、比較器２１３に信頼できる基準電圧を比較器２１３に供給する。それによって保持モードでの動作中に比較器２１３が電源出力電圧を適正に決定することが促進される。基準は、図示したツェーナーダイオード２０４以外の素子によっても付与されることができることを理解されたい。例えば、ＬＴ１００９電圧基準のような精密集積回路の電圧基準が、付与されることができる。

構成部品の許容差により、電力供給バスが最初に故障した場合は、電力供給バスから抵抗２３９および２４０を経て比較器２１３の正の入力に供給される電圧は、デバイス２０４によって抵抗２４１を経て比較器２１３の負の入力に供給される基準電圧よりも高いか、または低いことがある。しかし、フラッシュメモリ・システムが電源出力から電力を引き込むことによって、電源出力上の電圧は、動作電圧未満に降下する。このように、比較器２１３のフラッシュメモリ・システムの入力における電圧は、比較器２１３の正の入力における電圧を超え始める。これによって比較器２１３は、ｌｏｗ状態になる。次に抵抗２３２および２３５を経て高圧バスから供給された電圧によって、ＰＦＥＴ２０７のゲートにおける電圧が決定される。それによってＰＦＥＴ２０７は、瞬時にオンに切り換わり、コンデンサ２２１および２２２から電源出力へと電流が流れることが可能にされる。このように、フラッシュメモリを動作するために必要な電圧が、コンデンサ２２１および２２２から供給される。

電源出力上の電圧が再度動作レベルまで上昇すると、比較器２１３の正の入力が上昇し、比較器の出力は、再び開になる。それによってＰＦＥＴ２０７は、電源出力上の電圧が再び動作レベル未満に降下するまでオフに切り換わる。このように、保持信号がｈｉｇｈである場合、デバイス２０４、比較器２１３、およびＰＦＥＴ２０７からの基準電圧は、フィードバックを利用して連係して、電源出力に適宜の電圧を制御可能に供給する。このようにして、電源出力によって給電されたフラッシュメモリ・システムは、コンデンサ２２１および２２２からの電力が使い果たされるまで動作を継続することができる。それによって、フラッシュメモリは、書き込みおよび消去を終了することができ、優雅なシャットダウンが可能になる。

再び留意すべきことは、保持電源２００内に示した素子の多くは、必ずしも必要なく、その他の素子で、代用ないし補足可能であることである。例えば、抵抗２３４は、保持中に過度の電流がコンデンサ２２２および２２１から流れないことを確実にするために使用される。適宜のサイズのインダクタを使用しても、これと同じ結果が達成されよう。これは、電流が即座に変化することを防止し、より小さい蓄電コンデンサを使用できる可能性をもたらすという利点を有していよう。

場合によっては、保持電源２００によって供給される電源出力の電圧は、フラッシュメモリを動作するのに適正ではないことがある。これらの場合は、電源出力を適正な電圧に変換するために電圧調整器を備えることができる。ここで図３に転じてこれを参照すると、電源入力を受け、調整された２つの出力を供給する電圧調整器３００が、図示されている。電圧調整器３００は、これらの調整された出力を供給するために２つの３端子調整器を使用する。一例として、電圧調整器３００は、５ボルトの電源入力を供給されると、調整された２つの３．３ボルト出力を出力するように構成できる。それによってこの電圧を利用する新型のフラッシュメモリ・システムが、５ボルトの電源入力の電源を遮断することが可能になる。勿論、異なる用途には、異なる電圧出力が可能であり、異なる電圧入力を受ける。他の用途には、電圧調整器３００を使用する必要が全くないものもある。

図示した実施形態では、電圧調整器３００は、２個の３端子調整器、コンデンサ３０１、３０２、３０３、３０４、３０５、および３０６、および抵抗３１１、３１２、３１３、および３１４を備えている。１つの実装例として、コンデンサ３０１および３０４は、．４７マイクロファラッドのコンデンサであり、コンデンサ３０２、３０３、３０５、および３０６は、４７マイクロファラッドのコンデンサである。この実装では、抵抗３１１および３１３は、２００オームであり、抵抗３１２および３１４は、１２１オームである。

このように、本発明は、フラッシュメモリ・システム用の保持電源を提供する。保持電源は、電力損失が存在する場合にフラッシュメモリに一時的に動作するのに必要な電力を供給する。それによって、フラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいては優雅にシャットダウンすることができるようになる。保持電源は、電力供給バス上で電力損失が発生するとこれを検知し、フラッシュメモリ・システムが一時的に動作するために必要な電力を供給する。保持電源は、電力を少なくとも１つのコンデンサに蓄積する。定常動作中、蓄電コンデンサを充電するために、高圧供給バスからの電力が使用される。電力供給損失が検知されると、電力供給バスは、フラッシュメモリ・システムから遮断される。保持コントローラは、蓄電コンデンサからフラッシュメモリ・システムへの電力の流れを制御する。蓄電コンデンサからフラッシュメモリ・システムに適正な電圧が確実に供給されるようにするため、保持コントローラは、フィードバックを利用する。蓄電コンデンサによって供給されるこの電力によってフラッシュメモリ・システムは、どのような消去および書き込みをも完了することができ、ひいてはフラッシュメモリ・システムを優雅にシャットダウンされることができる。

本明細書に開示された実施形態および実施例は、本発明およびその特定の用途を最も明解に説明することによって、当業者が本発明を製造し、利用できるようにするために提示されたものである。しかし、上記の説明および実施例は、説明および例示目的のみで提示されたものであることが当業者には理解されよう。開示された説明は、網羅的なもの、または本発明を開示した精確な形態に限定することを意図するものではない。特許請求の範囲の趣旨から離れることなく、上記の説明にかんがみ多くの修正および変更が可能である。

フラッシュメモリに給電するための保持電源システムの概略図である。 好適な保持電源システムの概略図である。 保持電源システムとともに使用される電圧調整器の概略図である。

Claims (20)

1. フラッシュメモリ・システム用の保持電源であって、
   ａ） 該フラッシュメモリ・システムに結合された電源出力と、
   ｂ） 第１スイッチを介して該電源出力に結合された高圧バスと、
   ｃ） 該高圧バス上の電荷を蓄積するために結合された少なくとも１個のコンデンサと、
   ｄ） 該第１スイッチを起動して、該少なくとも１個のコンデンサを該電源出力に接続し、電力損失中に該フラッシュメモリ・システムに一時的に電力を供給する保持コントローラと、
   を備える保持電源。
2. 前記保持コントローラは、前記電源出力に所望の電圧を印加するように前記第１スイッチを選択的に起動する、請求項１に記載の保持電源。
3. 前記保持コントローラは、前記電源出力からの電圧を基準電圧と比較して、前記電源出力に電力を供給するために第２スイッチを起動する時期を決定する比較器を含む、請求項１に記載の保持電源。
4. 前記第１スイッチは、電界効果トランジスタを含む、請求項１に記載の保持電源。
5. 第２スイッチを介して該電源出力に結合された電力供給バスを、さらに備える請求項１に記載の保持電源。
6. 前記保持コントローラは、電力損失中に前記電源出力から前記電源を遮断するように前記第２スイッチを起動する、請求項５に記載の保持電源。
7. 前記保持コントローラは、前記電力損失を示す保持信号を受信する、請求項１に記載の保持電源。
8. 前記電力損失中の前記高圧バスに電力が逆流することを防止する第１ダイオードを、さらに備える請求項１に記載の保持電源。
9. 前記電源出力への電流の流れを制限するため前記第１スイッチと前記電源出力との間に抵抗性素子を、さらに備える請求項１に記載の保持電源。
10. 前記電源出力への電流の流れを制限するため前記第１スイッチと前記電源出力との間に誘導性素子を、さらに備える請求項１に記載の保持電源。
11. フラッシュメモリ・システム用の保持電源であって、
    ａ） 該フラッシュメモリ・システムに結合された電源出力と、
    ｂ） 第１スイッチを介して該電源出力に結合された高圧バスと、
    ｃ） 該高圧バス上の電荷を蓄積するために結合された少なくとも１個のコンデンサと、
    ｄ） 第２スイッチを介して該電源出力に結合された電力供給バスと、
    ｅ） 保持信号を受信し、該第２スイッチを起動して、該保持信号が電源バス内の電力損失を示した場合は該電力供給バスを該電源出力から遮断し、該第１スイッチを起動して、該少なくとも１個のコンデンサを該電源出力に接続し、該電源出力に少なくとも一時的に所望の電圧を供給する保持コントローラと、
    を備える保持電源。
12. 前記保持コントローラは、前記電源出力からの電圧を基準電圧と比較して、前記第２スイッチを起動する時期を決定する比較器を含む、請求項１１に記載の保持電源。
13. 前記基準電圧は、前記電源供給に結合されたツェ−ナーダイオードによって供給される、請求項１２に記載の保持電源。
14. 前記電力損失中の前記高圧バスに電力が逆流することを防止するために前記高圧バスに結合されたダイオードを、さらに備える請求項１１に記載の保持電源。
15. 前記第１スイッチは、ｐ−型電界効果トランジスタであり、前記第２スイッチは、ｎ−型電界効果トランジスタである、請求項１１に記載の保持電源。
16. 前記電源出力への電流の流れを制限するため前記第１スイッチと前記電源出力との間に抵抗性素子を、さらに備える請求項１１に記載の保持電源。
17. 電力損失中にフラッシュメモリ・システムに一時的に電力を供給する方法であって、
    ａ） 第１スイッチと電源出力とを介して該フラッシュメモリ・システムに結合された少なくとも１つのコンデンサに高圧電力を蓄積する工程と、
    ｂ） 該電力損失が検知されると該電源出力から前記電力供給バスを遮断する工程と、
    ｃ） 該フラッシュメモリ・システムに一時的に電力を供給するために、該少なくとも１つのコンデンサから該第１スイッチを経て該電源出力に選択的に電力を供給する工程と、
    を含む方法。
18. 前記少なくとも１つのコンデンサから前記フラッシュメモリ・システムに選択的に電力を供給する前記工程は、該電源出力上の電圧を基準電圧と比較し、該基準電圧が該電源上の電圧を超えると、該第１スイッチを閉じる工程を含む、請求項１７に記載の方法。
19. 前記基準電圧は、前記電源供給に結合されたツェーナーダイオードによって供給される、請求項１８に記載の方法。
20. 前記電力供給バスを前記電源出力から遮断する工程は、保持信号に応答して行われる、請求項１７に記載の方法。

Images