CN210490828U - 一种bmc延时断电电路 - Google Patents

Abstract

本实用新型实施例公开了一种BMC延时断电电路，包括Bus Bar、LDO和BMC，Bus Bar连接LDO，LDO连接BMC，电路还包括备份电源模块和HSC模块，所述备份电源模块连接Bus Bar、LDO和HSC模块，所述HSC模块连接Bus Bar和LDO，所述备份电源模块用于系统掉电时给BMC提供电源，所述HSC模块用于控制Bus Bar供电和电流反向保护。本实用新型实施采用控制芯片，在系统电源正常时控制超级电容充电，在系统电源掉电时控制超级电容向LDO放电，从而保证系统在无预警断电时供给BMC电源，让BMC有足够时间储存好资料，以解决资料备份或来不及记录的问题。

Description

一种BMC延时断电电路

技术领域

本实用新型涉及BMC电源技术领域，具体涉及一种BMC延时断电电路。

背景技术

现在服务器的主板都会有一颗BMC来管理系统，主要作用是供管理者直接对服务器硬件进行管理，如电压、温度、风扇转速、开关机状态、各部份健康状态等，当系统有异常时BMC会记录下来供使用者追踪问题，所以BMC在服务器里占很重要的角色。

如图1所示，为目前BMC电源供电电路，Bus Bar输出P12V_AUX，P12V_AUX再由LDO线路转换成低电压供给BMC。

现有BMC备用电源的来源主要来自系统内部电源，当系统无预警断电时，BMC也会跟著失去电源，会造成资讯来不及备份或无法记录当下系统失效的问题。

实用新型内容

本实用新型实施例中提供了一种BMC延时断电电路，以解决现有技术中BMC备用电源因无延时功能，而导致的资料来不及备份或来不及记录系统失效的问题。

本实用新型实施例公开了如下技术方案：

本实用新型提供了一种BMC延时断电电路，包括Bus Bar、LDO和BMC，Bus Bar连接LDO，LDO连接BMC，电路还包括备份电源模块和HSC模块，所述备份电源模块连接Bus Bar、LDO和HSC模块，所述HSC模块连接Bus Bar和LDO，所述备份电源模块用于系统掉电时给BMC提供电源，所述HSC模块用于控制Bus Bar供电和电流反向保护。

进一步地，所述HSC模块包括HSC芯片、第一开关和第二开关，HSC芯片的PG端口连接所述备份电源模块，HSC芯片的Vout Sense端口连接电阻R1的一端，电阻R1的另一端连接第一开关的输出端和第二开关的输入端，第一开关的输入端连接Bus Bar，第二开关的输出端连接LDO，第一开关的控制端和第二开关的控制端连接HSC芯片的Gate端口。

进一步地，所述第一开关为NMOS管Q1，第二开关为NMOS管Q2，NMOS管Q1和NMOS管Q2的G极为开关的控制端，NMOS管Q1和NMOS管Q2的D极为开关的输入端，NMOS管Q1和NMOS管Q2的S极为开关的输出端。

进一步地，所述备份电源模块包括供电单元和通信单元，所述供电单元的控制端连接控制芯片，所述供电单元的储能端连接供电单元的控制端和第二开关的输出端，所述通信单元连接控制芯片、HSC芯片的PG端口和BMC。

进一步地，所述供电单元的储能端包括超级电容C1、C2、C3和C4，所述供电单元的控制端包括NMOS管Q3，超级电容C1的一端连接控制芯片的CAP1端口，超级电容C1的另一端连接接控制芯片的GND端口和地，超级电容C2的一端连接控制芯片的CAP2端口，超级电容C2的另一端连接接控制芯片的CAP1端口，超级电容C3的一端连接控制芯片的CAP3端口，超级电容C3的另一端连接接控制芯片的CAP2端口，超级电容C4的一端连接控制芯片的CAP4端口，超级电容C4的另一端连接接控制芯片的CAP3端口，NMOS管Q3的G极连接控制芯片的GATE端口，NMOS管Q3的D极连接控制芯片的Boost端口和第二开关的输出端，NMOS管Q3的S极连接控制芯片的CAP4端口。

进一步地，所述通信单元包括控制芯片的I2C端口、PFI端口和PFO端口，控制芯片的I2C端口通过SMBUS总线连接BMC，控制芯片的PFI端口连接HSC的PG端口和BMC，所述控制芯片的PFO端口连接BMC，所述控制芯片的Power端口连接第二开关的输出端。

所述控制芯片的型号为LTC3350。

实用新型内容中提供的效果仅仅是实施例的效果，而不是实用新型所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

1)本实用新型提供的BMC延时断电电路，采用控制芯片在系统电源正常时控制超级电容充电，在系统电源掉电时控制超级电容向LDO放电，从而保证系统在无预警断电时供给BMC电源，让BMC有足够时间储存好资料，解决资料备份或来不及记录的问题，本实用新型电路可应用一般的计算服务器、存储服务器。

2)本实用新型提供的BMC延时断电电路，采用HSC芯片，在外接电源线连接正常时，HSC芯片控制NMOS管Q1和Q2打开，Bus Bar对系统供电，同时NMOS管Q1和Q2的寄生二极管可以防止LDO端输入的电源反向流向Bus Bar。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型所述现有BMC供电电源结构框图；

图2为本实用新型所述BMC延时断电电路结构框图；

图3为本实用新型实施例所述BMC延时断电电路原理图。

具体实施方式

为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。

如图2所示，为本实用新型BMC(BMC，Baseboard Management Controller，基板管理控制器)延时断电电路结构框图，包括Bus Bar(服务器与外接电源适配器连接的铜排)、LDO(LDO，low dropout regulator，低压差线性稳压器)和BMC，Bus Bar连接LDO，LDO连接BMC，电路还包括备份电源模块和HSC模块(HSC，Hot Swap Controller、热交换控制器)，备份电源模块连接Bus Bar、LDO和HSC模块，HSC模块连接Bus Bar和LDO，备份电源模块用于系统掉电时给BMC提供电源，HSC模块用于控制Bus Bar供电和电流反向保护。

如图3所示，为本实用新型实施例所述BMC延时断电电路原理图，HSC模块包括HSC芯片、第一开关和第二开关，HSC芯片的PG端口连接备份电源模块，HSC芯片的Vout Sense端口连接电阻R1的一端，电阻R1的另一端连接第一开关的输出端和第二开关的输入端，第一开关的输入端连接Bus Bar，第二开关的输出端连接LDO，第一开关的控制端和第二开关的控制端连接HSC芯片的Gate端口。

第一开关为NMOS管Q1(NMOS，N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)，第二开关为NMOS管Q2，NMOS管Q1和NMOS管Q2的G极为开关的控制端，NMOS管Q1和NMOS管Q2的D极为开关的输入端，NMOS管Q1和NMOS管Q2的S极为开关的输出端。

一般服务器电源来源为Bus Bar，再经由HSC芯片输出P12V_AUX电源，LDO将P12V_AUX电源转换为各个零件所需的电压。在外接电源线连接正常时，HSC芯片控制NMOS管Q1和Q2打开，Bus Bar对系统供电，同时NMOS管Q1和Q2的寄生二极管可以防止LDO端输入的电源反向流向Bus Bar。

备份电源模块包括供电单元和通信单元，供电单元的控制端连接控制芯片，供电单元的储能端连接供电单元的控制端和第二开关的输出端，通信单元连接控制芯片、HSC芯片的PG端口和BMC。

供电单元的储能端包括超级电容C1、C2、C3和C4，供电单元的控制端包括NMOS管Q3，超级电容C1的一端连接控制芯片的CAP1端口，超级电容C1的另一端连接接控制芯片的GND端口和地，超级电容C2的一端连接控制芯片的CAP2端口，超级电容C2的另一端连接接控制芯片的CAP1端口，超级电容C3的一端连接控制芯片的CAP3端口，超级电容C3的另一端连接接控制芯片的CAP2端口，超级电容C4的一端连接控制芯片的CAP4端口，超级电容C4的另一端连接接控制芯片的CAP3端口，NMOS管Q3的G极连接控制芯片的GATE端口，NMOS管Q3的D极连接控制芯片的Boost端口和第二开关的输出端，NMOS管Q3的S极连接控制芯片的CAP4端口。

当服务器正常使用时，P12V_AUX经由LDO转换电源供给BMC使用，P12V_AUX顺带对超级电容充电，对服务器并无影响。

在超级电容部分，储能电路由4颗超级电容组成，超级电容的充电电压可以做设定，一般可设定在3V，串接起来就是12V。在AC断电时超级电容会进行能量释放，再经由控制IC的Boost(升压)功能将电压升成12V再提供给系统使用。

通信单元包括控制芯片的I2C端口、PFI端口和PFO端口，控制芯片的I2C端口通过SMBUS总线连接BMC，控制芯片的PFI端口连接HSC的PG端口和BMC，控制芯片的PFO端口连接BMC，控制芯片的Power端口连接第二开关的输出端。

控制芯片的型号为LTC3350，控制芯片的GATE端口为低电平时，可对1～4节串联超级电容器进行高效同步降压型恒流/恒压(CC/CV)充电，在控制芯片的GATE端口为高电平时，超级电容通过控制芯片的Boost端口对外放电。

BMC预留SMBUS讯号与控制芯片的I2C端口相连接，可以有效的监控控制芯片和超级电容的健康状态，确保此电路的正常运作。

本实用新型电路的工作原理为：

当服务器正常使用时，P12V_AUX经由LDO转换电源供给BMC使用，P12V_AUX也顺带对备用电路里的超级电容充电；

当输入电源掉电时，系统的HSC芯片的PG端口发出PLW(Power Low Warning)通知BMC和控制芯片，控制芯片的Power端口得知系统电压已低于12V,当控制芯片侦测到输入电源低于所设定的电压值后，发出PFO讯号给BMC，同时控制GATE端口变为高电平，超级电容开始放电，再经由控制芯片的Boost(升压)功能供电给LDO 12V电源。

以上所述只是本实用新型的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本实用新型的保护范围。

Claims (7)

1.一种BMC延时断电电路，包括Bus Bar、LDO和BMC，Bus Bar连接LDO，LDO连接BMC，其特征在于，所述电路还包括备份电源模块和HSC模块，所述备份电源模块连接Bus Bar、LDO和HSC模块，所述HSC模块连接Bus Bar和LDO，所述备份电源模块用于系统掉电时给BMC提供电源，所述HSC模块用于控制Bus Bar供电和电流反向保护。

2.根据权利要求1所述的一种BMC延时断电电路，其特征在于，所述HSC模块包括HSC芯片、第一开关和第二开关，HSC芯片的PG端口连接所述备份电源模块，HSC芯片的Vout Sense端口连接电阻R1的一端，电阻R1的另一端连接第一开关的输出端和第二开关的输入端，第一开关的输入端连接Bus Bar，第二开关的输出端连接LDO，第一开关的控制端和第二开关的控制端连接HSC芯片的Gate端口。

3.根据权利要求2所述的一种BMC延时断电电路，其特征在于，所述第一开关为NMOS管Q1，第二开关为NMOS管Q2，NMOS管Q1和NMOS管Q2的G极为开关的控制端，NMOS管Q1和NMOS管Q2的D极为开关的输入端，NMOS管Q1和NMOS管Q2的S极为开关的输出端。

4.根据权利要求1所述的一种BMC延时断电电路，其特征在于，所述备份电源模块包括供电单元和通信单元，所述供电单元的控制端连接控制芯片，所述供电单元的储能端连接供电单元的控制端和第二开关的输出端，所述通信单元连接控制芯片、HSC芯片的PG端口和BMC。

5.根据权利要求4所述的一种BMC延时断电电路，其特征在于，所述供电单元的储能端包括超级电容C1、C2、C3和C4，所述供电单元的控制端包括NMOS管Q3，超级电容C1的一端连接控制芯片的CAP1端口，超级电容C1的另一端连接接控制芯片的GND端口和地，超级电容C2的一端连接控制芯片的CAP2端口，超级电容C2的另一端连接接控制芯片的CAP1端口，超级电容C3的一端连接控制芯片的CAP3端口，超级电容C3的另一端连接接控制芯片的CAP2端口，超级电容C4的一端连接控制芯片的CAP4端口，超级电容C4的另一端连接接控制芯片的CAP3端口，NMOS管Q3的G极连接控制芯片的GATE端口，NMOS管Q3的D极连接控制芯片的Boost端口和第二开关的输出端，NMOS管Q3的S极连接控制芯片的CAP4端口。

6.根据权利要求4所述的一种BMC延时断电电路，其特征在于，所述通信单元包括控制芯片的I2C端口、PFI端口和PFO端口，控制芯片的I2C端口通过SMBUS总线连接BMC，控制芯片的PFI端口连接HSC的PG端口和BMC，所述控制芯片的PFO端口连接BMC，所述控制芯片的Power端口连接第二开关的输出端。

7.根据权利要求4所述的一种BMC延时断电电路，其特征在于，所述控制芯片的型号为LTC3350。

Images