CN102289414A

CN102289414A - 内存数据保护装置及方法

Info

Publication number: CN102289414A
Application number: CN2010102035064A
Authority: CN
Inventors: 张一鸣; 王晋涛
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2010-06-17
Filing date: 2010-06-17
Publication date: 2011-12-21

Abstract

本发明提供一种内存数据保护装置，包括电压监测电路、互联开关、内存控制器、闪存阵列控制器，其中电压监测电路，用于监测系统在数据通讯状态下的系统电压是否正常；以及当系统电压异常或正常时，发出电压异常或正常的信号至互联开关；互联开关，用于接收电压异常的信号后，打开内存控制器至内存的互联通路；内存控制器，用于通过互联通路读取内存中的数据并发送至闪存阵列控制器；或接收电压正常信号后，打开CPU至内存的互联通路；闪存阵列控制器，用于将接收的数据写入闪存阵列。本发明还提供内存数据保护方法。本发明通过内存数据保护装置，将内存中的数据转存到闪存阵列中，数据可以长时间保存而不丢失，可靠性较高。

Description

内存数据保护装置及方法

技术领域

本发明涉及计算机技术领域，尤其涉及内存数据保护装置及方法。

背景技术

现有的计算机中，一般都包括内存，计算机在运行过程中，内存内保存有大量重要数据，由于内存是易失性存储设备，如果计算机的系统电源出现异常情况，内存内的数据会因系统电源的掉电而丢失，无法满足对可靠性要求较高的应用场合的要求。

图1为现有技术中通过电池配合CPU实现掉电保护的示意图。当CPU正常工作时与内存之间正常交互数据，此时如果系统电源掉电，电源监测电路会发出异常信号至电源控制逻辑模块，电源控制逻辑模块经过相应逻辑运算发出控制信号至CPU。CPU接收到控制信号后，立刻进入中断处理，并发出控制信号至内存，使内存进入自刷新模式，内存在此模式下不可读写数据且功耗降低。同时，电源控制逻辑模块发出控制信号打开电池，使电池开始为进入自刷新模式的内存供电。

上述方式的缺陷在于，由于电池所储存的电能是有限的，当系统电源掉电且不能在短时间内恢复正常时，电池所储存的电能耗尽之后，保存在内存中的数据仍然存在丢失的危险。

发明内容

本发明的主要目的在于提供内存数据保护装置及方法，以保护内存中的数据。

一种内存数据保护装置，包括电压监测电路、互联开关、内存控制器、闪存和闪存阵列控制器，其中：电压监测电路，用于监测系统在数据通讯状态下的系统电压是否正常；以及当系统电压异常或正常时，发出电压异常的信号至互联开关；互联开关，用于接收电压异常的信号后，打开内存控制器至内存的互联通路；或接收电压正常信号后，打开CPU至内存的互联通路；内存控制器，用于通过互联通路读取内存中的数据并发送至闪存阵列控制器；闪存阵列控制器，用于将接收的数据写入闪存阵列。

优选地，上述电压监测电路，还用于当系统电压正常时，发出电压正常的信号至内存控制器以及闪存阵列控制器。

优选地，上述电压监测电路，还用于当系统电压异常时，发出系统电压异常的告警信号。

优选地，上述电压监测电路，还用于发出电压异常的信号至供电模块；供电模块，还用于接收到电压异常的信号后，向CPU、内存、闪存阵列控制器输出工作电流；电压监测电路，还用于向CPU发出中断信号。

优选地，上述电压监测电路，还用于发出电压异常的信号至内存控制器及闪存阵列控制器；内存控制器和闪存阵列控制器，还用于接收到电压异常的信号之后，进入工作状态。

优选地，上述内存数据保护装置为现场可编程门阵列FPGA。

一种计算机，包括上述的内存数据保护装置。

一种内存数据保护方法，包括以下步骤：电压监测电路监测系统在数据通讯状态下的系统电压是否正常；当系统电压异常时，电压监测电路发出电压异常的信号至互联开关；当系统电压正常时，电压监测电路发出电压正常的信号至互联开关；互联开关接收到电压异常的信号后，打开内存控制器至内存的互联通路；或者接收电压正常信号后，打开CPU至内存的互联通路；内存控制器通过互联通路读取内存中的数据并发送至闪存阵列控制器，闪存阵列控制器将接收的数据写入闪存阵列。

优选地，当电压监测电路监测到系统电压正常时，发出电压正常的信号至内存控制器以及闪存阵列控制器；内存控制器和闪存阵列控制器接收到电压正常的信号后关闭。

优选地，上述电压监测电路监测系统在数据通讯状态下的系统电压是否正常的步骤之前还包括：互联开关、电压监测电路、内存控制器、闪存阵列控制器初始化；电压监测电路监测系统电压是否正常，当系统电压异常时，电压监测电路发出系统电压异常的告警信号。

优选地，上述互联开关接收到电压正常的信号后，打开CPU至内存的互联通路，关闭内存控制器至内存的互联通路的步骤之后还包括：CPU监测供电模块是否充电完成；当未充电完成时，供电模块继续充电；当充电完成时，CPU通过互联开关与内存进行数据通讯。

优选地，上述当系统电压异常时，电压监测电路发出电压异常的信号至互联开关之前还包括步骤：电压监测电路发出电压异常的信号至供电模块，供电模块接收到电压异常的信号后，向CPU、内存、闪存阵列控制器输出工作电流；电压监测电路向CPU发出中断信号，CPU接收中断信号后进入待机状态。

优选地，上述内存控制器通过互联通路读取内存中的数据并发送至闪存阵列控制器，闪存阵列控制器将接收的数据写入闪存阵列的步骤之前还包括：电压监测电路发出电压异常的信号至内存控制器及闪存阵列控制器，内存控制器和闪存阵列控制器接收到电压异常的信号之后，进入工作状态。

本发明通过将内存中的数据转存到闪存阵列中，由于闪存阵列属于非易失性存储介质，数据可以长时间保存而不丢失，可靠性较高。此外，本发明不使用电池作为备用电源，而使用类似超级电容的供电模块为计算机在掉电过程中的提供短时间的供电，相对于使用电池而言，不需要额外的对于电池本身的监测和保护电路，不存在电池的安全性问题，使得整个系统的安全性得到进一步的提高。

附图说明

图1为现有技术中通过电池配合CPU实现掉电保护的示意图；

图2为本发明计算机一实施例的结构示意图；

图3a及3b为本发明内存数据保护方法一实施例的流程图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

本发明的总体技术方案为，电压监测电路监测系统在数据通讯状态下的系统电压是否正常；当系统电压异常时，电压监测电路发出电压异常的信号至互联开关；当系统电压正常时，电压监测电路发出电压正常的信号至互联开关；互联开关接收到电压异常的信号后，打开内存控制器至内存的互联通路；或者接收电压正常信号后，打开CPU至内存的互联通路；内存控制器通过互联通路读取内存中的数据并发送至闪存阵列控制器，闪存阵列控制器将接收的数据写入闪存阵列。以下结合说明书附图及具体实施例进一步说明本发明的技术方案。

图2为本发明计算机一实施例的结构示意图。

本实施例中的计算机包括CPU201、内存数据保护装置203、供电模块2034、内存204和闪存阵列205。

CPU201是计算机的核心，实现对计算机的资源管理和数据计算。CPU201从内存204中读取所需数据进行计算，并将计算结果写回内存204。内存204则存储CPU201在计算过程的数据。

供电模块2034，与CPU201、内存数据保护装置203、供电模块2034、内存204和闪存阵列205连接，用于为CPU201、内存数据保护装置203、供电模块2034、内存204和闪存阵列205供电。供电模块2034为不存在化学反应即可充电及放电的超级电容，该超级电容为法拉级，能够存储较大的电能，对外进行大电流放电，工作温度高，可用于替代电池实现短时间的电源保护。

在本实施例中，内存数据保护保护装置203为现场可编程门阵列(Field-Programmable Gate Array，FPGA)。内存数据保护保护装置203与CPU201、供电模块2034、内存204、闪存阵列205连接，且包括电压监测电路2030、互联开关2031、内存控制器2032、闪存阵列控制器2033。

电压监测电路2030与CPU201、供电模块2034、内存控制器2032、闪存阵列控制器2033以及互联开关2031连接。当计算机已经完成启动时，电压监测电路2030，用于监测系统在数据通讯状态下的系统电压是否正常；当系统电压异常时，发出电压异常的信号至互联开关2031；当系统电压正常时，发出电压正常的信号至内存控制器2032以及闪存阵列控制器2033。

当计算机刚启动时，电压监测电路2030还用于监测系统电压是否正常，当系统电压异常时，发出系统电压异常的告警信号；当系统电压正常时，发出电压正常的信号至互联开关2031。

电压监测电路2030，还用于发出电压异常的信号至供电模块2034，向CPU201发出中断信号，以及发出电压异常的信号至内存控制器2032及闪存阵列控制器2033。

互联开关2031与CPU201、内存204、内存控制器2032以及电压监测电路2030连接。互联开关2031，用于接收电压异常的信号后，打开内存控制器2032至内存204的互联通路；以及用于在接收到电压正常的信号后，打开CPU201至内存204的互联通路，关闭内存控制器2032至内存204的互联通路。

内存控制器2032，用于通过互联通路读取内存204中的数据并发送至闪存阵列控制器2033；闪存阵列控制器2033，用于将接收的数据写入闪存阵列205。内存控制器2032和闪存阵列控制器2033，还用于接收到电压异常的信号之后，进入工作状态。

供电模块2034，还用于接收到电压异常的信号后，向CPU201、内存204、闪存阵列控制器2033输出工作电流。

本发明内存数据保护装置203的工作原理如下：当系统正常工作时，互联开关2031接收到电压监测电路2030发出的电压正常的信号，打开CPU201至内存204的互联通路，关闭内存控制器2032至内存204的互联通路，此时CPU201可以直接读写内存204，而内存控制器2032不能读写内存204。当系统异常时，首先，电压监测电路2030发出电压异常的信号给供电模块2034，使用供电模块2034继续为系统供电；其后，电压监测电路2030发出中断信号给CPU201，CPU201在接收到中断信号后处理完最后一次读写操作即进入待机状态；互联开关2031打开内存控制器2032至内存204的互联通路，关闭CPU201至内存204的互联通路，此时内存控制器2032可以直接读写内存204而CPU201不能读写内存204，电压监测电路2030继续分别打开内存控制器2032和闪存阵列控制器2033，使内存控制器2032和闪存阵列控制器2033进入工作状态；然后，内存控制器2032从内存204中读取数据，并将数据转发给闪存阵列控制器2033，闪存阵列控制器2033将收到的数据写入闪存阵列205，从而实现对内存204中的数据的保护。

在以上过程中，只要保证供电模块2034的容量足够大，就可以保证足够的时间将内存204的所有数据全部写入闪存阵列205。当内存204容量较大时，只需要提高供电模块2034的容值即可。

图3a及3b为本发明内存数据保护方法一实施例的流程图。

步骤S301，互联开关2031、电压监测电路2030、内存控制器2032、闪存阵列控制器2033初始化。

步骤S302，电压监测电路2030监测系统电压是否正常，当系统电压异常时，进入步骤S303；当电压监测电路2030监测到系统电压正常时进入步骤S304。

步骤S303，电压监测电路2030发出系统电压异常的告警信号，然后继续返回步骤S302继续监测系统电压是否正常。

步骤S304，电压监测电路2030发出电压正常的信号至互联开关2031。

步骤S305，互联开关2031接收到电压正常的信号后，打开CPU201至内存204的互联通路，关闭内存控制器2032至内存204的互联通路。

步骤S306，CPU201监测供电模块2034是否充电完成；当未充电完成时，进入步骤S307；当充电完成时，进入步骤S308。

步骤S307，供电模块2034继续充电。

步骤S308，CPU201通过互联开关2031与内存204进行数据通讯。

步骤S309，电压监测电路2030监测系统在数据通讯状态下的系统电压是否正常。当系统电压正常时，进入步骤S310；当系统电压异常时，进入步骤S312。

步骤S310，电压监测电路2030发出电压正常的信号至互联开关2031，然后进入步骤S311。

步骤S311，互联开关2031接收到电压正常的信号后，打开CPU201至内存204的互联通路，关闭内存控制器2032至内存204的互联通路，本流程结束。

步骤S312，电压监测电路2030发出电压异常的信号至互联开关2031。

步骤S313，电压监测电路2030发出电压异常的信号至供电模块2034，供电模块2034接收到电压异常的信号后，向CPU201、内存204、闪存阵列控制器2033输出工作电流。

步骤S314，电压监测电路2030向CPU201发出中断信号，CPU201接收中断信号后进入待机状态。

步骤S315，互联开关2031接收到电压异常的信号后，打开内存控制器2032至内存204的互联通路。

步骤S316，电压监测电路2030发出电压异常的信号至内存控制器2032及闪存阵列控制器2033。

步骤S317，内存控制器2032和闪存阵列控制器2033接收到电压异常的信号之后，进入工作状态。

步骤S318，内存控制器2032通过互联通路读取内存204中的数据并发送至闪存阵列控制器2033，闪存阵列控制器2033将接收的数据写入闪存阵列205，本流程结束。

本发明通过内存数据保护装置203，将内存204中的数据转存到闪存阵列205中，由于闪存阵列205属于非易失性存储介质，数据可以长时间保存而不丢失，可靠性较高。此外，本发明不使用电池作为备用电源，而使用类似超级电容的供电模块2034为计算机在掉电过程中的提供短时间的供电，相对于使用电池而言，不需要额外的对于电池本身的监测和保护电路，不存在电池的安全性问题，使得整个系统的安全性得到进一步的提高。

以上所述仅为本发明的优选实施例，并非因此限制其专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种内存数据保护装置，其特征在于，包括电压监测电路、互联开关、内存控制器以及闪存阵列控制器，其中：

电压监测电路，用于监测系统在数据通讯状态下的系统电压是否正常；以及当系统电压异常或正常时，发出电压异常或正常的信号至互联开关；

互联开关，用于接收电压异常的信号后，打开内存控制器至内存的互联通路；或接收电压正常信号后，打开CPU至内存的互联通路；

内存控制器，用于通过互联通路读取内存中的数据并发送至闪存阵列控制器；

闪存阵列控制器，用于将接收的数据写入闪存阵列。

2.如权利要求1所述的内存数据保护装置，其特征在于，所述电压监测电路，还用于当系统电压正常时，发出电压正常的信号至内存控制器以及闪存阵列控制器。

3.如权利要求1所述的内存数据保护装置，其特征在于，所述电压监测电路，还用于当系统电压异常时，发出系统电压异常的告警信号。

4.如权利要求3所述的内存数据保护装置，其特征在于，还包括供电模块，其中：

所述电压监测电路，还用于发出电压异常的信号至供电模块；

所述供电模块，还用于接收到电压异常的信号后，向CPU、内存、闪存阵列控制器输出工作电流；

所述电压监测电路，还用于向CPU发出中断信号。

5.如权利要求4所述的内存数据保护装置，其特征在于：

所述电压监测电路，还用于发出电压异常的信号至内存控制器及闪存阵列控制器；

所述内存控制器和闪存阵列控制器，还用于接收到电压异常的信号之后，进入工作状态。

6.如权利要求1至5任一项所述的内存数据保护装置，其特征在于，所述内存数据保护装置为现场可编程门阵列FPGA。

7.一种计算机，其特征在于，包括如权利要求1至5任一项所述的内存数据保护装置。

8.一种内存数据保护方法，其特征在于，包括以下步骤：

电压监测电路监测系统在数据通讯状态下的系统电压是否正常；

当系统电压异常时，电压监测电路发出电压异常的信号至互联开关；当系统电压正常时，电压监测电路发出电压正常的信号至互联开关；

互联开关接收到电压异常的信号后，打开内存控制器至内存的互联通路；或者接收电压正常信号后，打开CPU至内存的互联通路；

内存控制器通过互联通路读取内存中的数据并发送至闪存阵列控制器，闪存阵列控制器将接收的数据写入闪存阵列。

9.如权利要求8所述的内存数据保护方法，其特征在于，还包括步骤：

当电压监测电路监测到系统电压正常时，发出电压正常的信号至内存控制器以及闪存阵列控制器；

内存控制器和闪存阵列控制器接收到电压正常的信号后关闭。

10.如权利要求8所述的内存数据保护方法，其特征在于，所述电压监测电路监测系统在数据通讯状态下的系统电压是否正常的步骤之前还包括：

互联开关、电压监测电路、内存控制器、闪存阵列控制器初始化；

电压监测电路监测系统电压是否正常，当系统电压异常时，电压监测电路发出系统电压异常的告警信号。

11.如权利要求10所述的内存数据保护方法，其特征在于，所述互联开关接收到电压正常的信号后，打开CPU至内存的互联通路，关闭内存控制器至内存的互联通路的步骤之后还包括：

CPU监测供电模块是否充电完成；

当未充电完成时，供电模块继续充电；当充电完成时，CPU通过互联开关与内存进行数据通讯。

12.如权利要求11所述的内存数据保护方法，其特征在于，当系统电压异常时，电压监测电路发出电压异常的信号至互联开关之后还包括步骤：

电压监测电路发出电压异常的信号至供电模块，供电模块接收到电压异常的信号后，向CPU、内存、闪存阵列控制器输出工作电流；

电压监测电路向CPU发出中断信号，CPU接收中断信号后进入待机状态。

13.如权利要求12所述的内存数据保护方法，其特征在于，所述内存控制器通过互联通路读取内存中的数据并发送至闪存阵列控制器，闪存阵列控制器将接收的数据写入闪存阵列的步骤之前还包括：

电压监测电路发出电压异常的信号至内存控制器及闪存阵列控制器，内存控制器和闪存阵列控制器接收到电压异常的信号之后，进入工作状态。