KR20050020930A - 회로 장치 - Google Patents

회로 장치 Download PDF

Info

Publication number
KR20050020930A
KR20050020930A KR1020040054596A KR20040054596A KR20050020930A KR 20050020930 A KR20050020930 A KR 20050020930A KR 1020040054596 A KR1020040054596 A KR 1020040054596A KR 20040054596 A KR20040054596 A KR 20040054596A KR 20050020930 A KR20050020930 A KR 20050020930A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor element
package
extending
semiconductor
Prior art date
Application number
KR1020040054596A
Other languages
English (en)
Other versions
KR100652106B1 (ko
Inventor
쯔보노야마꼬또
시부사와가쯔히꼬
기따자와다까시
Original Assignee
산요덴키가부시키가이샤
간또 산요 세미컨덕터즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 간또 산요 세미컨덕터즈 가부시끼가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050020930A publication Critical patent/KR20050020930A/ko
Application granted granted Critical
Publication of KR100652106B1 publication Critical patent/KR100652106B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 리드를 갖고 또한 내부에 전기 회로가 구성되는 회로 장치를 제공한다. 회로 장치(10)는, 제1 반도체 소자(13A) 및 제2 반도체 소자(13B)와, 금속 세선(15A)을 통하여 제1 반도체 소자(13A) 또는 제2 반도체 소자(13B)와 전기적으로 접속되고, 단부가 외부로 도출되는 제1 리드(11A)와, 제1 반도체 소자(13A) 및 제2 반도체 소자(13B) 양쪽에 금속 세선(15C)을 통하여 전기적으로 접속되고, 제1 및 제2 반도체 소자(13A, 13B)를 전기적으로 접속하는 제2 리드(11B)를 갖는 구성으로 이루어져 있다.

Description

회로 장치{CIRCUIT DEVICE}
본 발명은, 외부 단자로서 외부로 연장하는 리드를 갖는 회로 장치에 관한 것이다.
도 5를 참조하여, 종래형 회로 장치(100)의 구성에 대하여 설명한다. 도 5의 (a)는 회로 장치(100)의 평면도이고, 도 5의 (b)는 그 단면도이다(특허 문헌 1 참조).
도 5의 (a) 및 도 5의 (b)를 참조하여, 회로 장치(100)의 중앙부에는 도전 재료로 이루어지는 랜드(102)가 형성되고, 랜드(102) 주위에는 다수개의 리드(101)의 일단이 접근하고 있다. 리드(101)의 일단은 금속 세선(105)을 통하여 반도체 소자(104)와 전기적으로 접속되고, 타단은 밀봉 수지(103)로부터 노출되어 있다. 밀봉 수지(103)는 반도체 소자(104), 랜드(102) 및 리드(101)를 밀봉하여 일체로 지지하는 기능을 갖는다.
특허 문헌 1 : 일본 특개평 11-340257호 공보
그러나, 상술한 바와 같은 회로 장치(100)에서는, 리드(101)는 반도체 소자(104)의 전극을 외부로 전기적으로 연장시키는 기능만을 갖고, 이 리드(101)로 재배선부 등을 형성할 수 없었다. 그러므로, 리드(101)를 이용하여, 회로 장치 내부에 복잡한 전기 회로를 구성할 수 없다는 문제가 있었다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 본 발명의 주된 목적은, 리드를 갖고 또한 내부에 전기 회로가 구성되는 회로 장치를 제공하는 것에 있다.
본 발명은, 복수의 반도체 소자와, 상기 반도체 소자의 본딩 패드와 접속되고 패키지 외부로 도출되어 외부 단자를 구성하는 제1 리드군과, 상기 패키지 내부에서 상기 반도체끼리를 접속하는 제2 리드군을 갖는 것을 특징으로 한다.
또한, 본 발명은, 제1 반도체 소자 및 제2 반도체 소자와, 금속 세선을 통하여 상기 제1 반도체 소자 또는 상기 제2 반도체 소자와 전기적으로 접속되고, 단부가 외부로 도출되는 제1 리드와, 상기 제1 반도체 소자 및 상기 제2 반도체 소자 양쪽에 금속 세선을 통하여 전기적으로 접속되고, 상기 제1 및 상기 제2 반도체 소자를 전기적으로 접속하는 제2 리드를 갖는 것을 특징으로 한다.
또한 본 발명은, 제1 리드와, 상기 제1 리드의 한쪽에 접근하여 연장되고, 상측으로 돌출되는 제1 단차부가 형성된 제2 리드와, 상기 제1 리드의 다른쪽에 접근하여 연장되고, 상측으로 돌출되는 제2 단차부가 형성된 제3 리드와, 상기 제1 리드를 걸치도록, 상기 제1 단차부 및 상기 제2 단차부에 납재를 개재하여 고착된 칩 소자를 갖는 것을 특징으로 한다.
또한 본 발명은, 제1 회로 소자와, 제1 금속 세선을 통하여 상기 제1 회로 소자와 전기적으로 접속되고 단부가 외부로 도출되는 제1 리드와, 제2 금속 세선을 통하여 상기 제1 리드와 접속되는 제2 리드와, 상기 제2 리드에 전기적으로 접속되는 제2 회로 소자를 갖는 것을 특징으로 한다.
또한 본 발명은, 아일런드와, 상기 아일런드 주위에 일단이 근접하여 형성된 내측 리드를 통하여 밀봉 수지로부터 타단이 돌출되어 이루어지는 외부 리드를 갖는 제1 리드와, 상기 아일런드에 형성된 반도체 소자를 갖는 회로 장치로서, 상기 밀봉 수지로 이루어지는 패키지의 일측변에서의 한 영역으로부터 상기 패키지의 내부로 연장되고, 상기 내부로부터 상기 패키지의 일측변에서의 다른 영역으로 연장되는 배선 리드를 갖고, 상기 배선 리드를 통하여, 상기 패키지 내에 밀봉되고, 상기 반도체 소자와는 다른 회로 소자와 상기 반도체 소자가 전기적으로 접속되는 것을 특징으로 한다.
또한 본 발명은, 복수의 아일런드와, 상기 복수의 아일런드 주위에 일단이 근접하여 형성된 내측 리드를 통하여 밀봉 수지로부터 타단이 돌출되어 이루어지는 외부 리드를 갖는 제1 리드와, 상기 복수의 아일런드에 각각 형성된 반도체 소자를 갖는 회로 장치로서, 상기 밀봉 수지로 이루어지는 패키지의 일측변에서의 한 영역으로부터 상기 복수의 아일런드의 근방이 연장되고, 상기 근방으로부터 상기 패키지의 일측변에서의 다른 영역으로 연장되는 배선 리드를 갖고, 상기 배선 리드를 통하여, 상기 패키지 내에 밀봉된 상기 복수의 반도체 소자가 전기적으로 접속되는 것을 특징으로 한다.
<실시 형태>
본 발명은, 패키지 내에 배선의 기능을 갖는 리드를 갖고, 소위 SIP를 실현하는 기술에 관한 것이다.
일반적으로 리드 프레임은, 하나 또는 두개 정도의 아일런드를 갖고, 그 주위에는, 일단이 아일런드에 근접한 내측 리드와, 전극으로 이루어져, 외부 리드로서 패키지로부터 외부로 나가는 일련의 리드가 배치되어 있다. 그리고 각각의 아일런드에는, 반도체 칩이 형성되고, 반도체 칩 각각의 전극에서, 입출력 신호가 통과하기 위하여 상기 리드가 채용되고 있다. 즉, 반도체 소자 간의 접속을 위해서 상기 리드가 채용되고 있는 것은 아니다.
그러나 예외가 2가지 있다. 첫째는 반도체 소자가 적층되어 이루어지는 스택형의 멀티칩 패키지이고, 둘째는 아일런드와 아일런드 사이에 브릿지로서 형성된 플레인형의 멀티칩 패키지이다.
첫번째인 스택형에서, 리드는 반도체 소자 간의 접속을 위해 활용되고 있다. 그러나 이 리드는 외부 리드 전극으로서 채용된다. 한편, 두번째인 플레인형 멀티칩에서는, 아일런드 사이에 브릿지가 배치되고, 그 브릿지로 전기적으로 접속되어 있다. 이것은, 서로 대향하는 반도체 칩의 측변에 형성된 전극끼리를 접속하는 것이다. 이 브릿지는, 예를 들면 접착 시트로 접합하여 유지되고 있다.
본 원은, 예를 들면 도 1에서는, '「' 괄호 모양과 같은 형상을 갖는 제2 리드가 중요한 포인트로, 이 리드를 배선으로 하여 활용하는 것이다. 도 1에서는, 복수의 반도체 소자 간을 접속하기 위해, 도 4에서는 반도체 소자와 수동 소자를 접속하기 위해, 리드가 채용되고 있다. 이 리드는, 본래, 실장 기판 위의 전극과 전기적으로 접속되는 것은 아니다. 따라서 패키지 내부에서, 아일런드 주위에 형성되어 있으면 되고, 형상은 한정하지 않는다.
여기서는, 제2 리드의 낙하를 고려하여, 상하의 금형으로 유지할 수 있게 '「' 괄호 모양과 같이 배치되어 있다. 또한 접착 테이프를 채용하면, '「' 괄호 모양일 필요는 없다. 또한, 본 발명에서, 내측 리드란, 패키지나 밀봉 수지에 내장되는 부분의 리드를 말한다. 또한, 배선 리드란 회로 소자끼리를 전기적으로 접속하는 역할을 갖는 리드를 말한다. 또한, 본 발명에서 리드는, 이하 실시예에서 나타내는 프레임형 리드 외에도, 실장 기판 상에 형성된 도전 패턴 등도 포함한다.
도 1을 참조하여, 본 발명의 회로 장치의 상세한 구성을 설명한다. 도 1은 본 발명의 회로 장치(10)의 평면도이다. 도 1을 참조하여, 회로 장치(10)는, 제1 반도체 소자(13A) 및 제2 반도체 소자(13B)와, 금속 세선(15A)을 통하여 제1 반도체 소자(13A) 또는 제2 반도체 소자(13B)와 전기적으로 접속되고 단부가 외부로 도출되는 제1 리드(11A)와, 제1 반도체 소자(13A) 및 제2 반도체 소자(13B) 양쪽에 금속 세선(15C)을 통하여 전기적으로 접속되고, 제1 및 제2 반도체 소자(13A, 13B)를 전기적으로 접속하는 제2 리드(11B)를 구비하는 구성으로 이루어져 있다. 이러한 각 구성 요소를 이하에 설명한다.
제1 반도체 소자(13A)는, 예를 들면 LSI(Large Scale Integration) 칩으로, 회로 장치(10)의 중앙부 부근에 형성된 제1 아일런드(12A) 위에, 접착제를 개재하여 고착되어 있다. 여기서 사용하는 접착제로서는, 땜납이나 도전성 페이스트와 같은 도전성이나 수지제의 절연성 양쪽을 용도에 따라 구분하여 사용할 수 있다.
제2 반도체 소자(13B)는, 예를 들면 상술한 제1 반도체 소자(13A)와 동일한 LSI칩으로, 제1 아일런드(12A)에 연속하는 제2 아일런드(12B) 위에 고착되어 있다. 또한, 상기한 두개의 아일런드는, 전기적으로 분리해도 된다.
제1 아일런드(12A) 및 제2 아일런드(12B)는, 펀칭 혹은 에칭에 의해, 얇은 도전박을 성형함으로써 형성된다. 또한, 제1 아일런드(12A)와 제2 아일런드(12B)는 연결부(18)를 통하여 연속하고 있다. 그리고, 도면에서, 상측에 위치하는 제1 아일런드(12A)는, 제1 아일런드(12A)의 상부 좌우 각(角)부로부터 회로 장치의 상부 좌우 각부까지 현수 리드(19)가 연장되어 있다. 또한, 도면에서 하측에 위치하는 제2 아일런드(12B)는, 제2 아일런드(12B)의 하부 좌우 각부에서 회로 장치의 하부 좌우 각부까지 현수 리드(19)가 연장되어 있다. 이 현수 리드(19)는, 회로 장치(10)의 제조 공정에서, 제1 아일런드(12A) 및 제2 아일런드(12B)를 기계적으로 지지하는 기능을 갖는다.
제1 리드(11A)는, 그 일단이 제1 반도체 소자(13A) 또는 제2 반도체 소자(13B)와 금속 세선(15A)을 통하여 접속되어 있다. 그리고, 제1 리드(11A)의 타단은, 전체를 밀봉하는 밀봉 수지(16)로부터 외부로 도출되어, 외부와의 전기 신호의 입출력을 행하는 외부 단자로서 기능한다.
제2 리드(11B)는, 금속 세선(15C)을 통하여 제1 반도체 소자(13A)와 전기적으로 접속되어 있고, 또한 금속 세선(15C)을 통하여 제2 반도체 소자(13B)와 전기적으로 접속되어 있다. 따라서, 제1 반도체 소자(13A)와 제2 반도체 소자(13B)는, 금속 세선(15C) 및 제2 리드(11B)를 통하여 전기적으로 접속되어 있다. 도면 상에서는, 제1 및 제2 반도체 소자(13A, 13B)는, 회로 장치(10)의 중앙부 부근에 상하 방향으로 정렬하여 배치되어 있다. 그리고, 정렬한 제1 및 제2 반도체 소자(13A, 13B)를 좌우 방향으로부터 협지하도록, 측방에서 상하 방향으로 복수개의 제2 리드(11B)가 연장되어 있다. 여기서는, 제2 리드(11B)를 해칭으로 나타내고 있다. 즉, 제1 및 제2 반도체 소자(13A, 13B)를 협지하도록, 제1 및 제2 반도체 소자(13A, 13B)가 정렬하는 방향으로, 제2 리드(11B)는 연장되어 있다. 또한, 제2 리드(11B)는 양단이 밀봉 수지(16)로부터 외부로 연장되어 있다.
제3 리드(11C)는, 회로 장치(10) 내부에서 다른 구성 요소와의 전기적 접속은 행해지지 않고, 단부는 밀봉 수지(16)로부터 외부로 도출되어 있다. 또한, 회로 장치(10)의 주변부에는, 상술한 제1 내지 제3 리드의 단부가 대략 등간격으로 도출되어 단자부를 형성하고 있다. 여기서는, 도면 상의 회로 장치(10)의 좌우 단부의 제2 리드(11B)에 협지되는 영역으로, 복수개의 제3 리드(11C)가 형성되어 있다.
밀봉 수지(16)는, 제1 및 제2 반도체 소자(13A, 13B), 리드(11), 및 금속 세선(15)을 피복하여 전체를 지지하는 기능을 갖는다. 또, 리드(11)의 이면이 노출되는 구성으로 해도 되고, 리드(11)의 이면도 포함하여 전체를 밀봉 수지(16)에 의해 피복해도 된다.
본 발명의 포인트는, 반도체 소자끼리 전기적으로 접속하는 제2 리드(11B)를 채용한 것에 있다. 제2 리드(11B)를 채용하는 장점을 설명한다. 제1 및 제2 반도체 소자(13A, 13B)가 대향하는 변에 형성된 전극끼리는, 여기서는 금속 세선(15B)에 의해, 바로 전기적으로 접속되어 있다. 그러나, 제1 및 제2 반도체 소자(13A, 13B)가 대향하는 변 이외의 개소에 형성된 전극끼리를, 금속 세선(15)만을 이용하여 전기적으로 접속하는 것은 곤란하다. 그러므로, 본 발명에서는, 제2 리드(11B)를 채용함으로써, 이 문제를 해결하고 있다. 예를 들면, 금속 세선(15C)을 통하여, 도면 상에서 제1 반도체 소자(13A)의 가로 주변부에 형성된 전극과, 제2 리드(11B)를 전기적으로 접속한다. 그리고, 제2 리드(11B)는, 제1 반도체 소자(13A)의 가로 주변부에서 제2 반도체 소자의 가로 주변부까지, 도면 상에서 상하 방향으로 연장된다. 그리고, 금속 세선(15C)을 통하여, 제2 반도체 소자(13B)와 제2 리드(11B)를 전기적으로 접속한다. 여기에서, 제2 반도체 소자(13B)에 인접하는 변을 제외한 개소의 제1 반도체 소자(13A)의 추출 전극과, 제1 반도체 소자(13A)에 인접하는 변을 제외한 개소의 제2 반도체 소자(13B)의 추출 전극이, 상기 제2 리드를 통하여 전기적으로 접속된다.
또한, 금속 세선(15)을 통하여 리드(11)끼리를 접속함으로써, 또 다른 배선을 구성할 수 있다. 여기서는 제1 반도체 소자(13A)의 전극 E1과, 제2 반도체 소자(13B)의 전극 E2를, 금속 세선(15) 및 리드(11)를 통하여 전기적으로 접속하는 구성을 설명한다. 여기서, 전극 E1은, 제2 반도체 소자(13B)에 인접하는 변에 대향하는 주변부의 제1 반도체 소자(13A)에 형성된 추출 전극이다. 그리고, 전극 E2는, 제1 반도체 소자(13A)에 인접하는 변에 대향하는 주변부의 제2 반도체 소자(13B)에 형성된 추출 전극이다. 전극 E1은 금속 세선(15A)를 통하여 제1 리드(11A1)와 접속되고, 제1 리드(11A1)는 금속 세선(15D)을 통하여 제2 리드(11B1)의 도면 상부에 접속된다. 제2 리드(11B1)는, 제1 및 제2 반도체 소자(13A, 13B)의 도면 우측 측방을 상하 방향으로 연장한다. 그리고, 금속 세선(15E)를 통하여, 제2 리드(11B1)의 도면 하부와 전극 E2가 전기적으로 접속된다.
제1 리드(11A1) 부근의 전기적인 접속 구조에 대하여 설명한다. 제1 리드(11A1)의 한쪽 단부는, 패키지 외형을 형성하는 밀봉 수지(16)로부터 외부로 도출되어 외부 단자를 형성하고 있다. 그리고, 제1 리드(11A1)의 다른쪽 단부는, 회로 소자로서의 제1 반도체 소자(13A)의 근방까지 연장하여, 금속 세선(15A)에 의해 제1 반도체 소자(13A)의 본딩 패드와 전기적으로 접속되어 있다. 그리고, 제1 리드(11A1)와 제2 리드(11B1)는, 금속 세선(15D)를 통하여 전기적으로 접속되어 있다. 여기서, 금속 세선(15D)은 복수개의 리드를 초월하여, 리드끼리 전기적으로 접속하고 있다. 이러한 구성의 금속 세선(15D)을 채용함으로써, 임의의 개소의 리드끼리를 전기적으로 접속하는 것이 가능하게 되어, 리드를 이용하여 구성되는 배선의 자유도를 향상시킬 수 있다. 또한, 제1 리드(11A1)는, 한쪽이 외부로 도출되어 외부 단자를 구성하는 기능을 가짐과 동시에, 상기한 금속 세선(15D)이 접속됨으로써, 패키지에 내장되는 배선 패턴의 일부로서 기능하고 있다.
또한, 도 1에 도시한 회로 장치에서는, 제1 리드(11A), 제2 리드(11B) 및 제3 리드(11C)의 단부로 이루어지는 외부 단자가, 밀봉 수지(16)의 4 주변부로부터 대략 등간격으로 도출되어 있다. 이들 외부 단자가 실장 기판에 고착됨으로써, 회로 장치(10)의 실장을 행하는 것이 가능하게 되어, 회로 장치(10)의 실장을 안정화시킬 수 있다.
도 2를 참조하여, 다른 형태의 회로 장치(10)의 구성을 설명한다. 도 2에 도시한 회로 장치의 기본적인 구성은 도 1에 도시한 것과 마찬가지로, 이하에는 다른 부분을 중심으로 설명한다.
제3 반도체 소자(13C)는, 예를 들면 베어의 트랜지스터 칩 등으로, 제2 리드(11B) 도중에 형성한 제3 아일런드(12C) 상에 고착되어 있다. 그리고, 금속 세선(15)을 통하여, 반도체 소자(13C)는, 제1 반도체 소자(13A) 또는 제2 반도체 소자(13B)에 바로 접속되어 있다. 여기서, 반도체 소자(13C)는 금속 세선(15)을 통하여 제1 또는 제2 리드(11A, 11B)에 전기적으로 접속되어도 된다. 도 1에서는, 연결부(18)에 접근하도록, 제2 리드(11B)로부터 밀어내서 연장되는 2개의 제3 아일런드(12C)가 나타나 있다.
제4 반도체 소자(13D)는, LSI칩 등으로, 제2 반도체 소자(13B) 표면에 고착되어 있다. 즉, 제2 반도체 소자(13B)와, 이 제2 반도체 소자(13B) 상에 고착되는 제4 반도체 소자(14D)에 의해, 스택 구조가 실현되고 있다. 또한, 제4 반도체 소자(14D)는, 금속 세선(15)을 통하여, 제1 리드(11A), 제2 리드(11B), 또는 다른 회로 소자와 전기적으로 접속되고 있다.
제2 리드(11B)는, 여기서는 패키지의 외형을 구성하는 밀봉 수지에 내장되는 형태로 구성되어 있다. 즉, 제2 리드(11B)의 주된 역할은, 내장되는 회로 소자끼리를 전기적으로 접속시키는 것이기 때문에, 이와 같이 전체를 패키지 내부에 내장시킬 수 있다. 또한, 여기서는 제3 리드(11C)를 생략한 구성으로 되어 있다. 따라서, 간소화된 구성의 회로 장치를 제공할 수 있다.
지지 칩(25)은, 제2 리드(11B)를 지지하는 역할을 갖는다. 즉, 제2 리드(11B)는 개개가 기계적으로 분리되어 있기 때문에, 밀봉 수지의 형성을 행하는 공정까지는, 이들을 기계적으로 지지하는 기구가 필요하게 된다. 이와 같이 지지 테이프(25)를 이용하여, 이면에서 혹은 표면에서, 제2 리드(11B)를 고정함으로써, 제조 공정 도중에, 제2 리드(11B)의 위치가 어긋나게 되는 것을 방지할 수 있다. 구체적으로는, 지지 칩(25)은 복수개의 제2 리드(11B)를, 제1 리드(11A) 또는 다른 리드에 고정하는 기능을 갖는다. 또한, 수지 밀봉을 행할 때에 리드 전체의 이면을 수지 등으로 이루어지는 접착 시트의 접합으로, 수지 밀봉을 행해도 된다. 리드 이면으로의 수지의 침입을 방지할 수 있다.
다음으로, 도 3의 (a)를 참조하여, 금속 세선(15C)이 형성되는 개소의 제2 리드(11B)에 형성되는 단차부(17)의 상세를 설명한다. 도 3의 (a)는 도 1에 도시한 영역 A를 X1 방향에서 본 도면이다. 단차부(17)는 수평 방향으로 연장되는 제2 리드(11B)에 경사 상측으로 연장하는 경사부(20)와, 경사부(20)로부터 수평 방향으로 연장되는 평탄부(21)로 구성되어 있다. 이 구성에 의해, 평탄부(21)의 위치를 다른 제2 리드(11B)보다도 상측에 위치시킬 수 있다. 또한, 평탄부(21)가 경사부(20)를 통하여 연속하고 있기 때문에, 단차부(17)의 강성이 향상되어, 와이어 본딩 시의 초음파 에너지가 분산하게 되는 것을 방지할 수 있다. 상술한 단차부(17)는, 제2 리드(11B)에 형성되어도 되고, 제1 리드(11A)에 형성되어도 된다.
도 3의 (b)를 참조하여, 제2 리드(11B)와 반도체 소자(13)의 접속 구조를 설명한다. 도 3의 (b)는 도 1에 도시한 영역 A를 X2 방향에서 본 도면이다. 금속 세선(15C)은, 적어도 1개의 리드(11)의 상측을 초월하여, 제2 리드(11B)에 형성된 단차부(17)에 접속되어 있다. 이 구성에 의해, 금속 세선(15C) 전체의 위치를 높게 하여, 금속 세선(15C)과 리드(11)(특히 단차부(17)의 바로 가까이에 위치하는 제2 리드(11B))의 클리어런스를 크게 할 수 있다. 따라서, 금속 세선(15C)의 중량이나, 수지 밀봉 시의 압력에 의해, 금속 세선(15C)이 하측으로 변형한 경우에도, 단차부(17)와 반도체 소자(13) 사이에 연장되는 제2 리드(11B)와 금속 세선(15C)이 접촉하게 되는 것을 방지할 수 있다.
도 3의 (c)를 참조하여, 여기서는 아일런드(12)에 접근한 제2 리드(11B)와 아일런드(12) 상에 고착된 반도체 소자(13)가 금속 세선(15C)을 통하여 접속되어 있다. 이와 같이, 반도체 소자(13)와 그 바로 가까이의 리드(11)를 접속하는 경우에는, 금속 세선(15C)이 접속되는 개소의 리드(11B)에 단차부(17)를 형성하지 않고, 양자의 접속을 행할 수 있다. 즉, 이것은 통상의 와이어 본딩이다.
도 3의 (d)를 참조하여, 여기서는 리드(11) 도중에 형성한 단차부(17)끼리를, 복수개의 리드(11)를 초월하는 금속 세선(15C)에 의해 접속하고 있다. 즉, 한쪽의 단차부(17)와 금속 세선(15C)이 볼 본딩에 의해 접속되고 있고, 다른쪽의 단차부(17)와 금속 세선이 웨지 본딩에 의해 접속되고 있다.
도 4를 참조하여, 다른 형태의 회로 장치(30)의 구성을 설명한다. 도 4의 (a)는 회로 장치(30)의 평면도이고, 도 4의 (b)는 도 4의 (a)의 영역 C를, X4 방향에서 본 단면도이다. 도 4에 도시한 회로 장치(30)의 기본적 구성은 도 1에 도시한 것과 마찬가지로, 다른 점은 칩 소자(44)의 접속 구조에 있다.
여기서는, 회로 장치(30)는, 제1 리드(31A)와, 제1 리드(31A) 한쪽에 접근하여 연장되고, 상측으로 돌출하는 제1 단차부(45A)가 그 도중에 형성된 제2 리드(31B)와, 제1 리드(31A)의 다른쪽에 접근하여 연장되고, 상측으로 돌출하는 제2 단차부(45B)가 제1 단차부(45A)에 접근하여 형성된 제3 리드(31C)와, 제1 리드(31A)를 걸치도록, 제1 단차부(45A) 및 제2 단차부(45B)에 납재를 개재하여 고착된 칩 소자(44)를 갖는 구성으로 되어 있다. 여기서, 칩 소자(44)는, 예를 들면 칩 저항이나 칩 컨덴서로, 땜납 등의 납재(46)를 개재하여 리드와 전기적으로 접속되어 있다.
도 4의 (b)를 참조하여, 칩 소자(44)의 양단에 형성한 전극과 리드(31)는, 납재(46)를 개재하여 접속되어 있다. 그리고, 제2 리드(31B)의 제1 단차부(45A)와, 제3 리드(31C)의 제2 단차부(45B)를 다리 형태로 걸치도록 칩 소자(44)가 장착되어 있다. 따라서, 단차부(45)의 형성에 의해 칩 소자(44)의 리드(31)에 대한 위치가 높아지게 된다. 여기에서, 칩 소자(44)의 접속에 이용하는 납재(46)와 다른 리드(31)의 쇼트를 방지할 수 있다.
도 4를 참조하여, 칩 소자(44)는 제1 리드(31A)를 걸치도록 하여, 제2 및 제3 리드(31B, 31C)에 접속되어 있다. 이와 같이, 제1 리드(31A)를 걸치도록 칩 소자(44)를 배치함으로써, 비교적 대형의 칩 컨덴서 등의 칩 소자를 채용할 수 있다. 또한, 칩 소자(44)의 크기에 따라, 복수개의 제1 리드(31A)를 걸치도록 하여, 제2 및 제3 리드(31B, 31C)를 형성해도 된다. 또, 상술한 단차부(45)는 다른 개소의 리드(31)와 비교하면 그 폭이 넓게 형성되기 때문에, 납재(44)의 누설을 방지할 수 있다.
상기 설명에서는 리드를 갖는 타입의 패키지에 대하여 설명을 행하였지만, 다른 타입의 패키지로 상기 구성을 적용시키는 것도 가능하다. 예를 들면, QFP(Quad Flat Package)나, QFN(Quad Flat Non-leaded package), 유리 에폭시 기판 등의 인터포저를 이용한 패키지 등의 다른 형태의 패키지에 상술한 구성을 적용시키는 것도 가능하다.
본 발명에서는, 이하에 도시한 바와 같은 효과를 나타낼 수 있다.
복수개의 반도체 소자의 정렬 방향으로 연장되는 방향으로 제2 리드가 연장되고, 그 제2 리드와 금속 세선을 통하여, 반도체 소자끼리를 전기적으로 접속하고 있다. 따라서, 리드를 채용한 구조에서, 비교적 복잡한 배선 구조를 얻을 수 있다. 또한, 회로 장치 내부의 전기 회로에 설계 변경이 발생한 경우에도, 리드의 패턴을 변경하지 않고, 금속 세선이 형성되는 개소의 변경 또는 금속 세선의 수의 증감을 행하는 것만으로 어느 정도 대처할 수 있다.
또한, 본 발명에서는, 리드 도중에 상측으로 돌출하는 단차부를 형성하고, 반도체 소자와 리드와의 접속을 행하는 금속 세선을 이 단차부에 접속시켰다. 이에 의해, 금속 세선 전체의 위치를 리드의 보다 상측에 위치시킬 수 있기 때문에, 금속 세선이 긴 경우에도, 금속 세선과 리드와의 불필요한 접촉을 방지할 수 있다. 또한, 이 단차부에 납재를 개재하여 칩 소자를 고착하는 것도 가능하다. 이 구성에 의해, 납재와 다른 리드와의 쇼트를 방지할 수 있다.
도 1은 본 발명의 회로 장치를 설명하는 평면도.
도 2는 본 발명의 회로 장치를 설명하는 평면도.
도 3의 (a) 내지 (d)는 본 발명의 회로 장치를 설명하는 단면도.
도 4는 본 발명의 회로 장치를 설명하는 도면으로서, (a)는 평면도, (b)는 단면도.
도 5는 종래의 회로 장치를 설명하는 도면으로서, (a)는 평면도, (b)는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 회로 장치
11 : 리드
12 : 아일런드
13 : 반도체 소자

Claims (21)

  1. 복수의 반도체 소자와,
    상기 반도체 소자의 본딩 패드와 접속되어 패키지 외부로 도출하여 외부 단자를 구성하는 제1 리드군과,
    상기 패키지 내부에서 상기 반도체끼리를 접속하는 제2 리드군을 구비하는 것을 특징으로 하는 회로 장치.
  2. 제1 반도체 소자 및 제2 반도체 소자와,
    금속 세선을 통하여 상기 제1 반도체 소자 또는 상기 제2 반도체 소자와 전기적으로 접속되고, 단부가 외부로 도출되는 제1 리드와,
    상기 제1 반도체 소자 및 상기 제2 반도체 소자 양쪽에 금속 세선을 통하여 전기적으로 접속되고, 상기 제1 및 상기 제2 반도체 소자를 전기적으로 접속하는 제2 리드를 구비하는 것을 특징으로 하는 회로 장치.
  3. 제2항에 있어서,
    상기 금속 세선은 적어도 1개의 상기 제1 또는 상기 제2 리드의 상측을 초월하여 상기 제2 리드에 접속하는 것을 특징으로 하는 회로 장치.
  4. 제2항에 있어서,
    상기 금속 세선과 접속하는 개소의 상기 제2 리드에, 상측으로 돌출되는 단차부를 형성하는 것을 특징으로 하는 회로 장치.
  5. 제4항에 있어서,
    상기 단차부는 상기 제2 리드로부터 경사 상측으로 연장되는 경사부와, 상기 경사부로부터 연장되는 평탄부로 이루어지는 것을 특징으로 하는 회로 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 제2 리드는 상기 제1 및 상기 제2 반도체 소자가 정렬하는 방향과 평행하게 연장되는 것을 특징으로 하는 회로 장치.
  7. 제2항에 있어서,
    상기 금속 세선이 접속하는 개소의 상기 리드는, 다른 개소보다도 폭이 넓게 형성되는 것을 특징으로 하는 회로 장치.
  8. 제1항에 있어서,
    상기 제2 리드의 단부는 상기 패키지로부터 외부로 도출되는 것을 특징으로 하는 회로 장치.
  9. 제1항에 있어서,
    상기 제2 리드의 단부는 상기 패키지 내부에 수납되는 것을 특징으로 하는 회로 장치.
  10. 제1 리드와,
    상기 제1 리드의 한쪽에 접근하여 연장되고, 상측으로 돌출되는 제1 단차부가 형성된 제2 리드와,
    상기 제1 리드의 다른쪽에 접근하여 연장되고, 상측으로 돌출되는 제2 단차부가 형성된 제3 리드와,
    상기 제1 리드를 걸치도록, 상기 제1 단차부 및 상기 제2 단차부에 납재를 개재하여 고착된 칩 소자를 구비하는 것을 특징으로 하는 회로 장치.
  11. 제10항에 있어서,
    상기 제1 및 제2 단차부는 상기 제2 및 상기 제3 리드로부터 경사 상측으로 연장되는 경사부와, 상기 경사부로부터 연장되는 평탄부로 이루어지는 것을 특징으로 하는 회로 장치.
  12. 제10항에 있어서,
    상기 제1 단차부 및 상기 제2 단차부는, 다른 개소의 상기 리드보다도 그 폭이 넓게 형성되는 것을 특징으로 하는 회로 장치.
  13. 제1 회로 소자와,
    제1 금속 세선을 통하여 상기 제1 회로 소자와 전기적으로 접속되어 단부가 외부로 도출되는 제1 리드와,
    제2 금속 세선을 통하여 상기 제1 리드와 접속되는 제2 리드와,
    상기 제2 리드에 전기적으로 접속되는 제2 회로 소자를 구비하는 것을 특징으로 하는 회로 장치.
  14. 제13항에 있어서,
    상기 제1 또는 상기 제2 금속 세선은, 적어도 하나의 상기 제1 또는 제2 리드의 상측을 초월하는 것을 특징으로 하는 회로 장치.
  15. 제13항에 있어서,
    상기 제1 또는 상기 제2 금속 세선이 접속하는 개소의 상기 제1 또는 제2 리드에, 상측으로 돌출되는 단차부를 형성하는 것을 특징으로 하는 회로 장치.
  16. 제15항에 있어서,
    상기 단차부는, 상기 제2 리드로부터 경사 방향으로 연장되는 경사부와, 상기 경사부로부터 연장되는 평탄부로 이루어지는 것을 특징으로 하는 회로 장치.
  17. 제13항에 있어서,
    상기 제1 또는 상기 제2 금속 세선이 접속하는 개소의 상기 제1 또는 제2 리드는, 다른 개소보다도 폭이 넓게 형성되는 것을 특징으로 하는 회로 장치.
  18. 아일런드와, 상기 아일런드 주위에 일단이 근접하여 형성된 내측 리드를 통하여 밀봉 수지로부터 타단이 돌출하여 이루어지는 외부 리드를 갖는 제1 리드와, 상기 아일런드에 형성된 반도체 소자를 갖는 회로 장치로서,
    상기 밀봉 수지로 이루어지는 패키지의 일측변에서의 한 영역으로부터 상기 패키지의 내부로 연장되고, 상기 내부로부터 상기 패키지의 일측변에서의 다른 영역으로 연장되는 배선 리드를 구비하고,
    상기 배선 리드를 통하여, 상기 패키지 내에 밀봉되어, 상기 반도체 소자와는 다른 회로 소자와 상기 반도체 소자가 전기적으로 접속되는 것을 특징으로 하는 회로 장치.
  19. 제18항에 있어서,
    상기 다른 회로 소자는 반도체 소자 또는 수동 소자인 회로 장치.
  20. 제18항에 있어서,
    상기 아일런드에는 적층되어 이루어지는 복수의 반도체 칩이 형성되는 회로 장치.
  21. 복수의 아일런드와, 상기 복수의 아일런드 주위에 일단이 근접하여 형성된 내측 리드를 통하여 밀봉 수지로부터 타단이 돌출되어 이루어지는 외부 리드를 갖는 제1 리드와, 상기 복수의 아일런드에 각각 형성된 반도체 소자를 갖는 회로 장치로서,
    상기 밀봉 수지로 이루어지는 패키지의 일측변에서의 한 영역으로부터 상기 복수의 아일런드의 근방이 연장되고, 상기 근방에서 상기 패키지의 일측변에서의 다른 영역으로 연장되는 배선 리드를 구비하고,
    상기 배선 리드를 통하여, 상기 패키지 내에 밀봉된 상기 복수의 반도체 소자가 전기적으로 접속되는 것을 특징으로 하는 회로 장치.
KR20040054596A 2003-08-20 2004-07-14 회로 장치 KR100652106B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00208094 2003-08-20
JP2003208094A JP4471600B2 (ja) 2003-08-20 2003-08-20 回路装置

Publications (2)

Publication Number Publication Date
KR20050020930A true KR20050020930A (ko) 2005-03-04
KR100652106B1 KR100652106B1 (ko) 2006-12-06

Family

ID=34190092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040054596A KR100652106B1 (ko) 2003-08-20 2004-07-14 회로 장치

Country Status (5)

Country Link
US (1) US7332803B2 (ko)
JP (1) JP4471600B2 (ko)
KR (1) KR100652106B1 (ko)
CN (1) CN100474579C (ko)
TW (1) TWI299966B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701779B2 (ja) * 2005-03-25 2011-06-15 日本電気株式会社 集積回路パッケージ組立構造
JP4744320B2 (ja) * 2005-04-04 2011-08-10 パナソニック株式会社 リードフレーム
JP2008078445A (ja) 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP2008147438A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp 半導体装置
DE102006060429B4 (de) * 2006-12-20 2013-08-22 Epcos Ag Elektrisches Bauelement mit Leadframe-Strukturen
JP5062086B2 (ja) * 2007-09-28 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置
JP5543724B2 (ja) 2008-08-28 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置及びその製造方法
JP5634033B2 (ja) 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
JP5257096B2 (ja) * 2009-01-23 2013-08-07 サンケン電気株式会社 半導体装置
JP2010258289A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6743802B2 (ja) * 2017-11-22 2020-08-19 Tdk株式会社 半導体装置
TWI781863B (zh) * 2021-12-30 2022-10-21 宏齊科技股份有限公司 平面式多晶片裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324256U (ko) * 1976-08-05 1978-03-01
JPS61137352A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体装置
JPH01308058A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd 電子装置
JPH03219663A (ja) * 1990-01-25 1991-09-27 Seiko Epson Corp 半導体装置用リードフレーム
JPH04249655A (ja) * 1990-12-29 1992-09-04 Mazda Motor Corp 無段変速機
JPH05291485A (ja) * 1992-02-14 1993-11-05 Fuji Electric Co Ltd 半導体装置
US6424035B1 (en) * 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
US6777785B1 (en) * 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
JP3702152B2 (ja) * 2000-06-29 2005-10-05 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN1585125A (zh) 2005-02-23
US7332803B2 (en) 2008-02-19
JP4471600B2 (ja) 2010-06-02
TWI299966B (en) 2008-08-11
TW200509759A (en) 2005-03-01
KR100652106B1 (ko) 2006-12-06
CN100474579C (zh) 2009-04-01
JP2005064076A (ja) 2005-03-10
US20050040512A1 (en) 2005-02-24

Similar Documents

Publication Publication Date Title
JP4674113B2 (ja) 半導体装置及びその製造方法
US6080264A (en) Combination of semiconductor interconnect
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP2002222889A (ja) 半導体装置及びその製造方法
KR20010039554A (ko) 반도체 장치
KR20030017676A (ko) 듀얼 다이 패키지
KR100652106B1 (ko) 회로 장치
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JPH0730059A (ja) マルチチップモジュール
JP4435074B2 (ja) 半導体装置およびその製造方法
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100650769B1 (ko) 적층형 패키지
KR20010062929A (ko) 적층 칩 패키지
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR20010059916A (ko) 멀티칩 모듈 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR20080084075A (ko) 적층 반도체 패키지
KR20000040218A (ko) 멀티 칩 패키지
KR100567045B1 (ko) 반도체 패키지
JP2000012770A (ja) 半導体装置およびその製造方法
JPH09181248A (ja) 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法
KR20050003762A (ko) 적층 패키지 및 그 제조 방법
KR20030055835A (ko) 패키지 적층 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 13