KR20050008071A - 텅스텐용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의콘택플러그 형성방법 - Google Patents
텅스텐용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의콘택플러그 형성방법 Download PDFInfo
- Publication number
- KR20050008071A KR20050008071A KR1020030047909A KR20030047909A KR20050008071A KR 20050008071 A KR20050008071 A KR 20050008071A KR 1020030047909 A KR1020030047909 A KR 1020030047909A KR 20030047909 A KR20030047909 A KR 20030047909A KR 20050008071 A KR20050008071 A KR 20050008071A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- slurry
- film
- contact plug
- semiconductor device
- Prior art date
Links
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 55
- 239000010937 tungsten Substances 0.000 title claims abstract description 55
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 239000002002 slurry Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000007800 oxidant agent Substances 0.000 claims abstract description 25
- 239000000203 mixture Substances 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910001870 ammonium persulfate Inorganic materials 0.000 claims abstract description 7
- QWPPOHNGKGFGJK-UHFFFAOYSA-N hypochlorous acid Chemical compound ClO QWPPOHNGKGFGJK-UHFFFAOYSA-N 0.000 claims abstract description 7
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 claims abstract description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 4
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims abstract description 4
- 239000011229 interlayer Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 239000010936 titanium Substances 0.000 claims description 14
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 4
- 239000005368 silicate glass Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 22
- 238000005498 polishing Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 2
- 235000019395 ammonium persulphate Nutrition 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- WQYVRQLZKVEZGA-UHFFFAOYSA-N hypochlorite Chemical compound Cl[O-] WQYVRQLZKVEZGA-UHFFFAOYSA-N 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 7
- 229910001930 tungsten oxide Inorganic materials 0.000 description 7
- 150000001450 anions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 150000001768 cations Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 229910021485 fumed silica Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910020366 ClO 4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- -1 hypochlorite ions Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000016615 flocculation Effects 0.000 description 1
- 238000005189 flocculation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- VLTRZXGMWDSKGL-UHFFFAOYSA-M perchlorate Chemical compound [O-]Cl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-M 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 텅스텐용 CMP 슬러리 및 이를 이용한 반도체소자의 콘택플러그 형성방법에 관한 것으로, 소정의 하부구조를 구비한 반도체기판 상부에 평탄화된 층간절연막을 형성하는 단계와, 상기 평탄화된 층간절연막을 선택적으로 식각하여 콘택홀 영역을 정의하는 콘택홀을 형성하는 단계와, 상기 구조의 전체표면 상부에 티타늄(Ti)막 및 티타늄나이트라이드(TiN)막을 순차적으로 형성하는 단계와, 상기 구조의 전체표면 상부에 텅스텐막을 형성하는 단계와, 과염소산(HClO4), 하이포아염소산(HClO), 과황산암모늄((NH4)2S2O8) 또는 이들의 혼합물을 산화제로 포함하는 텅스텐용 CMP 슬러리를 사용하여, 상기 결과물 전면에 CMP 공정을 상기 평탄화된 층간절연막이 노출될 때까지 실시하는 단계를 포함하는 반도체소자의 콘택플러그 형성방법을 개시한다.
Description
본 발명은 텅스텐용 CMP 슬러리 및 이를 이용한 반도체소자의 콘택플러그 형성방법에 관한 것으로, 더욱 상세하게는 통상의 금속용 CMP 슬러리에 사용되는 산화제인 과산화수소(H2O2) 대신 산화력이 약한 이온화 산화제를 첨가하여 텅스텐용 CMP 슬러리를 제조하고, 이를 이용한 CMP 공정을 수행하여 콘택플러그를 형성하는 방법에 관한 것이다.
반도체소자의 비트라인, 게이트라인 및 반도체기판을 전기적으로 연결하거나, 또는 금속배선과 금속배선을 전기적으로 연결하기 위해서는 두 전도체 사이에 형성되는 절연막에 콘택홀을 형성하고, 이를 전도성 물질로 채워 콘택플러그를 형성하여야 한다.
일반적으로 도핑 폴리실리콘 또는 텅스텐을 전도성 물질로 사용하여 절연막에 형성된 콘택홀을 채워 도핑 폴리실리콘막 또는 텅스텐막을 증착한 후, 이를 분리하여 콘택플러그를 형성하는데, 최근에는 전도성 물질로 도핑 폴리실리콘보다 상대적으로 저항이 낮은 텅스텐을 주로 사용하고 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 콘택플러그 형성방법을 도시하는 단면도이다.
도 1a를 참조하면, 소정의 하부구조를 구비한 반도체기판(10)의 상부에 BPSG(boron phosphorous silicate glass) 산화막, 고밀도 플라즈마 산화막 또는 PE-TEOS(plasma enhanced-tetraethyl ortho silicate) 산화막(미도시)을 증착한다.
다음, 상기 산화막에 콘택홀을 형성하기에 앞서, 포토리소그래피 공정시 초점 심도(depth of focus) 마진을 향상시키기 위해 상기 산화막에 CMP 공정을 수행하여 광역 단차를 제거함으로써 평탄화된 층간절연막(12)을 형성한다.
다음, 평탄화된 층간절연막(12) 상부에 감광막(미도시)을 증착한 다음, 상기 감광막을 선택적으로 노광 및 현상하여 감광막 패턴(미도시)을 형성한다.
다음, 상기 감광막 패턴을 식각 마스크로 상기 평탄화된 층간절연막(12)을 선택적으로 식각하여 콘택홀 영역을 정의하는 콘택홀(14)을 형성한다.
도 1b를 참조하면, 상기 구조의 전체표면 상부에 티타늄(Ti)을 통상의 스퍼터링 방법으로 증착하여 티타늄막(16)을 형성하고, 그 상부에 티타늄나이트라이드 (TiN)를 통상의 스퍼터링 방법으로 증착하여 티타늄나이트라이드막(18)을 형성한다.
다음, 상기 구조의 전체표면 상부에 텅스텐을 통상의 화학기상증착(CVD) 방법으로 과도 증착하여 텅스텐막(20)을 형성한다.
도 1c를 참조하면, 과도 증착된 텅스텐막(20)을 층간절연막(12)이 노출될 때까지 블랭킷 에치백(blanket etch-back) 공정을 수행하거나, 통상의 금속용 CMP 슬러리를 이용한 CMP 공정을 수행하여 콘택홀(14)의 내부에만 텅스텐막(20)이 형성되도록 함으로써, 텅스텐막(20)이 완전히 분리된 콘택플러그(22)를 형성한다.
이때, CMP 공정을 수행하여 콘택플러그(22)를 형성하는 경우 사용되는 통상의 금속용 CMP 슬러리는 산화제를 포함하고 있어, 연마제에 의한 기계적 연마보다는 산화제에 의한 화학적 연마가 우세하게 나타나는 메카니즘을 가진다.
상기 산화제로는 일반적으로 과산화수소(H2O2)가 사용되고, 이 과산화수소가 텅스텐막(20)의 표면을 산화시켜 텅스텐 산화막(WO3)을 형성한다. 이때 텅스텐 산화막은 텅스텐에 비하여 연질이기 때문에 CMP 공정시 연마제와 연마패드에 의해 기계적 연마가 용이하게 이루어져 쉽게 제거된다.
그러나, 과산화수소를 산화제로 포함하는 종래의 금속용 CMP 슬러리의 경우 하기 반응식 1에서 보이는 바와 같이 과산화수소가 분해됨으로써 발생하는 산소(O2) 기체가 텅스텐막(20) 표면에 직접 작용하여 산화반응을 일으켜 텅스텐 산화막을 형성하기 때문에, 텅스텐의 제거 속도를 상당량 높일 수는 있으나, 과산화수소의 높은 반응성으로 인해 과도한 플러그 리세스("R"로 표시됨)가 발생되고, 아울러 CMP 공정 완료 후 형성되는 콘택플러그(22) 표면의 거칠기(roughness) 정도가 커지는 문제점이 있다.
[반응식 1]
H2O2→ H2O + O2
3W + 2O2→ 2WO3
따라서, 상기 플러그 리세스를 줄이기 위하여 슬러리 제조시 희석한 과산화수소를 첨가할 수도 있으나, 그렇게 되면 텅스텐의 제거 속도가 현저히 낮아지는 문제점이 있다.
또한, 과산화수소가 포함된 슬러리의 경우 과산화수소가 분해됨으로써 발생하는 산소 기체가 슬러리 내에서 대기 중으로 증발하기 때문에 시간이 지남에 따라 낮은 제거 속도를 나타낸다. 구체적으로는 100시간 경과시 제거속도가 50% 이상 감소된다고 한다.
그 결과, 공정의 재현성이 떨어지는 문제점이 있어 슬러리 제조시 과산화수소를 바로 혼합하지 못하고 사용시점에서 인 시투(in-situ)로 혼합하여야 했다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 텅스텐막에 CMP 공정을 수행하여 콘택플러그를 형성할 때에 텅스텐막 표면의 플러그 리세스 현상을 감소 또는 억제하기 위하여, 과산화수소(H2O2) 대신 산화력이 약한 이온화 산화제를 포함하는 텅스텐용 CMP 슬러리를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 텅스텐용 CMP 슬러리를 이용한 반도체소자의 콘택플러그 형성방법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 콘택플러그 형성방법을 도시하는 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 콘택플러그 형성방법을 도시하는 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 30 : 반도체기판 12, 32 : 층간절연막
14, 34 : 콘택홀 16, 36 : 티타늄막
18, 38 : 티타늄나이트라이드막 20, 40 : 텅스텐막
22, 42 : 콘택플러그
상기 목적을 달성하기 위하여 본 발명에서는 과염소산(HClO4), 하이포아염소산(HClO), 과황산암모늄((NH4)2S2O8) 및 이들의 혼합물로부터 선택되는 산화제, 연마제 및 물을 포함하는 텅스텐용 CMP 슬러리를 제공한다.
상기 본 발명에 따른 텅스텐용 CMP 슬러리에 있어서,
상기 산화제는 슬러리의 총 중량에 대하여 0.1 내지 5중량%의 비율로 사용되는 것과,
상기 연마제는 슬러리의 총 중량에 대하여 10 내지 30중량%의 비율로 사용되는 것과,
상기 연마제는 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2), 지르코니아(ZrO2) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것과,
상기 슬러리의 pH는 1 내지 4인 것을 특징으로 한다.
또한 본 발명에서는
(a) 소정의 하부구조를 구비한 반도체기판 상부에 평탄화된 층간절연막을 형성하는 단계;
(b) 상기 평탄화된 층간절연막을 선택적으로 식각하여 콘택홀 영역을 정의하는 콘택홀을 형성하는 단계;
(c) 상기 구조의 전체표면 상부에 티타늄(Ti)막 및 티타늄나이트라이드(TiN)막을 순차적으로 형성하는 단계;
(d) 상기 구조의 전체표면 상부에 텅스텐막을 형성하는 단계; 및
(e) 전술한 본 발명의 텅스텐용 슬러리를 사용하여, 상기 결과물 전면에 CMP 공정을 상기 평탄화된 층간절연막이 노출될 때까지 실시하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법을 제공한다.
상기 본 발명에 따른 반도체소자의 콘택플러그 형성방법에 있어서,
상기 층간절연막은 BPSG(boron phosphorous silicate glass) 산화막, 고밀도 플라즈마 산화막, PE-TEOS(plasma enhanced-tetraethyl ortho silicate) 산화막 또는 이들의 혼합물로 이루어진 군으로부터 선택되는 것과,
상기 티타늄막은 스퍼터링(sputtering) 방법에 의해 70 내지 250Å의 두께로 증착되는 것과,
상기 티타늄나이트라이드막은 스퍼터링(sputtering) 방법에 의해 120 내지 250Å의 두께로 증착되는 것과,
상기 텅스텐막은 화학기상증착(CVD) 방법에 의해 3500 내지 5000Å의 두께로 증착되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 콘택플러그 형성방법을 도시하는 단면도이다.
도 2a를 참조하면, 소정의 하부구조를 구비한 반도체기판(30)의 상부에 BPSG(boron phosphorous silicate glass) 산화막, 고밀도 플라즈마 산화막 또는 PE-TEOS(plasma enhanced-tetraethyl ortho silicate) 산화막(미도시)을 증착한다. 바람직하게는, 붕소(B)의 농도가 0 내지 10몰%이고, 인(P)의 농도가 3 내지 7중량%인 BPSG 산화막을 플라즈마 인핸스드 화학기상증착 방법을 이용하여 증착한다.
다음, 상기 산화막에 콘택홀을 형성하기에 앞서, 포토리소그래피 공정시 초점 심도(depth of focus) 마진을 향상시키기 위해 상기 산화막에 CMP 공정을 수행하여 광역 단차를 제거함으로써 평탄화된 층간절연막(32)을 형성한다.
다음, 평탄화된 층간절연막(32) 상부에 감광막(미도시)을 증착한 다음, 상기 감광막을 선택적으로 노광 및 현상하여 감광막 패턴(미도시)을 형성한다.
다음, 상기 감광막 패턴을 식각 마스크로 상기 평탄화된 층간절연막(32)을 선택적으로 식각하여 콘택홀 영역을 정의하는 콘택홀(34)을 형성한다.
도 2b를 참조하면, 상기 구조의 전체표면 상부에 티타늄(Ti)을 통상의 스퍼터링 방법을 이용하여 70 내지 250Å의 두께로 증착하여 티타늄막(36)을 형성하고, 그 상부에 티타늄나이트라이드(TiN)를 통상의 스퍼터링 방법을 이용하여 120 내지 250Å의 두께로 증착하여 티타늄나이트라이드막(38)을 형성한다.
상기 티타늄막(36)과 티타늄나이트라이드막(38)은 상부에 형성될 텅스텐막으로부터 텅스텐이 실리콘 재질의 반도체기판(30)으로 확산되는 것을 방지하는 배리어(barrier)의 역할을 한다.
다음, 상기 구조의 전체표면 상부에 텅스텐을 통상의 화학기상증착(CVD) 방법을 이용하여 3500 내지 5000Å의 두께로 과도 증착하여 텅스텐막(40)을 형성한다.
도 2c를 참조하면, 과도 증착된 텅스텐막(40)을 층간절연막(32)이 노출될 때까지 본 발명에 따른 텅스텐용 CMP 슬러리를 이용한 CMP 공정을 수행하여 콘택홀(34)의 내부에만 텅스텐막(40)이 형성되도록 함으로써, 텅스텐막(40)이 완전히 분리된 콘택플러그(42)를 형성한다.
상기 본 발명에 따른 텅스텐용 CMP 슬러리는 과염소산(HClO4), 하이포아염소산(HClO), 과황산암모늄((NH4)2S2O8) 및 이들의 혼합물로부터 선택되는 산화제, 연마제 및 물을 포함한다.
이때, 상기 산화제는 슬러리의 총 중량에 대하여 0.1 내지 5중량%의 비율로 사용되고, 상기 연마제는 슬러리의 총 중량에 대하여 10 내지 30중량%의 비율로 사용되는 것이 바람직하다.
상기 연마제로는 50 내지 250nm의 입자크기를 갖는 실리카(SiO2), 알루미나 (Al2O3), 세리아(CeO2), 지르코니아(ZrO2) 또는 이들의 혼합물을 사용하는 것이 바람직하다.
또한 상기의 조성으로 이루어지는 슬러리의 pH는 1 내지 4인 것이 바람직하다.
본 발명에 따른 텅스텐용 CMP 슬러리는 슬러리 내에서 양이온과 음이온으로 해리되는 이온화 산화제인 과염소산(HClO4), 하이포아염소산(HClO) 또는 과황산암모늄((NH4)2S2O8)을 포함함으로써, 이들로부터 해리되는 음이온인 과염소산 이온(ClO4 -), 하이포아염소산 이온(ClO-) 또는 과황산 이온(S2O8 2-)이 텅스텐막(40)의 표면을 산화시켜 연질의 텅스텐 산화막(WO3)을 형성하도록 한다.
하기의 반응식 2 내지 4는 과염소산(HClO4), 하이포아염소산(HClO) 및 과황산암모늄((NH4)2S2O8)이 양이온과 음이온으로 해리되는 것을 나타낸다.
[반응식 2]
HClO4→ H++ ClO4 -
[반응식 3]
HClO → H++ ClO-
[반응식 4]
(NH4)2S2O8→ 2NH4 ++ S2O8 2-
즉, 종래에는 강산화제인 과산화수소(H2O2)로부터 발생한 산소(O2) 기체가 직접 텅스텐을 산화시키는 메카니즘에 의해 과도한 텅스텐 산화막이 형성되었으나, 본 발명에서는 산화력이 다소 약한 이온화 산화제로부터 해리되는 음이온이 텅스텐을 산화시키는 메카니즘에 의해 산화된 정도가 약한 텅스텐 산화막이 형성된다. 그 결과, 본 발명에서는 과도한 텅스텐 산화막이 형성되지 않아 CMP 공정 중 플러그 리세스가 심화되는 현상을 감소 또는 억제할 수 있다.
또한, 상기 이온화 산화제는 양이온과 음이온으로 해리되어 이온화된 상태로 슬러리 내에 존재하기 때문에, 시간에 따라 각 이온들의 농도에 큰 변화가 나타나지 않고 안정적으로 유지된다.
이하, 본 발명의 따른 텅스텐용 CMP 슬러리의 제조방법을 실시예에 의거하여 상세히 설명한다. 단 본 발명이 하기의 실시예에 의해 국한되는 것은 아니다.
실시예 1. 본 발명의 텅스텐용 CMP 슬러리 제조(1)
50 내지 250nm 크기의 퓸드 실리카를 포함하고 있는 일반적인 금속용 슬러리(Cabot사의 W-2000) 40중량%에 탈이온수 55중량%를 첨가하고, 산화제인 과염소산(HClO4) 5중량%를 응집하지 않도록 교반하면서 첨가한 후, 혼합물이 완전히 혼합되어 안정화될 때까지 약 30분 동안 더 교반하여 pH 2의 슬러리를 제조하였다.
실시예 2. 본 발명의 텅스텐용 CMP 슬러리 제조(2)
50 내지 250nm 크기의 퓸드 실리카를 포함하고 있는 일반적인 금속용 슬러리(Cabot사의 W-2000) 40중량%에 탈이온수 55중량%를 첨가하고, 산화제인 하이포아염소산(HClO) 5중량%를 응집하지 않도록 교반하면서 첨가한 후, 혼합물이 완전히 혼합되어 안정화될 때까지 약 30분 동안 더 교반하여 pH 2의 슬러리를 제조하였다.
실시예 3. 본 발명의 텅스텐용 CMP 슬러리 제조(3)
50 내지 250nm 크기의 퓸드 실리카를 포함하고 있는 일반적인 금속용 슬러리(Cabot사의 W-2000) 40중량%에 탈이온수 55중량%를 첨가하고, 산화제인 과황산암모늄((NH4)2S2O8) 5중량%를 응집하지 않도록 교반하면서 첨가한 후, 혼합물이 완전히 혼합되어 안정화될 때까지 약 30분 동안 더 교반하여 pH 2의 슬러리를 제조하였다.
이상에서 설명한 바와 같이, 본 발명에서는 텅스텐용 CMP 슬러리의 산화제로 과산화수소(H2O2)보다 산화력이 약한 이온화 산화제를 사용함으로써, 시간에 따라 해리된 이온들의 농도 변화가 나타나지 않고 안정된 이온화 상태가 유지되기 때문에 슬러리 제조 시점부터 이온화 산화제를 혼합하여 완제품의 슬러리를 제조할 수 있다. 또한, 이러한 슬러리를 사용하여 CMP 공정을 수행하였을 때 텅스텐 산화막의 적절한 제거 속도가 유지되면서 제거되기 때문에 텅스텐막 표면에 리세스 현상이 발생하는 것을 감소 또는 억제할 수 있고, 텅스텐막 표면의 거칠기 정도가 개선된 콘택플러그를 형성할 수 있다.
Claims (10)
- 과염소산(HClO4), 하이포아염소산(HClO), 과황산암모늄((NH4)2S2O8) 및 이들의 혼합물로부터 선택되는 산화제, 연마제 및 물을 포함하는 것을 특징으로 하는 텅스텐용 CMP 슬러리.
- 제 1 항에 있어서,상기 산화제는 슬러리의 총 중량에 대하여 0.1 내지 5중량%의 비율로 사용되는 것을 특징으로 하는 텅스텐용 CMP 슬러리.
- 제 1 항에 있어서,상기 연마제는 슬러리의 총 중량에 대하여 10 내지 30중량%의 비율로 사용되는 것을 특징으로 하는 텅스텐용 CMP 슬러리.
- 제 1 항에 있어서,상기 연마제는 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2), 지르코니아 (ZrO2) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 텅스텐용 CMP 슬러리.
- 제 1 항에 있어서,상기 슬러리의 pH는 1 내지 4인 것을 특징으로 하는 텅스텐용 CMP 슬러리.
- (a) 소정의 하부구조를 구비한 반도체기판 상부에 평탄화된 층간절연막을 형성하는 단계;(b) 상기 평탄화된 층간절연막을 선택적으로 식각하여 콘택홀 영역을 정의하는 콘택홀을 형성하는 단계;(c) 상기 구조의 전체표면 상부에 티타늄(Ti)막 및 티타늄나이트라이드(TiN)막을 순차적으로 형성하는 단계;(d) 상기 구조의 전체표면 상부에 텅스텐막을 형성하는 단계; 및(e) 제 1 항 기재의 텅스텐용 슬러리를 사용하여 상기 결과물 전면에 CMP 공정을 상기 평탄화된 층간절연막이 노출될 때까지 실시하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 층간절연막은 BPSG(boron phosphorous silicate glass) 산화막, 고밀도 플라즈마 산화막, PE-TEOS(plasma enhanced-tetraethyl ortho silicate) 산화막 또는 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 티타늄막은 스퍼터링(sputtering) 방법에 의해 70 내지 250Å의 두께로 증착되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 티타늄나이트라이드막은 스퍼터링(sputtering) 방법에 의해 120 내지 250Å의 두께로 증착되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 텅스텐막은 화학기상증착(CVD) 방법에 의해 3500 내지 5000Å의 두께로 증착되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047909A KR20050008071A (ko) | 2003-07-14 | 2003-07-14 | 텅스텐용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의콘택플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047909A KR20050008071A (ko) | 2003-07-14 | 2003-07-14 | 텅스텐용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의콘택플러그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050008071A true KR20050008071A (ko) | 2005-01-21 |
Family
ID=37221360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030047909A KR20050008071A (ko) | 2003-07-14 | 2003-07-14 | 텅스텐용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의콘택플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050008071A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101715050B1 (ko) * | 2015-11-05 | 2017-03-13 | 주식회사 케이씨텍 | 텅스텐 연마용 슬러리 조성물 |
-
2003
- 2003-07-14 KR KR1020030047909A patent/KR20050008071A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101715050B1 (ko) * | 2015-11-05 | 2017-03-13 | 주식회사 케이씨텍 | 텅스텐 연마용 슬러리 조성물 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW439243B (en) | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices thereby | |
| JP2002305167A (ja) | 化学機械的研磨液及び化学機械的研磨方法 | |
| US6838330B2 (en) | Method of forming a contact hole of a semiconductor device | |
| US7018924B2 (en) | CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same | |
| US6444586B2 (en) | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher | |
| KR100456319B1 (ko) | 폴리머와 산화막의 연마 선택비 차이를 이용한 반도체소자의 게이트 형성 방법 | |
| KR100583105B1 (ko) | 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 | |
| KR20050008071A (ko) | 텅스텐용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의콘택플러그 형성방법 | |
| KR100370160B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100474539B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100583118B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100487926B1 (ko) | 텅스텐 ｃｍｐ용 슬러리 및 이를 이용한 반도체 소자의텅스텐 플러그 형성방법 | |
| TW200910516A (en) | Method of manufacturing semiconductor device and semiconductor device | |
| KR100582370B1 (ko) | 다마신공정을 이용한 게이트전극의 제조 방법 | |
| KR100367735B1 (ko) | 집적 회로의 배선 구조 및 그 제조 방법 | |
| KR100492783B1 (ko) | 반도체소자의 폴리실리콘 플러그 형성방법 | |
| KR100444301B1 (ko) | 질화막 ｃｍｐ를 이용한 다마신 금속 게이트 형성 방법 | |
| KR20030025316A (ko) | 반도체 소자의 제조방법 | |
| EP1110238B1 (en) | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher | |
| KR100546108B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR20020002538A (ko) | 반도체소자의 콘택플러그 형성 방법 | |
| KR20010005127A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20040000236A (ko) | 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 형성 방법 | |
| KR20010058987A (ko) | 반도체 소자의 금속 패턴 형성 방법 | |
| KR20030001122A (ko) | 텅스텐막 형성 방법 및 텅스텐 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |