KR20030025316A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20030025316A
KR20030025316A KR1020010058142A KR20010058142A KR20030025316A KR 20030025316 A KR20030025316 A KR 20030025316A KR 1020010058142 A KR1020010058142 A KR 1020010058142A KR 20010058142 A KR20010058142 A KR 20010058142A KR 20030025316 A KR20030025316 A KR 20030025316A
Authority
KR
South Korea
Prior art keywords
plug
forming
layer
contact hole
semiconductor device
Prior art date
Application number
KR1020010058142A
Other languages
English (en)
Inventor
한문수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010058142A priority Critical patent/KR20030025316A/ko
Publication of KR20030025316A publication Critical patent/KR20030025316A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 기판상에 절연막을 형성하는 단계; 상기 절연막상에 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 절연막 상부에 배리어막을 형성하는 단계; 상기 배리어막이 형성된 절연막상에 콘택홀을 매립하는 플러그 형성층을 형성하는 단계; 및 상기 절연막 표면이 노출되도록 상기 플러그 형성층을 이온화 산화제가 첨가된 연마재를 이용하여 화학적 기계적 연마하여 플러그를 형성하는 단계를 포함하는 것이며, Fe(NO3)3또는 Fe(CN)6과 같은 이온화 산화제를 연마재에 첨가하므로써 적절한 제거속도를 유지하면서 종래 과산화수소를 산화제로 사용하는 경우보다 반응성을 줄여 플러그 표면의 케미컬 어택(CHEMICAL ATTACK)과 플러그 리세스가 감소하게 되고 플러그 표면의 거침정도를 개선시킬 수 있는 효과가 있는 것이다.

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING SEMMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 플러그 리세스 및 침식 현상을 감소시키고 연마재의 안정성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
종래 기술에 따른 반도체 소자의 제조방법에 있어서 텅스텐 플러그에 대한 화학적 기계적 연마 공정은, 절연막에 마스크 에칭공정을 통한 플러그홀을 형성한 다음, 플러그홀을 포함한 절연막상에 배리어막을 형성한다.
이어서, 배리어막이 형성된 플러그홀 내부를 포함한 절연막 표면에 화학기상증착 텅스텐층을 증착하여 플러그홀을 매립한 다음, 텅스텐층을 화학적 기계적 연마 공정으로 선택적으로 제거하여 텅스텐 플러그를 완성한다.
그러나, 종래 기술에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 있어서는 텅스텐 플러그 연마시 연마재에 과산화수소(H2O2)를 산화제로서 첨가한다. 이러한 과산화수소(H2O2)는 물(H2O)과 용존산소(DISSOLVED O2)로 분해되고, 분해된 용존산소는 텅스텐과 반응하여 표면을 WO3로 산화시켜 텅스텐 연마공정을 용이하게 하는 역할을 한다.
이와 같이, 연마재에 과산화수소(H2O2)를 산화제로 첨가하면 높은 텅스텐 제거속도를 얻을 수 있으나, 과산화수소(H2O2)는 반응성이 크므로 과도한 연마로 플러그 리세스(RECESS)가 발생하는 문제점이 있으며, 또한 화학적 기계적 연마가 완료된 플러그 표면은 거침정도가 커지는 문제점도 있다.
한편, 플러그 리세스를 줄이기 위한 방안으로 종래는 농도를 희석시킨 H2O2를 산화제로 첨가하였지만, 이 경우는 텅스텐 제거속도가 현저히 낮아지는 문제점과 분해된 용존산소가 대기중으로 증발하여 시간이 지남에 따라 텅스텐 제거속도가 낮아짐에 따라 공정 재현성을 떨어뜨리는 문제점이 있었다.
또한, 종래는 과산화수소가 시간에 지남에 따라 분해되어 산소로 증발되기 때문에 연마재 제조시 과산화수소를 바로 혼합하지 못하고 사용시부터 인-시튜(IN-SITU)로 혼합하는 방법밖에 없었다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 연마재에 Fe(NO3)3또는 Fe(CN)6과 같은 이온화 산화제를 첨가하여 플러그 리세스 및 침식 현상을 감소시킬 수 있는 반도체 소자의 제조방법을 제공함에 있다.
도 1 내지 도 3은 본 발명에 따른 반도체 소자의 제조방법에 있어서, 플러그에 대한 화학적 기계적 연마공정을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 제1절연막12: 제2절연막
14,14a: 배리어막16,16a: 플러그층
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 기판상에 절연막을 형성하는 단계; 상기 절연막상에 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 절연막 상부에 배리어막을 형성하는 단계; 상기 배리어막이 형성된 절연막상에 콘택홀을 매립하는 플러그 형성층을 형성하는 단계; 및 상기 절연막 표면이 노출되도록 상기 플러그 형성층을 이온화 산화제가 첨가된 연마재를 이용하여 화학적 기계적 연마하여 플러그를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1 내지 도 3은 본 발명에 따른 반도체 소자의 제조방법에 있어서, 플러그에 대한 화학적 기계적 연마공정을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체 소자의 제조방법은, 도 1에 도시된 바와 같이, 기판(미도시)상에 제1절연막(10)을 형성한 다음, 상기 제1절연막(10)상에 제2절연막(12)을 형성한다.
그 다음, 상기 제1절연막(10)상에 형성된 제2절연막(12)에 포토레지스트 공정을 진행하여 다수개의 콘택트홀(13)을 형성한다. 이때, 상기 제2절연막(12)으로는 약 11 내지 16 몰퍼센트의 붕소(B) 및 4 내지 7 몰퍼센트의 인(P)이 함유되어 있는 BPSG를 사용하거나, PE-TEOS를 사용하거나, HDP를 사용한다.
그 다음, 도2에 도시된 바와 같이, 상기 콘택트홀(13) 내면을 포함하여 상기 제2절연막(12) 표면상에 배리어막(14)으로서 스퍼터링(SPUTTERING) 방식을 사용하여 일정한 금속층, 예를 들면, 약 70 내지 250Å 두께의 Ti 또는 120 내지 250Å 두께의 TiN을 형성한다.
이어서, 상기 배리어막(12)이 형성된 콘택트홀(13)을 매립하도록 상기 제2절연막(12) 전면상에 플러그 형성층(16), 예를 들어, 텅스텐을 약 3,500 내지 5,000Å 두께로 증착한다.
그 다음, 도 3에 도시된 바와 같이, 상기 플러그 형성층(16)인 텅스텐층을 상기 제2절연막(12) 표면이 노출되도록 화학적 기계적 연마 공정으로 일부 제거하여 평탄화시킨다.
이때, 화학적 기계적 연마 공정에는 연마재가 사용되는데, 상기 연마재는 실리카(SILICA) 또는 알루미나(ALUMINA) 같은 연마입자에 산화제, 바람직하게는 이온화 산화제, 더욱 바람직하게는 Fe(NO3)3또는 Fe(CN)6가 약 0.1 내지 3.0 중량퍼센트가 첨가되어 있다.
상기 연마재내의 산화제는 화학적 기계적 연마 공정 진행시 양이온 및 음이온 형태로 해리되어 Fex등의 합성물 형태로 되며, 이때 음이온에 의해 상기 텅스텐층(16) 표면은 WO3로 산화된다. 이와 같은 산화물 WO3은 텅스텐에 비해 연한 성질을 가지므로, 상기 실리카 또는 알루미나 같은 연마입자에 의해 기계적 연마에 의해 제거된다.
한편, 상기 Fe(NO3)3또는 Fe(CN)6와 같은 산화제는 과산화수소(H2O2)와 같은 강산화제와 비교하여 텅스텐의 산화력이 떨어지므로, 화학적 기계적 연마 공정에 있어서 과도한 WO3산화층 형성 및 제거에 의한 플러그 리세스(PLUG RECESS)의 감소 또는 억제할 수 있다.
또한, 상기 Fe(NO3)3또는 Fe(CN)6와 같은 산화제는 해리에 의해 이온화 되었을 경우, 시간이 지남에 따른 각 이온들의 농도는 변함이 없이 안정하게 유지되므로 시간에 따른 텅스텐 제거 속도는 일정하게 유지된다.
더욱이, 상기 Fe(NO3)3또는 Fe(CN)6와 같은 산화제는 플러그 리세스를 줄이기 위한 산화제 농도의 희석을 할 필요가 없을 뿐만 아니라, 연마재 제조시부터 혼합하여 제조할 수도 있다.
그 다음, 도면에는 도시하지 않았지만, 예정된 후속공정을 진행하여 반도체 소자를 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다.
따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며,하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는 Fe(NO3)3또는 Fe(CN)6과 같은 이온화 산화제를 연마재에 첨가하므로써 적절한 제거속도를 유지하면서 종래 과산화수소를 산화제로 사용하는 경우보다 반응성을 줄여 플러그 표면의 케미컬 어택(CHEMICAL ATTACK)을 줄이고, 이로써 플러그 리세스가 감소하게 되고 플러그 표면의 거침정도를 개선시킬 수 있는 효과가 있다.
또한, Fe(NO3)3또는 Fe(CN)6과 같은 이온화 산화제는 플러그 리세스를 줄이기 위하여 농도를 희석할 필요가 없고, 안정된 이온화 상태를 유지하므로 시간에 따른 제거속도 감소현상이 발생하지 않는 효과가 있다.

Claims (3)

  1. 기판상에 절연막을 형성하는 단계;
    상기 절연막상에 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 절연막 상부에 배리어막을 형성하는 단계;
    상기 배리어막이 형성된 절연막상에 콘택홀을 매립하는 플러그 형성층을 형성하는 단계; 및
    상기 절연막 표면이 노출되도록 상기 플러그 형성층을 이온화 산화제가 첨가된 연마재를 이용하여 화학적 기계적 연마하여 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 이온화 산화제는 Fe(NO3)3또는 Fe(CN)6인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2항에 있어서,
    상기 Fe(NO3)3또는 Fe(CN)6는 상기 연마재내에서 0.1 내지 3.0 중량퍼센트인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020010058142A 2001-09-20 2001-09-20 반도체 소자의 제조방법 KR20030025316A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010058142A KR20030025316A (ko) 2001-09-20 2001-09-20 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010058142A KR20030025316A (ko) 2001-09-20 2001-09-20 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20030025316A true KR20030025316A (ko) 2003-03-29

Family

ID=27724829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058142A KR20030025316A (ko) 2001-09-20 2001-09-20 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20030025316A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006111083A1 (fr) * 2005-04-21 2006-10-26 Anji Microelectronics (Shanghai) Co., Ltd. Boue de polissage et son utilisation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006111083A1 (fr) * 2005-04-21 2006-10-26 Anji Microelectronics (Shanghai) Co., Ltd. Boue de polissage et son utilisation

Similar Documents

Publication Publication Date Title
US5685951A (en) Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
WO1985002818A1 (en) Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide
KR100444308B1 (ko) 반도체 소자의 형성 방법
US6864177B2 (en) Method for manufacturing metal line contact plug of semiconductor device
KR20030025316A (ko) 반도체 소자의 제조방법
KR100444307B1 (ko) 반도체소자의 금속배선 콘택플러그 형성방법
KR100645841B1 (ko) 연마정지막을 이용한 폴리실리콘 플러그 형성 방법
KR100487926B1 (ko) 텅스텐 ｃｍｐ용 슬러리 및 이를 이용한 반도체 소자의텅스텐 플러그 형성방법
KR100496070B1 (ko) 반도체 장치의 제조 방법
KR100370160B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
US7056803B2 (en) Method for forming capacitor of semiconductor device
KR20050008071A (ko) 텅스텐용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의콘택플러그 형성방법
KR100507369B1 (ko) 반도체소자의 폴리 플러그 형성방법
KR100492783B1 (ko) 반도체소자의 폴리실리콘 플러그 형성방법
KR100532968B1 (ko) 반도체 장치의 패턴 형성 방법
EP1110238B1 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
KR100681209B1 (ko) 반도체 소자의 딥 컨택홀 형성방법
KR100671631B1 (ko) 반도체 소자 제조방법
KR100670746B1 (ko) 반도체소자의 소자분리막 형성 방법
KR20050067476A (ko) 캐패시터의 제조 방법
US20020042207A1 (en) Methods and compositions for removal of anti-reflective layers using fluorine containing compounds, oxidants, and water
KR19990002882A (ko) 반도체 소자의 평탄화 방법
KR20030001122A (ko) 텅스텐막 형성 방법 및 텅스텐 플러그 형성 방법
KR20020002604A (ko) 다마신 게이트공정에서의 평탄화를 위한 반도체소자의제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination