KR20050005586A - 이온 주입에 의해 실리콘-저매니움층을 선택적으로패터닝하는 방법 - Google Patents
이온 주입에 의해 실리콘-저매니움층을 선택적으로패터닝하는 방법 Download PDFInfo
- Publication number
- KR20050005586A KR20050005586A KR1020030045528A KR20030045528A KR20050005586A KR 20050005586 A KR20050005586 A KR 20050005586A KR 1020030045528 A KR1020030045528 A KR 1020030045528A KR 20030045528 A KR20030045528 A KR 20030045528A KR 20050005586 A KR20050005586 A KR 20050005586A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon
- low
- sige
- selectively
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000005468 ion implantation Methods 0.000 title claims abstract description 37
- 238000000059 patterning Methods 0.000 title claims abstract description 32
- 229910000577 Silicon-germanium Inorganic materials 0.000 title abstract description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- 150000002500 ions Chemical class 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims description 57
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910017604 nitric acid Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 6
- 241000047703 Nonion Species 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract 7
- 230000000694 effects Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
이온 주입에 의해 실리콘-저매니움(SiGex)층을 선택적으로 패터닝하는 방법을 제공한다. 본 발명의 일 관점에 의한 패터닝 방법은, 실리콘-저매니움층에 포스포러스(P)를 선택적으로 이온 주입하여 이온 주입되지 않은 실리콘-저매니움층 부분에 대해서 식각 저항성을 부여한 후, 실리콘-저매니움층의 이온 주입되지 않은 부분을 선택적으로 등방성 식각 제거한다.
Description
본 발명은 선택적 식각을 이용한 층 패터닝 방법에 관한 것으로, 특히, 실리콘-저매니움(SiGex)층에의 이온 주입(ion implantation)으로 선택비를 부여하여, 상기 실리콘-저매니움층을 패터닝하는 방법에 관한 것이다.
반도체 소자로 구성되는 집적 회로 소자에 보다 높은 성능 또는 고속의 동작 속도가 요구됨에 따라, SiGex층을 도입하여 집적 회로 소자를 구현하는 경우가 빈번해지고 있다. 이와 같은 SiGex층을 도입하여 집적 회로 소자를 구현할 때, 이러한 SiGex층을 패터닝하는 과정이 요구된다.
일반적으로, 반도체 소자 제조 과정에서 일반적인 층 패터닝 과정은, 식각 마스크(etch mask)를 도입하고, 이러한 식각 마스크에 대해 노출되는 층 부분을 식각하여 제거함으로써 구현되고 있다.
그런데, 집적 회로 소자의 구조나 또는 제조 과정의 필요에 따라, 상부층과 하부층 사이에 SiGex층이 도입되고, 이러한 중간층으로 도입된 SiGex층만이 선택적으로 패터닝하는 공정이 요구된다. 이러한 경우, 상기한 바와 같은 식각 마스크를 도입하는 선택적인 식각 방법으로는 중간층으로 도입된 SiGex층만을 선택적으로 패터닝하는 것은 불가능하다. 실질적으로, 이러한 측면 식각의 경우 시간 제어 식각(time etch)을 이용하거나 기타 다른 추가적인 공정을 수행하여 구현하고 있다. 이러한 시간 제어 식각 등은 공정적인 측면에서 매우 불안정하게 평가되고 있다.
이와 같이 어떤 층이 중간층으로 도입된 후, 상기 층을 측면 식각(lateral etch)함으로써, 상기 층을 패터닝하는 기술은 실리콘층에 대해서는 보고되고 있다. 예를 들어, 미국 특허 제6,429,091 B1호(Bomy A. Chen 등에 의한 “Patterned Buried Insulator", 2002년 8월 6일자 등록)에서는 이온 주입으로 매몰 도핑층(buried doping layer)을 형성한 후, 이러한 부분을 등방성 식각으로 측방향으로 제거하는 바가 제시되고 있다.
그런데, 이러한 식각 방법은 P 형 실리콘 기판에 대해 이루어지는 것이므로, SiGex층에 직접적으로 적용되기는 어렵다. 특히, 실리콘층들 사이에 SiGex층이 중간층으로 도입되어 SiGex층만이 선택적으로 패터닝되는 것이 요구되는 경우, 이러한 식각 방법의 적용은 원천적으로 불가능하다.
따라서, SiGex층만을 선택적으로 패터닝하는 방법, 특히, 상,하부층 사이의 중간층으로 SiGex층이 도입될 때, 상부층의 패터닝 또는 식각 없이 SiGex층만이 선택적으로 패터닝될 수 있는 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 실리콘층/ SiGex층/실리콘층이 순차적으로 적층된 구조에서와 같이 SiGex층이 중간층으로 도입되었을 때, 상부층이나 하부층의 패터닝없이 SiGex층만을 선택적으로 패터닝하는 방법을 제공하는 데 있다.
도 1 내지 도 4는 본 발명의 실시예에 의한 이온 주입에 의해 실리콘-저매니움층(SiGex)을 선택적으로 패터닝하는 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 5a 내지 5c는 본 발명의 실시예에 의한 이온 주입에 의해 실리콘-저매니움층(SiGex)을 선택적으로 패터닝하는 방법의 효과를 설명하기 위해서 측정된 주사 전자 현미경 사진(SEM)들이다.
* 도면의 참조 부호에 대한 개략적인 설명*
100: 하부 실리콘층,200: 실리콘-저매니움층,
250: 실리콘-저매니움층의 이온 주입된 부분,
300: 상부 실리콘층,
400: 이온 주입 마스크.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 실리콘-저매니움층을 선택적으로 패터닝하는 방법을 제시한다.
상기 패터닝 방법은, 실리콘-저매니움층을 도입하는 단계와, 상기 실리콘-저매니움층에 이온 주입을 선택적으로 수행하여 이온 주입되지 않은 상기 실리콘-저매니움층 부분에 대해 상기 실리콘-저매니움층의 이온 주입된 부분에 식각 저항성을 부여하는 단계, 및 상기 실리콘-저매니움층의 이온 주입된 부분을 남기도록 상기 이온 주입되지 않은 상기 실리콘 저매니움층을 식각하여 제거하는 단계를 포함하여 구성될 수 있다.
또는, 상기 패터닝 방법은, 하부층, 중간층으로서의 실리콘-저매니움층 및 상부층을 도입하는 단계와, 상기 실리콘-저매니움층에 이온 주입을 선택적으로 수행하여 이온 주입되지 않은 상기 실리콘-저매니움층 부분에 대해 상기 실리콘-저매니움층의 이온 주입된 부분에 식각 저항성을 부여하는 단계와, 상기 실리콘-저매니움층의 일부 측면을 노출하는 단계, 및 상기 실리콘-저매니움층의 이온 주입된 부분을 남기도록 상기 노출된 실리콘-저매니움층의 측면으로부터 상기 실리콘 저매니움층을 선택적으로 식각 제거하는 단계를 포함하여 구성될 수 있다.
여기서, 상기 하부층은 실리콘층으로 형성될 수 있다.
상기 상부층은 상기 실리콘-저매니움층 상에 에피택셜(epitaxial) 성장된 실리콘층으로 형성될 수 있다.
상기 이온 주입은 상기 실리콘-저매니움층의 소정 영역에 선택적으로 포스포러스(P) 이온을 주입하도록 수행될 수 있다. 이때, 상기 포스포러스(P) 이온은 적어도 5×1012/㎠ 의 도즈(dose)량으로 이온 주입되거나, 적어도 1×1013/㎠ 의 도즈(dose)량으로 이온 주입될 수 있다.
상기 식각은 질산을 포함하는 식각 용액을 사용하는 습식 식각으로 수행될 수 있다. 상기 식각 용액은 상기 질산에 불산 및 초산이 더 첨가되어 이루어질 수 있다. 상기 식각 용액은 순수에 희석되어 사용될 수 있다.
본 발명에 따르면, 실리콘층/ SiGex층/실리콘층이 순차적으로 적층된 구조에서와 같이 SiGex층이 중간층으로 도입되었을 때, 상부층이나 하부층의 패터닝없이 SiGex층만을 선택적으로 패터닝될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 실시예에 의한 실리콘-저매니움(SiGex)층을 선택적으로 패터닝하는 방법은, 패터닝되어 잔류시키고자하는 SiGex층 부분에 선택적으로 이온 주입을 수행하여, 이 부분에 식각 선택비를 부여하는 바를 제시한다. 이와 같이 이온 주입을 수행한 후 SiGex층을 식각하면, 이온 주입된 SiGex층 부분은 식각되지 않고 잔류하게 된다. 따라서, 식각 마스크를 도입하는 식각 과정을 도입하지 않고서도 SiGex층을 선택적으로 패터닝할 수 있다.
SiGex층에 식각 선택성을 부여하기 위해서 SiGex층의 특정 부위에 이온 주입하는 과정은, 여러 불순물 원자를 이용할 수 있으나, 집적 회로 소자를 구성하는 데 패터닝된 SiGex층이 이용되기 위해서는 패터닝된 SiGex층에 도전성을 부여할 수 있는 도펀트(dopant)들인 것이 바람직하다. 예를 들어, 보론(B)이나 포스포러스(P)를 이온 주입의 도펀트로 이용할 수 있다. 그럼에도 불구하고, 포스포러스를 도펀트로 이용하는 것이 식각 선택성을 부여하는 데 보다 유리한 결과를 얻을 수 있다.
한편, 이온 주입된 SiGex층 부분에 식각 선택성을 구현하는 정도는 이온 주입되지 않은 SiGex층 부분을 식각하는 데 사용되는 식각 방법에도 의존하게 된다. 본 발명의 실시예에서는 실리콘에 대해서 SiGex층을 선택적으로 식각하는 특성을 나타내는 질산(HNO3)을 주성분으로 하는 식각액을 순수에 희석하여 사용하는 습식 식각에서 이러한 식각 선택성을 구현하는 바를 제시한다. 이러한 식각액은 질산뿐만 아니라 불산(HF), 초산(CH3COOH) 및 물(H2O) 등을 함유하여 구성될 수 있다. 그럼에도 불구하고, 이러한 식각 방법은 이온 주입되지 않은 SiGex층에 대해 식각 특성을 구현하는 다양한 식각 방법들로 수행될 수 있다.
이와 같이 SiGex층의 특정 영역에 이온 주입을 수행한 후, 이온 주입된 부분을 남기고, 이온 주입되지 않은 부분을 선택적으로 식각하는 패터닝 방법은, 다양한 집적 회로 소자 제조에 유익하게 이용될 수 있다. 예를 들어, 고속 또는 고전압용 FET(Field Effect Transistor) 소자를 구현할 때, SOI(Silicon On Insulator) 구조를 이용하는 것이 일반적인 데, 이러한 SOI 구조에 수반되는 플로팅 바디 효과(floating body effect)를 해결하는 데 유리할 것으로 기대된다.
즉, Si층/SiGex층/Si층 구조를 구현한 후, 본 발명의 실시예에서와 같이 SiGex층의 선택적으로 패터닝하면, 상, 하부의 실리콘층 사이에 패터닝된 SiGex층이 지지하는 구조를 구현할 수 있다. 이러한 구조에서 상부 실리콘층에 트랜지스터의 채널(channel) 또는 드레인/소스(drain/source) 영역을 구현하고 채널 상에 게이트(gate)를 도입하여 FET 소자를 구현할 수 있다.
이때, 드레인/소스 영역의 아래 부위는 SiGex층이 선택적으로 제거된 영역과 접촉하는 데, 이러한 제거되어 빈 영역은 절연 물질로 채워져 실질적으로 드레인/소스 영역이 절연층으로 하부가 둘러싸인 형태가 구현될 수 있다. 또한, 채널 아래의 상부 실리콘층 영역에 형성되는 웰(well)이 패터닝된 SiGex층에 의해서 전기적으로 하부의 실리콘층으로 연결되게 된다. 이와 같은 바디로의 전기적인 연결이 가능함에 따라, SOI 구조를 이용하는 FET 소자에서 크게 문제되고 있는 플로팅 바디 효과를 개선할 수 있다.
이와 같은 적용 외에도 본 발명의 실시예에 의한 SiGex층 패터닝 방법은, 일부 층에 대해서만 그리고 그 층의 일부만이 선택적으로 제거하는 선택적인 측면 식각이 요구되는 다양한 집적 소자들을 구현하는 데 이용될 수 있다.
이하, 실리콘층/실리콘-저매니움층/실리콘층의 구조를 예로 들어, 본 발명의 실시예에 의한 실리콘-저매니움층을 선택적으로 패터닝하는 방법을 설명한다.
도 1 내지 도 4는 본 발명의 실시예에 의한 이온 주입에 의해 실리콘-저매니움층을 선택적으로 패터닝하는 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1을 참조하면, 하부 실리콘층(100)/실리콘-저매니움층(200)/상부 실리콘층(300)을 도입한다. 하부 실리콘층(100)은 실리콘 기판일 수 있으며 층으로 형성될 경우 에피택셜(epitaxial) 성장으로 형성된 층일 수 있다. 실리콘-저매니움층(200)은 이러한 하부 실리콘층(100) 상에 에피택셜 성장으로 형성될 수 있으며, 상부 실리콘층(300)은 실리콘-저매니움층(200) 상에 에피택셜 성장되어 형성될 수 있다.
도 2를 참조하면, 상부 실리콘층(100) 상의 노출된 표면 상에 소정 영역을 노출하는 이온 주입 마스크(400)를 형성한다. 이러한 이온 주입 마스크(400)는 소정 영역의 상부 실리콘층(100) 표면을 노출하는 포토레지스트 패턴(photoresist pattern)으로 구현될 수 있다. 한편, 포토레지스트 패턴의 이온 주입 마스크(400)를 형성하기 이전에 도시되지는 않았으나, 상부 실리콘층(300)의 표면을 보호하기 위해 이온 주입용 패드층(pad layer)을 도입할 수 있다.
이온 주입 마스크(400)에 의해서 노출된 영역에 선택적으로 이온 주입을 수행한다. 이러한 이온 주입은 N형 또는 P형 도전형 도펀트, 예를 들어, B 또는 P를 주입하도록 수행될 수 있다.
그럼에도 불구하고, SiGex층에 식각 선택성을 부여하는 데에는 P를 도펀트로 이용하는 것이 보다 바람직한 우수한 식각 선택성을 구현할 수 있다. P+의 도핑(doping)량은 적어도 1×1013/㎠ 이상인 것이 요구되는 식각 선택성을 구현하는 데 유익하다. 따라서, P+이온을 적어도 1×1013/㎠ 이상 이온 주입으로 주입한다. 이때, 이온 주입량의 상한은 패터닝된 SiGex층이 소자에서 적용되는 역할에 따라 달라질 수 있으나, 특별한 제한이 될 수는 없다.
한편, 이온 주입에서 주입에 사용되는 주입 에너지(energy)는 특별한 제한이 없으나, 단지, 주입되는 P+이온이 SiGex층(200) 영역에 분포되도록 조절되는 것이 바람직하다. 따라서, 이러한 주입 에너지는 상부 실리콘층(300)의 두께 등에 의존하여 경우에 따라 달라질 수 있다.
이와 같은 선택적인 이온 주입의 수행에 의해서 SiGex층(200)의 소정 영역에 SiGex층의 이온 주입된 부분(250)이 구현된다. 이러한 SiGex층의 이온 주입된 부분(250)의 영역은 이온 주입 마스크(400)의 노출 영역에 의존하여 그 범위가 설정되게 된다.
도 3을 참조하면, SiGex층(200)의 어느 일부 측면을 노출한 후, 이러한 노출된 측면으로부터 측면 식각을 시작한다. SiGex층(200)의 어느 일부 측면을 노출하는 과정은 적어도 상부 실리콘층(300)의 선택적인 식각 또는 패터닝에 의해서 이루어질 수 있다.
예를 들어, 소자 분리를 위해 실리콘 기판인 하부 실리콘층(100)에 얕은 트렌치 소자 분리(STI: Shallow Trench Isolation)를 위한 트렌치(도시되지 않음)를 형성할 경우, 상부 실리콘층(300), SiGex층(200), 하부 실리콘층(300)은 순차적으로 선택 식각되게 된다. 이러한 트렌치의 형성에 의해서 SiGex층(200)의 측면 일부는 노출되게 된다.
이러한 노출된SiGex층(200) 측면에 식각 에천트(etchant)를 제공함으로써, SiGex층(200)의 측면 식각을 진행할 수 있다. 이러한 식각은 등방성 식각(anisotropic etch)으로 진행될 수 있으며, 특히, 습식 식각으로 수행될 수 있다.
이때, 이러한 식각은 상부 실리콘층(300) 및 하부 실리콘층(100)에 대해 식각 선택성을 가져, 이러한 상부 실리콘층(300) 및 하부 실리콘층(100)은 식각하지 않고서 SiGex층(200)만을 선택적으로 식각하도록 수행된다.
실리콘에 대해서 선택성을 가지며 SiGex층(200)을 선택하는 방법으로, 질산을 주성분으로 함유하는 식각액은 순수에 희석하여 에천트(etchant)로 사용하는 습식 식각 방법을 예로 들 수 있다. 이때, 상기 식각액에는 질산뿐만 아니라 불산 및 초산이 소량 첨가될 수 있다.
도 4를 참조하면, SiGex층(200)의 측면으로부터의 식각은 SiGex층의 이온 주입된 부분(250)에서 정지(stop)된다. SiGex층의 이온 주입된 부분(250)은 SiGex층(200)에 대해서 식각 선택비를 가져, SiGex층(200)을 식각하는 과정에 대해 SiGex층의 이온 주입된 부분(250)은 식각 선택성을 나타내게 된다.
이와 같이 SiGex층(200)을 식각하는 과정이 SiGex층의 이온 주입된 부분(250)에서 정지되므로, 식각 과정에 의해서 SiGex층의 이온 주입된 부분(250)이 식각되지 않고 남는 형태로 패터닝이 이루어진다. 따라서, 도 4에서 제시한 바와 같이 상부 실리콘층(300)과 하부 실리콘층(250) 사이에 이들 층보다 좁은 선폭으로 SiGex층의 이온 주입된 부분(250), 즉, 패터닝된 SiGex층(250)이 형성되게 된다.
이러한 구조는, 앞서 설명한 바와 같이 FET 소자에서 플로팅 바디 효과를 방지하는 데 크게 유용하게 이용될 수 있을 것으로 기대된다. 또한, 핀(fin) 형태의 FET 소자를 구현하는 데에도 크게 유리할 것으로 기대된다.
도 5a 내지 5c는 본 발명의 실시예에 의한 이온 주입에 의해 실리콘-저매니움층을 선택적으로 패터닝하는 방법의 효과를 설명하기 위해서 측정된 주사 전자 현미경 사진(SEM)들이다.
도 5a 내지 도 5c는, 본 발명의 실시예에 따라 SiGex층에 P+를 이온 주입함에 따라 이온 주입된 SiGex층 부분에 선택적으로 식각 선택성 또는 식각 저항성을 부여하여, SiGex층이 식각될 때 이온 주입된 SiGex층 부분이 선택적으로 식각되지 않고 남는 효과를 입증하기 위한 SEM 사진들이다.
도 5a는 Si층/SiGex층/Si층 구조에서 SiGex층에 대해서 P+이온 주입을 P+의 도즈(dose)량을 1×1013/㎠으로 수행한 경우이고, 도 5b는 Si층/SiGex층/Si층 구조에서 SiGex층에 대해서 P+이온 주입을 P+의 도즈(dose)량을 5×1012/㎠으로 수행한 경우이고, 도 5c는 Si층/SiGex층/Si층 구조에서 SiGex층에 대해서 이온 주입을 수행하지 않은 경우이다.
상기한 세 가지 경우 모두 Si층/SiGex층/Si층 구조에서 트렌치를 형성하여 SiGex층의 측면을 노출시키고, 이러한 측면으로 습식 식각을 수행한 후 그 수직 단면 사진을 측정한 결과들이다. 이때, 습식 식각은 HNO3(70%) : HF49%) : CH3COOH : H2O 가 40 : 1 : 2 : 57 인 용액을 순수에 대해서 10 : 2로 희석하여 에천트로 사용하여 수행되었다. 본 발명의 실시예에서는 이러한 식각 용액의 성분 비율을 상기한 바와 같이 제시하고 있으나, 이러한 성분 비율은, Si층에 대해서 SiGex층이 선택적으로 제거될 수 있는 한, 경우에 따라 변화 또는 조절될 수 있다.
도 5b 및 도 5c를 참조하면, P+이온 주입하지 않은 도 5a의 결과에 비해 P+이온 주입한 도 5b의 결과는, P+이온 주입에 의해서 SiGex층에 식각 선택성 또는 식각 저항성이 부여되었음을 입증한다.
도 5b 및 도 5a를 참조하면, 도 5b 및 도 5a에 제시된 결과는 P+이온 주입의 도즈량이 증가함에 따라 P+이온 주입에 의해 SiGex층에 식각 선택성 또는 식각 저항성이 증가함을 입증한다. 이러한 결과로 볼 때, SiGex층에 대해 P+이온 주입 SiGex층 부분이 충분한 식각 선택비를 구현하기 위해서는 적어도 P+이온이 1×1013/㎠ 이상의 도즈량으로 주입되는 것이 보다 바람직함을 알 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, SiGex층의 소정 영역에 P+이온 주입함으로써, 이온 주입된 SiGex층 부분이 선택적으로 남도록 이온 주입되지 않은 SiGex층 부분을 선택적으로 식각 제거할 수 있다. 이에 따라, 식각 마스크를 도입하는 식각 과정을 도입하지 않고서도, 그리고, SiGex층 상측에 다른 층이 도입되는 경우에 상부층이 패터닝되지 않고서도, SiGex층을 패터닝할 수 있다.
이러한 패터닝 방법은 상부층의 패터닝을 수반하지 않고서도 중간층인 SiGex층을 선택적으로 패터닝할 수 있고, 또한, 패터닝된 SiGex층 부분이 도전성을 나타낼 수 있어, FET 소자 등에서 크게 문제되고 있는 플로팅 바디 효과를 방지하는 데 유효하게 이용될 수 있다.
Claims (16)
- 실리콘-저매니움층을 도입하는 단계;상기 실리콘-저매니움층에 이온 주입을 선택적으로 수행하여 이온 주입되지 않은 상기 실리콘-저매니움층 부분에 대해 상기 실리콘-저매니움층의 이온 주입된 부분에 식각 저항성을 부여하는 단계; 및상기 실리콘-저매니움층의 이온 주입된 부분을 남기도록 상기 이온 주입되지 않은 상기 실리콘 저매니움층을 식각하여 제거하는 단계를 포함하는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제1항에 있어서,상기 이온 주입은 상기 실리콘-저매니움층에 선택적으로 포스포러스(P) 이온을 주입하는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제2항에 있어서,상기 포스포러스(P) 이온은 적어도 5×1012/㎠ 의 도즈(dose)량으로 이온 주입되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제3항에 있어서,상기 포스포러스(P) 이온은 적어도 1×1013/㎠ 의 도즈(dose)량으로 이온 주입되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제1항에 있어서,상기 식각은 질산을 포함하는 식각 용액을 사용하는 습식 식각으로 수행되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제5항에 있어서,상기 식각 용액은 상기 질산에 불산 및 초산이 더 첨가되어 이루어지는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제5항에 있어서,상기 식각 용액은 순수에 희석되어 사용되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 하부층, 중간층으로서의 실리콘-저매니움층 및 상부층을 도입하는 단계;상기 실리콘-저매니움층에 이온 주입을 선택적으로 수행하여 이온 주입되지 않은 상기 실리콘-저매니움층 부분에 대해 상기 실리콘-저매니움층의 이온 주입된 부분에 식각 저항성을 부여하는 단계;상기 실리콘-저매니움층의 일부 측면을 노출하는 단계; 및상기 실리콘-저매니움층의 이온 주입된 부분을 남기도록 상기 노출된 실리콘-저매니움층의 측면으로부터 상기 실리콘 저매니움층을 선택적으로 식각 제거하는 단계를 포함하는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제8항에 있어서,상기 하부층은 실리콘층으로 형성되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제8항에 있어서,상기 상부층은 상기 실리콘-저매니움층 상에 에피택셜(epitaxial) 성장된 실리콘층으로 형성되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제8항에 있어서,상기 이온 주입은 상기 실리콘-저매니움층의 소정 영역에 선택적으로 포스포러스(P) 이온을 주입하는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제11항에 있어서,상기 포스포러스(P) 이온은 적어도 5×1012/㎠ 의 도즈(dose)량으로 이온 주입되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제12항에 있어서,상기 포스포러스(P) 이온은 적어도 1×1013/㎠ 의 도즈(dose)량으로 이온 주입되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제8항에 있어서,상기 식각은 질산을 포함하는 식각 용액을 사용하는 습식 식각으로 수행되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제14항에 있어서,상기 식각 용액은 상기 질산에 불산 및 초산이 더 첨가되어 이루어지는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
- 제14항에 있어서,상기 식각 용액은 순수에 희석되어 사용되는 것을 특징으로 하는 실리콘-저매니움층을 선택적으로 패터닝하는 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0045528A KR100493062B1 (ko) | 2003-07-05 | 2003-07-05 | 이온 주입에 의해 실리콘-저매니움층을 선택적으로패터닝하는 방법 |
| US10/884,749 US7037768B2 (en) | 2003-07-05 | 2004-07-02 | Methods of etching intermediate silicon germanium layers using ion implantation to promote selectivity |
| JP2004198585A JP4837905B2 (ja) | 2003-07-05 | 2004-07-05 | イオン注入によりシリコンゲルマニウム層を選択的にパターニングする方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0045528A KR100493062B1 (ko) | 2003-07-05 | 2003-07-05 | 이온 주입에 의해 실리콘-저매니움층을 선택적으로패터닝하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050005586A true KR20050005586A (ko) | 2005-01-14 |
| KR100493062B1 KR100493062B1 (ko) | 2005-06-02 |
Family
ID=33550303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0045528A KR100493062B1 (ko) | 2003-07-05 | 2003-07-05 | 이온 주입에 의해 실리콘-저매니움층을 선택적으로패터닝하는 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7037768B2 (ko) |
| JP (1) | JP4837905B2 (ko) |
| KR (1) | KR100493062B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102551589B1 (ko) | 2016-09-29 | 2023-07-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04322427A (ja) * | 1991-04-23 | 1992-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6861304B2 (en) * | 1999-11-01 | 2005-03-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing thereof |
| US6429091B1 (en) * | 2000-12-08 | 2002-08-06 | International Business Machines Corporation | Patterned buried insulator |
| JP4546021B2 (ja) * | 2002-10-02 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型電界効果型トランジスタ及び半導体装置 |
| EP1675169A1 (en) * | 2003-10-10 | 2006-06-28 | Tokyo Institute of Technology | Semiconductor substrate, semiconductor device and process for producing semiconductor substrate |
-
2003
- 2003-07-05 KR KR10-2003-0045528A patent/KR100493062B1/ko active IP Right Grant
-
2004
- 2004-07-02 US US10/884,749 patent/US7037768B2/en not_active Expired - Lifetime
- 2004-07-05 JP JP2004198585A patent/JP4837905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4837905B2 (ja) | 2011-12-14 |
| US7037768B2 (en) | 2006-05-02 |
| US20050003628A1 (en) | 2005-01-06 |
| KR100493062B1 (ko) | 2005-06-02 |
| JP2005033202A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810774B1 (ko) | 기판의 이방성 에칭용 비정질 에칭 정지를 위한 방법,구조체 및 트랜지스터 | |
| KR100745917B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007158333A (ja) | バイポーラ接合トランジスタおよびその形成方法 | |
| TW200805660A (en) | Fin-FET device structure formed employing bulk semiconductor substrate | |
| JP2960925B2 (ja) | 半導体素子及びその製造方法 | |
| US6582995B2 (en) | Method for fabricating a shallow ion implanted microelectronic structure | |
| CN108231594A (zh) | 一种FinFET器件的制作方法 | |
| US6340624B1 (en) | Method of forming a circuitry isolation region within a semiconductive wafer | |
| US6734058B2 (en) | Method for fabricating a semiconductor device | |
| TWI485807B (zh) | 半導體元件及其製造方法 | |
| KR100493062B1 (ko) | 이온 주입에 의해 실리콘-저매니움층을 선택적으로패터닝하는 방법 | |
| US6291353B1 (en) | Lateral patterning | |
| KR0152909B1 (ko) | 반도체장치의 격리구조의 제조방법 | |
| KR100439189B1 (ko) | 수직형 트랜지스터 및 그 제조 방법 | |
| KR100606921B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20000003936A (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
| KR20030059391A (ko) | 반도체 소자의 제조방법 | |
| CN109285876A (zh) | 半导体结构及其形成方法 | |
| KR101097867B1 (ko) | 반도체 소자의 제조방법 | |
| KR100546123B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100305023B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| US20020076864A1 (en) | Method of fabricating a silicon island | |
| KR100335800B1 (ko) | 시모스(ｃｍｏｓ) 트랜지스터 및 그 제조 방법 | |
| KR100344839B1 (ko) | 고전압 소자 및 그의 제조방법 | |
| KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 15 |