KR20050002526A - Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법 - Google Patents

Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법 Download PDF

Info

Publication number
KR20050002526A
KR20050002526A KR1020030043906A KR20030043906A KR20050002526A KR 20050002526 A KR20050002526 A KR 20050002526A KR 1020030043906 A KR1020030043906 A KR 1020030043906A KR 20030043906 A KR20030043906 A KR 20030043906A KR 20050002526 A KR20050002526 A KR 20050002526A
Authority
KR
South Korea
Prior art keywords
data
buffer
data strobe
write operation
control signal
Prior art date
Application number
KR1020030043906A
Other languages
English (en)
Other versions
KR100548563B1 (ko
Inventor
심영보
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043906A priority Critical patent/KR100548563B1/ko
Priority to US10/871,798 priority patent/US7054221B2/en
Priority to TW093117900A priority patent/TWI295471B/zh
Priority to CNB2004100766977A priority patent/CN100437824C/zh
Publication of KR20050002526A publication Critical patent/KR20050002526A/ko
Application granted granted Critical
Publication of KR100548563B1 publication Critical patent/KR100548563B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Abstract

본 발명은 DDR SDRAM 의 라이트 동작이 종료되는 시점에서 발생하는 데이타 스트로브의 링잉(ringing)현상을 차단한 데이타 패스 제어 장치에 관한 것이다.
본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치는 외부로부터 입력되는 데이타를 수신하는 데이타 입력 버퍼, 외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호를 출력하는 데이타 스트로브 버퍼, 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 저장하는 데이타 래치, 데이타 스트로브 버퍼의 동작을 제어하기 위한 제 3 제어 신호를 출력하는 제어부, 라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호(en_wt)를 출력하는 라이트 동작 구간 감지부를 구비하며, 제 3 제어 신호는 상기 라이트 동작 구간중에는 상기 데이타 스트로브 버퍼를 인에이블시키고, 라이트 동작 구간이 경과하면 상기 데이타 스트로브 버퍼를 디스에이블시킨다.
본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상 차단을 위한 데이타 패스 제어 장치를 사용하는 경우, 라이트 동작시 링 잉 현상 발생 구간만을 마스크함으로써 라이트 동작중의 불필요한 동작을 제거하였을 뿐만 아니라, 라이트 에러의 제거로 인하여 안정된 라이트 동작이 가능하도록 하였다.

Description

ＤＤＲ ＳＤＲＡＭ 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치 및 방법{Data pass control device for masking write ringing in the DDR SDRAM and the method thereof}
본 발명은 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치 및 방법에 관한 것으로, 특히 DDR SDRAM 의 라이트 동작이 종료되는 시점에서 발생하는 데이타 스트로브의 링잉(ringing)현상을 차단한 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치 및 방법에 관한 것이다.
일반적으로, DDR SDRAM 은 외부 동기화 클락(ext_clk)을 DLL 회로 등을 이용하여 내부 동기화 클락(clk)을 생성한 후, 내부 동기화 클락(clk)의 라이징 에지와 폴링 에지에 동기화시켜 데이타를 입출력하는 메모리 장치이다. 참고로, 내부 동기화 클락(clk)은 마스터 클락(master clk)으로도 칭해진다.
이러한 DDR SDRAM 과 관련하여 본 명세서에서 논의하고자 하는 것은 DDR SDRAM 의 동작 중에서, 라이트 동작시 초래되는 링잉 현상으로 인한 메모리 장치의 오동작을 제거하기 위한 것이다.
통상, 라이트시 발생하는 링잉 현상은 라이트 링 백(write ring back) 현상이라고도 하며, 이는 라이트 동작의 마지막 단계에서 데이타 스트로브 신호의 링잉에 의하여 원하지 않는 더미 라이트 동작이 초래되어 데이타 래치에 저장된 기존의 데이타가 변화되어 라이트 에러가 발생하는 현상을 말한다. 여기서, 데이타 스트로브 신호와 데이타 래치에 대하여는 후술된다.
이하 본 명세서에서 사용하는 신호들에 대하여 정의한 후, 종래 기술의 문제점을 도면을 참조하여 설명하기로 한다.
<신호의 설명>
1. ext_clk : 외부 동기화 클락으로서, DDR SDRAM 의 외부로부터 인가되는 클락이다.
2. clk : 외부 동기화 클락을 수신하여 생성된 내부 클락으로서, 데이타의 입출력을 동기화시키는 내부 마스터 클락이다. 즉, DDR SDRAM의 전체 동작을 제어하는 마스터 클락이다.
3. din : DDR SDRAM 의 라이트 동작시 외부로부터 입력되는 데이타로서, 데이타 입력(data input)의 축약어이다. 일반적으로, 입력 데이타(din)의 전압 레벨은 SSTL 전압 레벨이다. 입력 데이타(din)는 데이타 입력 버퍼(din_buffer)에 인가된다.
4. ds : DDR SDRAM 의 라이트 동작시 외부로부터 입력되는 데이타 스트로브 신호(data strobe)의 축약어이다. 후술되겠지만, ds 신호는 입력 데이타(din)를 글로벌 입출력 라인(gio)상으로 전달하는 기능을 한다. 일반적으로, ds 신호의 전압 레벨은 SSTL 전압 레벨이다. ds 신호는 데이타 스트로브 버퍼(ds_buffer)에 인가된다.
5. din_buffer : 데이타 입력 버퍼로서, DDR SDRAM 의 라이트 동작시 외부로부터 입력되는 입력 데이타(din)의 SSTL 레벨을 CMOS 레벨로 증폭시키는 기능을 한다. 입력 데이타(din) 의 전압 레벨이 소정의 기준 전압보다 높으면 in 으로 하이 레벨이 출력되고, inz 으로 로우 레벨이 출력된다. 반면에, 입력 데이타(din) 의 전압 레벨이 소정의 기준 전압보다 낮으면 in 으로 로우 레벨이 출력되고, inz 으로 하이 레벨이 출력된다. 여기서, inz 는 input bar(즉, /din)를 나타낸다. 그리고 데이타 입력 버퍼(din_buffer)는 en_dinz (enable data input bar) 신호에 의하여 리드 동작에서는 디스에이블되고, 라이트 동작에서는 인에이블된다.
6. ds_buffer : 데이타 스트로브 버퍼로서, DDR SDRAM 의 라이트 동작시 외부로부터 입력되는 데이타 스트로브 신호(ds) 의 SSTL 레벨을 CMOS 레벨로 증폭시키는 기능을 한다. 입력되는 데이타 스트로브 신호(ds)의 전압 레벨이 소정의 기준 전압보다 높으면(즉, 하이 레벨이면) 그 출력신호인 rdinclk 는 하이 레벨로 출력되고, fdinclk 는 로우 레벨로 출력된다. 반면에, 데이타 스트로브 신호(ds)의 전압 레벨이 소정의 기준 전압보다 낮으면(즉, 로우 레벨이면) 그 출력신호인 rdinclk 는 로우 레벨로 출력되고, fdinclk 는 하이 레벨로 출력된다. 여기서, rdinclk 는 rising data input clk 의 약어이고, fdinclk 는 falling data input clock 의 약어이다. 그리고, 데이타 스트로브 버퍼(ds_buffer)는 en_dinz (enable data input bar) 신호에 의하여 리드 동작에서는 디스에이블되고, 라이트 동작에서는 인에이블된다.
7. din_lat : 데이타 래치 수단으로서, 데이타 스트로브 버퍼(ds_buffer)의 입력신호(ds)가 라이징 에지인 경우 데이타 입력 버퍼(din_buffer)로부터 출력되는 데이타는 데이타 스트로브 버퍼의 출력신호인 rdinclk 에 동기되어 데이타 래치 수단에 저장된다. 또한, 데이타 스트로브 버퍼(ds_buffer)의 입력신호(ds)가 폴링 에지인 경우, 데이타 입력 버퍼(din_buffer)로부터 출력되는 데이타는 데이타 스트로브 버퍼의 출력신호인 fdinclk 에 동기되어 데이타 래치 수단에 저장된다. 데이타 래치 수단 (din_lat)에 저장된 데이타(din)는 제어 신호인 dinstb(data input strobe)에 의하여 글로벌 입출력 라인(gio)으로 전달된다.
8. dis_diz : 데이타 스트로브 신호(ds)가 폴링 에지인 경우, 데이타 스트로브 버퍼(ds_buffer)의 출력신호로부터 fdinclk 신호를 수신하여 디스에이블 레벨의 출력신호(dis_dsz : disable data strobe bar)를 출력하는 제어부이다. 디스에이블 레벨의 출력신호(dis_dsz)는 데이타 스트로브 버퍼(ds_buffer)에 피드백 인가되어 fdinclk 신호의 통과를 차단한다. 다음, 내부 동기화 클락(clk)에 의하여 디스에이블 레벨의 출력신호(dis_dsz)는 인에이블 레벨로 변하여 데이타 스트로브 버퍼가 다음 fdinclk 신호를 통과시키도록 하는 기능을 한다.
9. en_dinz : 라이트 동작중에는 데이타 입력 버퍼(din_buffer)와 데이타 스트로브 버퍼(ds_buffer)를 인에이블시키고, 리드 동작중에는 데이타 입력 버퍼와 데이타 스트로브 버퍼를 디스에이블시키는 신호이다.
10. en_din : en_dinz 의 전압 레벨과 반대의 전압 레벨을 갖는 신호이다.
11. dinstb : 데이타 래치 수단(din_lat)에 저장된 데이타를 내부 동기화 클락(clk)에 동기시켜 글로벌 입출력 라인(gio)으로 전달하는 신호이다.
이하, 종래 기술에 대하여 기술한다.
도 1 은 종래 DDR SDRAM 에 있어서의 라이트 동작시 사용되는 데이타 패스 제어 수단을 개략적으로 도시한다.
도시된 바와같이, 종래의 데이타 패스 제어 수단(data pass controlling means)은 데이타 입력 버퍼(100)와, 데이타 스트로브 버퍼(110)와, 데이타 래치(120)와, 데이타 스트로브 버퍼 제어부(130)를 구비한다. 여기서, 데이타 입력 버퍼(100)는 din_buffer 로 표시되며, 데이타 스트로브 버퍼(110)는 ds_buffer 로 표시되며, 데이타 래치(120)는 din_lat 로 표시된다.
상기 각 구성 수단들의 기능과 그 신호들에 대하여는 전술하였는 바, 이하에서는 전체적인 동작을 간단히 요약하여 설명한 다음, 라이트 동작의 마지막 단계에서 문제가 되는 라이트 링잉 현상을 보다 구체적으로 설명한다. 참고로, 도 1 과관련된 신호의 파형도는 도 2 에 도시되어 있다.
먼저, 도 1 에 도시된 데이타 패스 제어 수단의 전체적인 동작은 다음과 같다.
1) 라이트 동작시 en_dinz 신호에 의하여 데이타 입력 버퍼(100)와 데이타 스트로브 버퍼(110)가 인에이블된다.
2) 외부로부터 입력되는 데이타(din)는 데이타 입력 버퍼(100)를 통하여 출력라인(in, inz)으로 전달된다.
3) 펄스 형태로 인가되는 데이타 스트로브 신호(ds)는 데이타 스트로브 버퍼(110)를 통하여 펄스 형태의 신호(rdinclk, fdinclk)를 출력한다.
4) 데이타 스트로브 신호(ds)가 라이징 에지인 경우, 데이타 입력 버퍼(100)의 출력라인(in, inz)상의 데이타는 rdinclk 신호에 동기되어 데이타 래치(120)에 저장된다. 또한, 데이타 스트로브 신호(ds)가 폴링 에지인 경우, 데이타 입력 버퍼(100)의 출력라인(in, inz)상의 데이타는 fdinclk 신호에 동기되어 데이타 래치(120)에 저장된다.
5) 데이타 래치(120)에 저장된 데이타는 데이타 입력 스트로브 신호(dinstb)에 의하여 글로벌 입출력 라인(gio)으로 전달된다.
6) 3) 단계에서 출력된 fdinclk 는 데이타 스트로브 버퍼 제어부(130)에도 인가된다. 데이타 스트로브 버퍼 제어부(130)는 데이타 스트로브 신호(ds)가 폴링 에지인 경우, 데이타 스트로브 버퍼(ds_buffer)의 출력신호중에서 fdinclk 신호에 동기되어 디스에이블 레벨의 출력신호(dis_dsz : disable data strobe bar)를 출력한다. 디스에이블 레벨의 출력신호(dis_dsz)는 데이타 스트로브 버퍼(ds_buffer)에 피드백 인가되어 fdinclk 신호의 통과를 차단한다. 다음, 내부 동기화 클락(clk)에 의하여 디스에이블 레벨의 출력신호(dis_dsz)는 인에이블 레벨로 변하여 데이타 스트로브 버퍼가 다음 fdinclk 신호를 통과시키도록 한다(도 3 참조).
다음, 도 1 및 도 2 를 참조하여 라이트 동작시 발생하는 라이트 링잉 현상을 설명한다.
도 2 에 도시된 바와같이, en_dinz 신호가 로우 레벨로 인에이블되면, 데이타 입력 버퍼(100)와 데이타 스트로브 버퍼(110)가 인에이블된다. 따라서, 입력 데이타(din)는 데이타 입력 버퍼(100)의 출력 라인(in, inz)으로 전달된다. 도 2 에 도시된 바와같이, 데이타 스트로브 신호(ds)는 펄스 형태로 인가된다. 또한, 링잉 현상이 없다면, 4 개의 펄스 신호로 이루어진 데이타 스트로브 신호는 4 개의 라이징 에지와 4 개의 폴링 에지를 가지므로 데이타 래치(120)에 저장되는 데이타는 8 개의 데이타가 될 것이다. 예컨대, DQ1, DQ2, DQ3, DQ4, DQ5, DQ6, DQ7, DQ8 의 데이타가 순차적으로 데이타 입력 버퍼(100)의 입력 라인을 통하여 입력된다.
보다 구체적으로 설명하면 다음과 같다.
1) 첫번째 데이타 스트로브 신호(ds)의 라이징 에지에 의하여 첫번째 데이타(DQ1)가 데이타 래치(120)에 저장된다.
2) 첫번째 데이타 스트로브 신호(ds)의 폴링 에지에 의하여 두번째 데이타(DQ2)가 데이타 래치(120)에 저장된다. 여기서, 첫번째 데이타 스트로브 신호(ds)의 폴링 에지에 의하여 하이 펄스의 fdinclk 가 출력되며, 제어부(130)는 이신호(fdinclk)를 수신하여 로우 레벨의 인에이블 신호(dis_dsz)를 출력한다. 로우 레벨의 인에이블 신호(dis_dsz)는 데이타 스트로브 버퍼(110)로 피드백되어 fdinclk 신호가 발생하지 못하도록 한다. 전술한 바와같이, 로우 레벨의 인에이블 신호(dis_dsz)에 의하여 차단되기 전에 발생된 fdinclk 신호에 의하여 두번째 데이타(DQ2)가 데이타 래치(120)에 저장되어 있다. 따라서, 데이타 래치(120)에 저장된 첫번째 데이타(DQ1)와 두번째 데이타(DQ2)는 dinstb 신호에 의하여 글로벌 입출력 라인(gio)으로 전달된다. 따라서, 첫번째 라이트 동작이 완료된다. 다음, 도 2 에 도시된 바와같이, 내부 클락(clk)에 의해 제어부의 출력신호(dis_dsz)는 하이 레벨로 천이하여 데이타 스트로브 버퍼(ds_buffer)를 인에이블시킨다. 따라서, 데이타 스트로브 버퍼(ds_buffer)는 정상적으로 동작한다.
3) 두번째, 세번째, 네번째 데이타 스트로브 신호(ds)의 라이징 에지 및 폴링 에지의 동작은 전술한 1), 2) 단계의 동작과 동일하다.
4) 그런데 종래의경우, 도 2 에 도시된 바와같이, 어떤 이유에 의하여 4 번째 데이타 스트로브 신호(ds)의 폴링 에지 후, 라이트 동작을 끝마치기 위하여 데이타 스트로브 신호(ds)가 종결 전압(teimination voltage) 또는 대기 전압으로 백(back)하는 과정에서 링잉 현상이 초래된다. 이 경우, 링잉 현상으로 발생된 데이타 스트로브 신호의 라이징 및 폴링 에지시에 신호(rdinclk, fdinclk)가 발생되어 잘못된 데이타(invalis data)를 데이타 입력 래치(120)에 인가시키는 결과가 초래된다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 라이트 동작시, 데이타 스트로브 신호(ds)의 링잉 현상을 방지할 수 있는 장치를 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명은 라이트 동작 구간이 종료되는 시점에, 데이타 스트로브 버퍼를 디스에이블시키는 장치를 제공하여 데이타 스트로브 신호에 초래되는 링잉 현상을 방지할 수 있는 장치를 제공하는 것을 목적으로 한다.
도 1 은 종래 DDR SDRAM 에 있어서의 라이트 동작시 사용되는 데이타 패스 제어 수단의 블록도.
도 2 는 도 1 에 사용된 신호의 파형도.
도 3 는 본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상을 차단하기 위한 데이타 패스 제어 장치의 블록도.
도 4 은 도 3 에 사용된 신호의 파형도.
본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치는 외부로부터 입력되는 데이타를 수신하는 데이타 입력 버퍼, 외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호를 출력하는 데이타 스트로브 버퍼, 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 저장하는 데이타 래치, 데이타 스트로브 버퍼의 동작을 제어하기 위한 제 3 제어 신호를 출력하는 제어부, 라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호(en_wt)를 출력하는 라이트 동작 구간 감지부를 구비하며, 제 3 제어 신호는 상기 라이트 동작 구간중에는 상기 데이타 스트로브 버퍼를 인에이블시키고, 라이트 동작 구간이 경과하면 상기 데이타 스트로브 버퍼를 디스에이블시킨다.
본 발명에 있어서, 제 4 제어신호는 라이트 커맨드 입력시에 인에이블된 후, 라이트 동작 구간이 종료되는 경우에 디스에이블되며, 제 4 제어신호가 디스에이블되는 경우, 제 3 제어신호는 데이타 스트로브 버퍼를 디스에이블시킨다.
본 발명에 따른 DDR SDRAM 에서의 라이트 잉잉 현상을 마스크하기 위한 데이타 패스 제어 장치는 외부로부터 입력되는 데이타를 수신하는 데이타 입력 버퍼, 외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호를 출력하는 데이타 스트로브 버퍼, 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 저장하는 데이타 래치, 데이타 스트로브 버퍼의 동작을 제어하기 위한 제 3 제어 신호를 출력하는 제어부, 라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호를 출력하는 라이트 동작 구간 감지부를 구비하며, 데이타 스트로브 신호가 정상적으로 모두 인가된 후, 제 3 제어 신호는 상기 데이타 스트로브 버퍼를 디스에이블시켜 외부로부터의 링잉 현상을 마스크한다.
본 발명에 있어서, 제 4 제어신호는 라이트 커맨드 입력시에 인에이블된 후, 상기 라이트 동작 구간이 종료되는 경우에 디스에이블되며, 제 4 제어신호가 디스에이블되는 경우, 제 3 제어신호는 상기 데이타 스트로브 버퍼를 디스에이블시킨다.
본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 방법은 데이타 입력 버퍼를 통하여 외부로부터 입력되는 데이타를 수신하는 단계, 데이타 스트로브 버퍼를 통하여 외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호(rdinclk, fdinclk)를 출력하는 단계, 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 데이타 래치에 저장하는 단계, 제어부를 통하여 데이타 스트로브 버퍼의 동작을제어하기 위한 제 3 제어 신호(dis_dsz)를 출력하는 단계, 라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호(en_wt)를 라이트 동작 구간 감지부ㄹ르 통하여 출력하는 단계를 구비하며, 제 3 제어 신호는 상기 라이트 동작 구간중에는 상기 데이타 스트로브 버퍼를 인에이블시키고, 상기 라이트 동작 구간이 경과하면 상기 데이타 스트로브 버퍼를 디스에이블시키는 DDR SDRAM 에서의 라이트 링잉 현상을 마스크한다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 3 는 본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상을 차단하기 위한 데이타 패스 제어 장치의 블록도를 도시한다.
도시된 바와같이, 본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치는 외부로부터 입력되는 데이타를 수신하는 데이타 입력 버퍼(300), 외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호(rdinclk, fdinclk)를 출력하는 데이타 스트로브 버퍼(310), 상기 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 저장하는 데이타 래치(320), 상기 데이타 스트로브 버퍼의 동작을 제어하기 위한 제 3 제어 신호(dis_dsz)를 출력하는 제어부(330), 라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호(en_wt)를 출력하는 라이트 동작 구간 감지부(340)를 구비한다.
도 2 에 도시된 라이트 동작 구간 감지부 (340)는 내부 클락(clk)에 동기되어 동작한다. 또한, 라이트 동작 구간 감지부 (340)는 라이트 커맨드시에 발생하는 펄스 신호(wtp)와 라이트 동작시 사용되는 CAS 신호(casp)를 수신하여 제어부(330)를 제어하기 위한 신호(en_wt)를 출력한다. 이 출력신호(en_wt)의 파형은 도 4 에 도시되어 있다. 출력신호(en_wt)의 특징은 ds 신호의 마지막 폴링 에지에서 로우 레벨로 천이하는 것이며, 그 의미에 대하여는 후술된다.
이하에서는 전체적인 동작을 간단히 요약하여 설명한 다음, 라이트 동작의 마지막 단계에서 문제가 되는 라이트 링잉 현상을 보다 구체적으로 설명한다. 참고로, 도 4 은 도 3 에 도시된 회로 블록도에 사용된 신호의 파형도이다.
먼저, 도 3 에 도시된 데이타 패스 제어 수단의 전체적인 동작은 다음과 같다.
1) 라이트 동작시 en_dinz 신호에 의하여 데이타 입력 버퍼(300)와 데이타 스트로브 버퍼(310)와 라이트 동작 구간 감지부(340)가 인에이블된다.
2) 외부로부터 입력되는 데이타(din)는 데이타 입력 버퍼(300)를 통하여 출력라인(in, inz)으로 전달된다.
3) 펄스 형태로 인가되는 데이타 스트로브 신호(ds)는 데이타 스트로브 버퍼(310)를 통하여 펄스 형태의 신호(rdinclk, fdinclk)를 출력한다.
4) 데이타 스트로브 신호(ds)의 라이징 에지시, 데이타 입력 버퍼(300)의 출력라인(in, inz)으로 전달된 데이타는 rdinclk 신호에 동기되어 데이타 래치(320)에 저장된다. 또한, 데이타 스트로브 신호(ds)의 폴링 에지시, 데이타 입력버퍼(300)의 출력라인(in, inz)으로 전달된 데이타는 fdinclk 신호에 동기되어 데이타 래치(320)에 저장된다.
5) 데이타 래치(320)에 저장된 데이타는 데이타 입력 스트로브 신호(dinstb)에 의하여 글로벌 입출력 라인(gio)으로 전달된다.
6) 3) 단계에서 출력된 fdinclk 는 데이타 스트로브 버퍼 제어부(330)에도 인가된다(전술한 바와같이, 스트로브 버퍼 제어부(330)는 en_dinz 신호에 의하여 인에이블된다) 또한, 라이트 동작 구간 감지부(340)로부터 발생된 제어 신호(en_wt)는 라이트 커맨드 입력시에 스트로브 버퍼 제어부(330)의 인에이블 상태를 유지하고, 라이트 동작 구간이 종료되는 경우에 스트로브 버퍼 제어부(330)를 디스에이블시킨다. 제어신호(en_wt)가 디스에이블되는 경우, 스트로브 버퍼 제어부(330)로부터 출력되는 제어신호(dis_dsz)는 데이타 스트로브 버퍼를 디스에이블시킨다(도 4 참조). 데이타 스트로브 버퍼(ds_buffer)가 디스에이블되면, ds 신호에 링잉 현상이 발생하는 부분(도 4 의 ds 신호의 a 부분)은 제어신호(dis_dsz)에 의하여 차단(도 4 의 dis_dsz 신호의 마스크 구간(b))되므로, 데이타 입력 래치(320)에 저장된 데이타는 링잉 현상을 받지 않는다. 따라서, 유효한 데이타(valid data)를 글로벌 입출력 라인으로 전달할 수 있다.
이하, DQ1, DQ2, DQ3, DQ4, DQ5, DQ6, DQ7, DQ8 의 데이타가 순차적으로 데이타 입력 버퍼(100)의 입력 라인을 통하여 입력된다.
보다 구체적으로 설명하면 다음과 같다.
1) 첫번째 데이타 스트로브 신호(ds)의 라이징 에지에 의하여 첫번째 데이타(DQ1)가 데이타 래치(320)에 저장된다.
2) 첫번째 데이타 스트로브 신호(ds)의 폴링 에지에 의하여 두번째 데이타(DQ2)가 데이타 래치(320)에 저장된다. 데이타 래치(120)에 저장된 첫번째 데이타(DQ1)와 두번째 데이타(DQ2)는 dinstb 신호에 의하여 글로벌 입출력 라인(gio)으로 전달된다. 따라서, 첫번째 라이트 동작이 완료된다.
3) 라이트 동작이 시작된 후 일정시간 동안, 스트로브 버퍼 제어부(330)는 데이타 스트로브 버퍼(310)를 인에이블시키는 신호를 출력한다. 따라서, 도 4 에 도시된 바와같이, 스트로브 버퍼 제어부(330)의 출력신호(dis_dsz)는 정상적인 라이트 동작 구간에서는 하이 레벨을 유지한다. 따라서, 데이타 스트로브 신호(ds)를 수신한 데이타 스트로브 버퍼(310)는 정상적으로 출력신호(rdinclk, fdinclk)를 출력한다.
4) 두번째, 세번째, 네번째 데이타 스트로브 신호(ds)의 라이징 에지 및 폴링 에지의 동작은 전술한 1), 2), 3) 단계의 동작과 동일하다. 참고로, 라이트 동작 구간 감지부(340)는 데이타 스트로브 신호(ds)가 정상적으로 인가되는 구간 동안만 하이 레벨의 인에이블신호(en_wt)를 출력하여 스트로브 버퍼 제어부(330)에 인가한다.
5) 다음, 네번째 데이타 스트로브 신호(ds)가 인가된 후, 라이트 동작 구간 감지부(340)의 출력신호(en_wt)는 로우 레벨로 천이하여 스트로브 버퍼 제어부(330)의 출력신호(dis_dsz)가 로우 레벨로 천이하도록 한다. 따라서, 데이타 스트로브 버퍼(310)는 디스에이블 상태가 된다. 그 결과, 데이타 스트로브 신호(ds)상에 링잉 현상이 초래되더라도 데이타 입력 래치(320)에 저장된 데이타는 안전하게 글로벌 입출력 라인(gio)으로 전달될 수 있다.
이상에서 알 수 있드이, 본 발명은 데이타 스트로브 신호의 정상적인 동작 구간을 제어할 수 있는 수단을 제공함으로써, 상기 데이타 스트로브 신호의 동작 구간 후에 초래되는 링잉 현상을 차단(또는 마스크)할 수 있도록 한다.
따라서, 당업자는 본 발명의 기술적 사상의 범위내에서 구체적인 회로 구성을 변경할 수는 있으나, 데이타 스트로브 버퍼의 정상적인 동작 구간을 제어하여 링잉 현상을 차단하고자하는 발명들은 모두 본 발명의 기술적 보호 범위에 속한다고 보아야 할 것이다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 DDR SDRAM 에서의 라이트 링잉 현상 차단을 위한 데이타 패스 제어 장치를 사용하는 경우, 라이트 동작시 링 잉 현상 발생 구간만을 마스크함으로써 라이트 동작중의 불필요한 동작을 제거하였을 뿐만 아니라, 라이트 에러의 제거로 인하여 안정된 라이트 동작이 가능하도록 하였다.

Claims (6)

  1. DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치로서,
    외부로부터 입력되는 데이타를 수신하는 데이타 입력 버퍼,
    외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호를 출력하는 데이타 스트로브 버퍼,
    상기 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 저장하는 데이타 래치,
    상기 데이타 스트로브 버퍼의 동작을 제어하기 위한 제 3 제어 신호를 출력하는 제어부,
    라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호를 출력하는 라이트 동작 구간 감지부를 구비하며,
    상기 제 3 제어 신호는 상기 라이트 동작 구간중에는 상기 데이타 스트로브 버퍼를 인에이블시키고, 상기 라이트 동작 구간이 경과하면 상기 데이타 스트로브 버퍼를 디스에이블시키는 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치.
  2. 제 1 항에 있어서, 상기 제 4 제어신호는 라이트 커맨드 입력시에 인에이블된 후, 상기 라이트 동작 구간이 종료되는 경우에 디스에이블되며,
    상기 제 4 제어신호가 디스에이블되는 경우, 상기 제 3 제어신호는 상기 데이타 스트로브 버퍼를 디스에이블시키는 것을 특징으로 하는 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치.
  3. DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치에 있어서,
    외부로부터 입력되는 데이타를 수신하는 데이타 입력 버퍼,
    외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호를 출력하는 데이타 스트로브 버퍼,
    상기 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 저장하는 데이타 래치,
    상기 데이타 스트로브 버퍼의 동작을 제어하기 위한 제 3 제어 신호를 출력하는 제어부,
    라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호를 출력하는 라이트 동작 구간 감지부를 구비하며,
    상기 데이타 스트로브 신호가 정상적으로 모두 인가된 후, 상기 제 3 제어 신호는 상기 데이타 스트로브 버퍼를 디스에이블시켜 외부로부터의 링잉 현상을 마스크하는 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치.
  4. 제 3 항에 있어서, 상기 제 4 제어신호는 라이트 커맨드 입력시에 인에이블된 후, 상기 라이트 동작 구간이 종료되는 경우에 디스에이블되며,
    상기 제 4 제어신호가 디스에이블되는 경우, 상기 제 3 제어신호는 상기 데이타 스트로브 버퍼를 디스에이블시키는 것을 특징으로 하는 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 장치.
  5. DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 방법으로서,
    데이타 입력 버퍼를 통하여 외부로부터 입력되는 데이타를 수신하는 단계,
    데이타 스트로브 버퍼를 통하여 외부로부터 입력되는 데이타 스트로브 신호를 수신하여 제 1 및 제 2 제어 신호를 출력하는 단계,
    상기 제 1 및 제 2 제어신호에 의하여 상기 데이타 입력 버퍼로부터 출력된 상기 데이타를 데이타 래치에 저장하는 단계,
    제어부를 통하여 상기 데이타 스트로브 버퍼의 동작을 제어하기 위한 제 3 제어 신호를 출력하는 단계,
    라이트 동작시 그 라이트 동작 구간을 감지하여 상기 제어부를 제어하는 제 4 제어 신호를 라이트 동작 구간 감지부를 통하여 출력하는 단계를 구비하며,
    상기 제 3 제어 신호는 상기 라이트 동작 구간중에는 상기 데이타 스트로브 버퍼를 인에이블시키고, 상기 라이트 동작 구간이 경과하면 상기 데이타 스트로브 버퍼를 디스에이블시키는 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한데이타 패스 제어 방법.
  6. 제 5 항에 있어서, 상기 제 4 제어신호는 라이트 커맨드 입력시에 인에이블된 후, 상기 라이트 동작 구간이 종료되는 경우에 디스에이블되며,
    상기 제 4 제어신호가 디스에이블되는 경우, 상기 제 3 제어신호는 상기 데이타 스트로브 버퍼를 디스에이블시키는 것을 특징으로 하는 DDR SDRAM 에서의 라이트 링잉 현상을 마스크하기 위한 데이타 패스 제어 방법.
KR1020030043906A 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법 KR100548563B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030043906A KR100548563B1 (ko) 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법
US10/871,798 US7054221B2 (en) 2003-06-30 2004-06-18 Data pass control device for masking write ringing in DDR SDRAM and method thereof
TW093117900A TWI295471B (en) 2003-06-30 2004-06-19 Data pass control device for masking write ringing in ddr sdram and method thereof
CNB2004100766977A CN100437824C (zh) 2003-06-30 2004-06-30 用于掩盖写入振荡的数据传送控制设备及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043906A KR100548563B1 (ko) 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050002526A true KR20050002526A (ko) 2005-01-07
KR100548563B1 KR100548563B1 (ko) 2006-02-02

Family

ID=33536425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043906A KR100548563B1 (ko) 2003-06-30 2003-06-30 Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법

Country Status (4)

Country Link
US (1) US7054221B2 (ko)
KR (1) KR100548563B1 (ko)
CN (1) CN100437824C (ko)
TW (1) TWI295471B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951657B1 (ko) * 2007-11-23 2010-04-07 주식회사 하이닉스반도체 데이터 스트로브 버퍼 회로 및 이를 이용한 데이터 입력버퍼 장치
KR100956772B1 (ko) * 2007-12-21 2010-05-12 주식회사 하이닉스반도체 링잉 방지 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822578B1 (ko) * 2006-04-18 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 소자의 쓰기 장치
US7414899B2 (en) * 2006-04-28 2008-08-19 Infineon Technologies North America Corp. Method and apparatus for early write termination in a semiconductor memory
KR100863000B1 (ko) * 2007-01-12 2008-10-13 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로
KR100837825B1 (ko) * 2007-05-14 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법
US10522206B2 (en) * 2017-04-06 2019-12-31 SK Hynix Inc. Semiconductor device and system
US10535387B2 (en) 2018-02-07 2020-01-14 Micron Technology, Inc. DQS gating in a parallelizer of a memory device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165087A (en) * 1982-06-08 1992-11-17 The United States Of America As Represented By The Secretary Of The Navy Crosstie random access memory element having associated read/write circuitry
US5323355A (en) * 1991-01-22 1994-06-21 Fujitsu Limited Semiconductor memory device
KR950010564B1 (en) * 1992-10-02 1995-09-19 Samsung Electronics Co Ltd Data output buffer of synchronous semiconductor memory device
EP0632457A1 (en) 1993-07-01 1995-01-04 Tandem Computers Incorporated Method and system for providing data hold time by synchronous random access memory during write operations
US5974514A (en) 1996-11-12 1999-10-26 Hewlett-Packard Controlling SDRAM memory by using truncated burst read-modify-write memory operations
JP3695902B2 (ja) * 1997-06-24 2005-09-14 富士通株式会社 半導体記憶装置
KR100252048B1 (ko) * 1997-11-18 2000-05-01 윤종용 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
JP3270831B2 (ja) 1998-02-03 2002-04-02 富士通株式会社 半導体装置
JP2000043398A (ja) 1998-07-30 2000-02-15 Toppan Printing Co Ltd インクジェット記録媒体及びその製造方法
KR100306882B1 (ko) * 1998-10-28 2001-12-01 박종섭 반도체메모리소자에서데이터스트로브신호를버퍼링하기위한방법및장치
JP3708729B2 (ja) 1998-11-18 2005-10-19 富士通株式会社 半導体記憶装置
KR100322530B1 (ko) * 1999-05-11 2002-03-18 윤종용 반도체 메모리 장치의 데이터 입력 회로 및 데이터 입력 방법
KR100296920B1 (ko) * 1999-06-28 2001-07-12 박종섭 반도체메모리장치의 데이터 기록 동작 제어 장치
JP3415586B2 (ja) 1999-12-16 2003-06-09 エヌイーシーマイクロシステム株式会社 同期型ｄｒａｍ
US6445642B2 (en) * 1999-12-16 2002-09-03 Nec Corporation Synchronous double data rate DRAM
TWI228259B (en) * 2000-05-22 2005-02-21 Samsung Electronics Co Ltd Method and circuit for inputting and outputting data, and system using semiconductor memory device including the same
US6477710B1 (en) * 2000-05-30 2002-11-12 Feyisayo Ojoyeyi Garment for concealing patient medical appliances
US6282132B1 (en) * 2000-08-30 2001-08-28 Micron Technology, Inc. Data-strobe input buffers for high-frequency SDRAMS
KR100360408B1 (ko) * 2000-09-16 2002-11-13 삼성전자 주식회사 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템
US6519188B2 (en) * 2000-12-18 2003-02-11 Hynix Semiconductor Inc. Circuit and method for controlling buffers in semiconductor memory device
JP2002222591A (ja) 2001-01-26 2002-08-09 Mitsubishi Electric Corp 同期型半導体記憶装置
US6728162B2 (en) * 2001-03-05 2004-04-27 Samsung Electronics Co. Ltd Data input circuit and method for synchronous semiconductor memory device
KR100382736B1 (ko) * 2001-03-09 2003-05-09 삼성전자주식회사 독출동작과 기입동작시 서로 다른 데이터율을 갖는 반도체메모리장치 및 이를 채용하는 시스템
KR100403635B1 (ko) * 2001-11-06 2003-10-30 삼성전자주식회사 동기식 반도체 메모리 장치의 데이터 입력 회로 및 데이터입력 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951657B1 (ko) * 2007-11-23 2010-04-07 주식회사 하이닉스반도체 데이터 스트로브 버퍼 회로 및 이를 이용한 데이터 입력버퍼 장치
KR100956772B1 (ko) * 2007-12-21 2010-05-12 주식회사 하이닉스반도체 링잉 방지 장치
US7791965B2 (en) 2007-12-21 2010-09-07 Hynix Semiconductor Inc. Ringing masking device having buffer control unit

Also Published As

Publication number Publication date
CN1577623A (zh) 2005-02-09
US7054221B2 (en) 2006-05-30
TW200502989A (en) 2005-01-16
US20040264291A1 (en) 2004-12-30
KR100548563B1 (ko) 2006-02-02
TWI295471B (en) 2008-04-01
CN100437824C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
US20080094918A1 (en) Memory read control circuit and control method thereof
JP4936421B2 (ja) Ｄｒａｍ、入力制御回路、及び入力制御方法
KR100499417B1 (ko) 디디알 에스디램에서의 링잉 현상 방지 방법 및 그 장치
JP2009118479A (ja) オンダイターミネーションの制御回路およびその制御方法
JP2010086246A (ja) メモリインターフェース及びメモリインターフェースの動作方法
KR100548563B1 (ko) Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법
JP3971078B2 (ja) 半導体装置、半導体記憶装置及び半導体記憶装置の制御方法
JP3951202B2 (ja) 同期式半導体メモリ装置
US7408394B2 (en) Measure control delay and method having latching circuit integral with delay circuit
KR100532956B1 (ko) Ｄｄｒ ｓｄｒａｍ에서의 링잉 현상 방지 방법
US20020026599A1 (en) Semiconductor memory device achieving faster operation based on earlier timings of latch operations
US10923177B1 (en) Delay-locked loop, memory device, and method for operating delay-locked loop
KR101092999B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR100305021B1 (ko) 라스 액세스 시간 제어 회로
JPH04258885A (ja) 半導体記憶装置
KR100939117B1 (ko) 안정적 데이터 액세스를 위한 반도체 메모리 장치 및 그방법
US7213100B2 (en) Method and apparatus for masking postamble ringing phenomenon in DDR SDRAM
US20010017791A1 (en) Dynamic random access memory (DRAM) having ATD circuit
KR100738579B1 (ko) 반도체 메모리 장치
JP2009284042A (ja) パルス検出装置及びパルス検出方法
KR101046226B1 (ko) 콤보 메모리 장치의 버스트 길이 카운터
KR100323142B1 (ko) 동기형반도체메모리장치
KR100832008B1 (ko) 데이터스트로브신호 공급장치를 구비하는 반도체메모리소자
KR100927404B1 (ko) 리드 마스크 테스트 회로 및 제어방법
KR100323141B1 (ko) 동기형반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee