KR200458537Y1 - 패널 테스트를 위한 프로브블록 - Google Patents

패널 테스트를 위한 프로브블록 Download PDF

Info

Publication number
KR200458537Y1
KR200458537Y1 KR2020110009013U KR20110009013U KR200458537Y1 KR 200458537 Y1 KR200458537 Y1 KR 200458537Y1 KR 2020110009013 U KR2020110009013 U KR 2020110009013U KR 20110009013 U KR20110009013 U KR 20110009013U KR 200458537 Y1 KR200458537 Y1 KR 200458537Y1
Authority
KR
South Korea
Prior art keywords
circuit board
pads
block
flexible circuit
panel
Prior art date
Application number
KR2020110009013U
Other languages
English (en)
Inventor
조준수
박종현
Original Assignee
주식회사 프로이천
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 프로이천 filed Critical 주식회사 프로이천
Priority to KR2020110009013U priority Critical patent/KR200458537Y1/ko
Application granted granted Critical
Publication of KR200458537Y1 publication Critical patent/KR200458537Y1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

복수열의 패드들을 포함하는 패널을 테스트하는 프로브블록이 개시된다. 상기 프로브블록은, 상기 패널과 접촉하는 방향의 끝단부에 탄성블록이 삽입되는 삽입홈이 형성되는 바디블록, 상기 바디블록의 저면에 결합되어 하부면이 상기 패드들과 전기적으로 접촉하는 연성회로기판 및 상기 삽입홈에 삽입되어 고정되고, 상기 연성회로기판과 상기 패드들이 접촉하는 부분에 탄성과 압력을 제공하는 탄성블록을 구비할 수 있다. 상기 연성회로기판은 상부면에 형성되어 테스트 신호를 전달하는 복수의 신호라인들 및 상기 신호라인들과 전기적으로 일대일 연결되며, 상기 패드들과 동일한 배열을 가지고 상기 패드들과 접촉하는 부분에 형성되는 복수의 비아홀(via-hole)들을 구비할 수 있다.

Description

패널 테스트를 위한 프로브블록{Probe block for testing panel}
본 고안은 프로브블록에 관한 것으로, 특히 복수열의 패드들을 포함하는 패널을 테스트할 수 있는 프로브블록에 관한 것이다.
패널이 고성능화 되면서 패널에 형성되는 전극라인들(금속배선) 사이의 간격(피치, pitch)이 매우 좁아지고 있으며, 협피치의 전극라인들을 패널에 형성하기 위하여 전극라인들에 신호를 전달하기 위한 패드들이 복수의 열로 형성되고 있다. 종래의 프로브블록은 이와 같은 복수열의 패드들에 테스트 신호를 전달하기 위하여 핀 타입의 프로브를 사용하였다. 즉, 프로브블록에 장착된 핀 타입의 프로브가 패널의 패드들에 전기적으로 접촉하고, 테스트 신호를 전송하는 인쇄회로기판과 핀 타입의 프로브를 연성회로기판 등을 이용하여 전기적으로 연결함으로써, 패널의 테스트를 수행하였다.
그러나, 이 경우 핀 타입 프로브의 끝단과 패널의 패드들 또는 전극라인들이 직접 접촉하므로, 패널의 패드들 또는 전극라인들이 프로브의 날카로운 끝단에 의해서 스크래치가 생길 수 있다. 이와 같은 스크래치에 의해서 패드들 또는 전극라인들이 손상될 수 있고, 또한 스크래치에 의해 발생한 패드들 또는 전극라인들의 미세 조각들이 이웃한 패드들 또는 전극라인들과 연결됨으로써 전극라인들끼리 전기적으로 연결되어 불량이 발생하는 문제가 있다. 그리고, 패널의 전극라인들의 피치(pitch)가 점점 미세화 되고 있어, 패널을 테스트하기 위한 프로브 유닛의 제작이 점점 어려워지고 있다. 또한, 패널의 전극라인들(LD)의 피치와 동일한 피치를 가지는 프로브가 바디블록에 장착되어야 하는데, 이러한 프로브를 구비하는 바디블록을 액정패널이 변경될 때마다 신규로 제작하여 바꾸어야 하므로 테스트를 위한 단가가 상승되는 문제가 있다.
본 고안이 해결하고자 하는 과제는 연성회로기판의 비아홀(via-hole)들과 패널의 복수열의 패드들을 접촉하여 테스트를 수행할 수 있는 프로브블록을 제공하는데 있다.
상기 과제를 달성하기 위한 본 고안의 일 실시예에 따른 복수열의 패드들을 포함하는 패널을 테스트하는 프로브블록은, 상기 패널과 접촉하는 방향의 끝단부에 탄성블록이 삽입되는 삽입홈이 형성되는 바디블록, 상기 바디블록의 저면에 결합되어 하부면이 상기 패드들과 전기적으로 접촉하는 연성회로기판 및 상기 삽입홈에 삽입되어 고정되고, 상기 연성회로기판과 상기 패드들이 접촉하는 부분에 탄성과 압력을 제공하는 탄성블록을 구비할 수 있다. 상기 연성회로기판은 상부면에 형성되어 테스트 신호를 전달하는 복수의 신호라인들 및 상기 신호라인들과 전기적으로 일대일 연결되며, 상기 패드들과 동일한 배열을 가지고 상기 패드들과 접촉하는 부분에 형성되는 복수의 비아홀(via-hole)들을 구비할 수 있다.
상기 복수열의 비아홀들 중 하나의 열의 비아홀들과 다른 열의 비아홀들이 상이한 열에서 동일한 위치에 형성되거나, 상기 복수열의 비아홀들 중 하나의 열의 비아홀들과 다른 열의 비아홀들이 상이한 열에서 상이한 위치에 형성될 수 있다.
상기 연성회로기판은 대응되는 상기 패널의 패드들과의 얼라인(align)을 용이하게 하도록 상기 탄성블록의 끝단보다 외측으로 돌출될 수 있다.
상기 연성회로기판은 상기 외측으로 돌출된 부분에 상기 비아홀들 중 적어도 하나의 비아홀로부터 연장되는 라인들이 형성되어 있을 수 있다.
상기 프로브블록은 상기 바디블록의 저면에 상기 연성회로기판을 결합시키는 커버블록을 더 구비할 수 있다.
상기 바디블록은 메뉴플레이터 저면에 장착되며, 상기 탄성블록은 상기 삽입홈에 압박끼움되며, 상기 삽입홈의 외측으로 돌출되는 끝단이 뾰족하게 가공되어 상기 바디블록의 저면과 수평을 이룰 수 있다.
본 고안에 기술적 사상에 의한 일 실시예에 따른 패널 테스트를 위한 프로브블록은 연성회로기판의 비아홀(via-hole)들과 패널의 복수열의 패드들이 직접 접촉함으로써 핀 타입의 프로브를 사용하는 경우에 비하여 패드의 손상을 방지할 수 있고 복수 열의 패드들과 정확하게 접촉할 수 있는 장점이 있다. 그리고, 패널의 패드들의 배열이 달라지는 경우 연성회로기판만을 간단하게 교체하여 테스트를 수행할 수 있으므로 종래에 비하여 효율적이며, 연성회로기판의 끝단이 외측으로 돌출되어 있어 패널의 패드들과 연성회로기판의 비아홀들의 얼라인(align)을 용이하게 할 수 있는 장점이 있다.
본 고안의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 고안의 기술적 사상에 의한 일 실시예에 따른 프로브블록의 사시도이다.
도 2는 도 1의 프로브블록의 단면도이다.
도 3은 도 1의 연성회로기판의 제 1 실시예에 따른 연성회로기판의 평면도이다.
도 4는 도 3의 연성회로기판과 패널이 접촉하는 형상을 설명하기 위한 도면이다.
도 5는 도 1의 연성회로기판의 제 2 실시예에 따른 연성회로기판의 평면도이다.
도 6은 도 5의 연성회로기판과 패널이 접촉하는 형상을 설명하기 위한 도면이다.
본 고안과 본 고안의 동작상의 이점 및 본 고안의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 고안의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 설명함으로써, 본 고안을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 고안의 기술적 사상에 의한 일 실시예에 따른 프로브블록(100)의 사시도이고, 도 2는 도 1의 프로브블록(100)의 단면도이다.
도 1 및 도 2를 참조하면, 프로브블록(100)은 바디블록(110), 탄성블록(120), 연성회로기판(130) 및 커버블록(140)을 포함할 수 있다.
바디블록(110)은 프로브베이스(미도시)의 끝단에 장착되는 메뉴플레이터(MP)의 저면에 장착될 수 있으며, 저면에 결합된 연성회로기판(130)을 이용하여 패널(150)을 테스트할 수 있다. 예를 들어, 패널(150)은 LCD(Liquid Crystal Display) 패널, OLED(Organic Light Emitting Diodes) 패널 등일 수 있다. 바디블록(110)은 패널(150)과 접촉하는 방향의 끝단부에 탄성블록(120)이 삽입되는 삽입홈이 형성될 수 있다.
연성회로기판(130)은 바디블록(110)의 저면에 결합되어 하부면이 패널(150)의 패드들과 전기적으로 접촉할 수 있다. 예를 들어, 연성회로기판(130)은 OLED 필름일 수 있다. 연성회로기판(130)은 상부면에 형성되는 복수의 신호라인들 및 상기 신호라인들과 전기적으로 일대일 연결되고 패널(150)의 패드들과 전기적으로 접촉하는 부분에 형성되는 복수의 비아홀들이 형성될 수 있다. 예를 들어, 상기 비아홀들은 연성회로기판(130)의 일단 방향에 형성될 수 있고, 연성회로기판(130)의 타단은 커넥터(미도시)에 연결되어 상기 커넥터에 연결된 메인기판으로부터 상기 신호라인들을 통하여 테스트 신호를 전달할 수 있다. 즉, 상기 테스트 신호는 연성회로기판(130)의 상부면에 형성된 상기 신호라인들 및 연성회로기판(130)의 상부면과 하부면을 관통하는 상기 비아홀들을 통하여 연성회로기판(130)의 하부면에 접촉하는 패널(150)의 패드들로 전달될 수 있다. 상기 비아홀들은 패널(150)의 패드들과 동일한 배열을 가질 수 있다. 예를 들어, 패널(150)의 패드들이 복수의 열을 가지는 경우 상기 비아홀들도 동일하게 복수의 열을 가지고 형성될 수 있다. 연성회로기판(130)의 상기 신호라인들 및 상기 비아홀들의 형상 및 연성회로기판(130)과 패널(150)이 접촉하는 형상의 실시예들에 대하여는 도 3 내지 도 6을 참조하여 보다 상세하게 설명한다.
도 2에 도시된 것과 같이, 연성회로기판(130)은 대응되는 패널(150)의 패드들과 얼라인(align)을 용이하게 하도록 탄성블록(120)의 끝단보다 외측으로 돌출될 수 있다. 즉, 연성회로기판(130)의 끝단이 탄성블록(120)의 끝단보다 외측으로 돌출되고 상기 외측으로 돌출된 부분에는 상기 비아홀들로부터 연성회로기판(130)의 끝단까지 라인들이 형성됨으로써, 상기 패드들의 위치와 상기 비아홀들의 위치를 정확하게 일치시켜 상기 패드들에 상기 비아홀들을 접촉시킬 수 있다. 상기 라인들은 상기 신호라인들이 형성되는 공정과 동일한 공정에서 형성될 수 있다.
탄성블록(120)은 바디블록(110)의 상기 삽입홈에 삽입되어 고정되고, 연성회로기판(130)과 패널(150)의 접촉 부위에 탄성과 압력을 제공할 수 있다. 즉, 탄성블록(120)의 저면에는 연성회로기판(130) 중 상기 비아홀들이 형성된 부분이 결합될 수 있다. 탄성블록(120)은 탄성을 제공하는 다양한 재질로 이루어질 수 있으며, 탄성블록(120)은 바디블록(110)의 삽입홈에 압박끼움 등의 방식에 의하여 고정될 수 있다. 탄성블록(120)은 상기 삽입홈의 외측으로 돌출되는 끝단이 뾰족하게 가공되어 바디블록(110)의 저면과 수평을 이룰 수 있다. 도 1의 실시예에서는 패널(150)의 끝단 중 양 측면에만 패드들이 형성되어 있어, 탄성블록(120)도 바디블록(110)의 끝단 중 양 측면에만 형성되어 있는 경우를 도시하고 있다. 그러나, 본 고안이 이 경우에 한정되는 것은 아니며, 패널(150)의 패드들의 위치에 대응되게 형성되는 상기 비아홀들의 위치에 따라 탄성블록(120)은 다양한 위치에서 바디블록(110)에 고정될 수 있다.
커버블록(140)은 바디블록(110)의 저면 및 연성회로기판(130)과 결합하여 바디블록(110)의 저면에 연성회로기판(130)을 결합시킬 수 있다. 예를 들어, 커버블록(140)은 바디블록(110)의 저면에 압착 결합됨으로써 바디블록(110)의 저면과 커버블록(140) 사이에 연성회로기판(130)을 결합 고정시킬 수 있다. 다른 예로, 커버블록(140), 연성회로기판(130) 및 바디블록(110)의 저면에 별도의 체결수단이 체결될 수 있는 홈을 형성하고, 상기 홈에 상기 체결수단을 결합함으로써 바디블록(110)의 저면에 연성회로기판(130)을 결합시킬 수 있다. 이와 같은, 커버블록(140)을 통하여 보다 용이하게 연성회로기판(130)을 바디블록(110)의 저면에 탈부착시킬 수 있다. 다만, 본 고안이 이 경우에 한정되는 것은 아니며, 커버블록(140) 없이 연성회로기판(130)을 바디블록(110)의 저면에 접착하여 고정시킬 수도 있다.
도 3은 도 1의 연성회로기판(130)의 제 1 실시예에 따른 연성회로기판(130')의 평면도이다.
도 4는 도 3의 연성회로기판(130')과 패널(150')이 접촉하는 형상을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 패널(150')에는 복수열의 패드들이 형성되어 있다. 도 4에서는 패널(150')이 2열의 패드들이 형성된 경우를 도시하고 있으나 본 고안이 이 경우에 한정되는 것은 아니며, 패널(150')은 다른 개수의 열의 패드들이 형성될 수도 있다. 이하에서는 설명의 편의상 패널(150')에 제 1 열(410)의 패드들 및 제 2 열(420)의 패드들이 형성되어 있는 경우에 대하여 설명한다.
도 3 및 도 4에서는 제 1 열(410)의 패드들과 제 2 열(420)의 패드들이 상이한 열에서 상이한 위치에 형성되는 경우를 도시하고 있다. 즉, 도 4에서는 제 1 열(410)의 패드들과 제 2 열(420)의 패드들은 지그재그 형상으로 패널(150')에 형성되어 있다. 이 경우, 연성회로기판(130')의 비아홀들도 제 1 열(410)의 패드들 및 제 2 열(420)의 패드들과 대응하는 위치에 형성될 수 있다. 즉, 연성회로기판(130')에는 제 1 열(410)의 패드들과 대응하는 위치에 제 1 열(310)의 비아홀들이 형성되고, 제 2 열(420)의 패드들과 대응하는 위치에 제 2 열(320)의 비아홀들이 형성될 수 있다. 그리고, 연성회로기판(130')의 제 1 열(310)의 비아홀들은 패널(150')의 제 1 열의 패드들(410)과 전기적으로 접촉하고, 연성회로기판(130')의 제 2 열(320)의 비아홀들은 패널(150')의 제 2 열의 패드들(420)과 전기적으로 접촉하여 테스트를 수행할 수 있다. 패널에 하나의 열로 형성된 패드들(미도시)과 복수의 열들(410, 420)로 형성된 패드들이 모두 형성되어 있는 경우, 도 3에 도시된 것과 같이 연성회로기판(130')은 상기 패드들에 대응되도록 하나의 열(330)로 형성된 비아홀들 및 복수의 열들(310, 320)로 형성된 비아홀들이 형성될 수 있다.
도 1 및 도 2와 관련하여 설명한 것과 같이, 상기 비아홀들의 상부면에는 탄성블록(120)이 결합될 수 있다. 그러므로, 연성회로기판(130')의 끝단과 탄성블록(120)의 끝단이 일치하는 경우 상기 비아홀들과 상기 패드들의 얼라인(align)을 용이하게 하기 어려운 문제가 있다. 그러나, 본 고안에서는 연성회로기판(130')의 끝단을 탄성블록(120)의 끝단보다 외측으로 돌출시키고, 연성회로기판(130')의 끝단까지 상기 라인들을 형성함으로써, 상기 비아홀들과 상기 패드들의 얼라인(align)을 용이하게 할 수 있다. 상기 라인들은 상기 신호라인들이 형성되는 공정과 동일한 공정에서 형성될 수 있다.
도 5는 도 1의 연성회로기판(130)의 제 2 실시예에 따른 연성회로기판(130'')의 평면도이다.
도 6은 도 5의 연성회로기판(130'')과 패널(150'')이 접촉하는 형상을 설명하기 위한 도면이다.
도 5 및 도 6을 참조하면, 패널(150'')에는 복수열의 패드들이 형성되어 있다. 도 6에서는 패널(150'')이 2열의 패드들이 형성된 경우를 도시하고 있으나 본 고안이 이 경우에 한정되는 것은 아니며, 패널(150'')은 다른 개수의 열의 패드들이 형성될 수도 있다. 이하에서는 설명의 편의상 패널(150'')에 제 1 열(610)의 패드들 및 제 2 열(620)의 패드들이 형성되어 있는 경우에 대하여 설명한다.
도 5 및 도 6에서는 제 1 열(610)의 패드들과 제 2 열(620)의 패드들이 상이한 열에서 동일한 위치에 형성되는 경우를 도시하고 있다. 즉, 도 6에서는 제 1 열(610)의 패드들과 제 2 열(620)의 패드들이 상이한 열의 동일한 위치에 형성되어 있으므로, 제 2 열(620)의 패드들과 전기적으로 연결되는 신호라인들은 제 1 열(610)의 패드들과 전기적으로 연결되지 않도록 굴곡된 형상을 가질 수 있다. 이 경우, 연성회로기판(130'')의 비아홀들도 제 1 열(610)의 패드들 및 제 2 열(620)의 패드들과 대응하는 위치에 형성될 수 있다. 즉, 연성회로기판(130'')에는 제 1 열(610)의 패드들과 대응하는 위치에 제 1 열(510)의 비아홀들이 형성되고, 제 2 열(620)의 패드들과 대응하는 위치에 제 2 열(520)의 비아홀들이 형성될 수 있다. 그리고, 연성회로기판(130'')의 제 1 열(510)의 비아홀들은 패널(150'')의 제 1 열의 패드들(610)과 전기적으로 접촉하고, 연성회로기판(130'')의 제 2 열(520)의 비아홀들은 패널(150'')의 제 2 열의 패드들(620)과 전기적으로 접촉하여 테스트를 수행할 수 있다. 패널에 하나의 열로 형성된 패드들(미도시)과 복수의 열들(610, 620)로 형성된 패드들이 모두 형성되어 있는 경우, 도 5에 도시된 것과 같이 연성회로기판(130'')은 상기 패드들에 대응되도록 하나의 열(530)로 형성된 비아홀들 및 복수의 열들(510, 520)로 형성된 비아홀들이 형성될 수 있다.
도 1 및 도 2와 관련하여 설명한 것과 같이, 상기 비아홀들의 상부면에는 탄성블록(120)이 결합될 수 있다. 그러므로, 연성회로기판(130'')의 끝단과 탄성블록(120)의 끝단이 일치하는 경우 상기 비아홀들과 상기 패드들의 얼라인(align)을 용이하게 하기 어려운 문제가 있다. 그러나, 본 고안에서는 연성회로기판(130'')의 끝단을 탄성블록(120)의 끝단보다 외측으로 돌출시키고, 상연성회로기판(130')의 끝단까지 상기 라인들을 형성함으로써, 상기 비아홀들과 상기 패드들의 얼라인(align)을 용이하게 할 수 있다. 상기 라인들은 상기 신호라인들이 형성되는 공정과 동일한 공정에서 형성될 수 있다. 도 6에서는 제 1 열(510)의 비아홀들과 제 2 열(520)의 비아홀들이 상이한 열의 동일한 위치에 형성되므로, 제 1 열(510)의 비아홀들로부터 연성회로기판(130'')의 끝단까지 일자로 상기 라인들을 형성하여 상기 비아홀들과 상기 패드들의 얼라인을 용이하게 할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 고안을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 실용신안등록청구범위에 기재된 본 고안의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 고안의 진정한 기술적 보호범위는 첨부된 실용신안등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

  1. 복수열의 패드들을 포함하는 패널을 테스트하는 프로브블록에 있어서,
    상기 패널과 접촉하는 방향의 끝단부에 탄성블록이 삽입되는 삽입홈이 형성되는 바디블록;
    상기 바디블록의 저면에 결합되어 하부면이 상기 패드들과 전기적으로 접촉하는 연성회로기판; 및
    상기 삽입홈에 삽입되어 고정되고, 상기 연성회로기판과 상기 패드들이 접촉하는 부분에 탄성과 압력을 제공하는 탄성블록을 구비하고,
    상기 연성회로기판은,
    상부면에 형성되어 테스트 신호를 전달하는 복수의 신호라인들; 및
    상기 신호라인들과 전기적으로 일대일 연결되며, 상기 패드들과 동일한 배열을 가지고 상기 패드들과 접촉하는 부분에 형성되는 복수의 비아홀(via-hole)들을 구비하는 것을 특징으로 하는 프로브블록.
  2. 제1항에 있어서,
    상기 복수열의 비아홀들 중 하나의 열의 비아홀들과 다른 열의 비아홀들이 상이한 열에서 동일한 위치에 형성되는 것을 특징으로 하는 프로브블록.
  3. 제1항에 있어서,
    상기 복수열의 비아홀들 중 하나의 열의 비아홀들과 다른 열의 비아홀들이 상이한 열에서 상이한 위치에 형성되는 것을 특징으로 하는 프로브블록.
  4. 제1항에 있어서, 상기 연성회로기판은,
    대응되는 상기 패널의 패드들과의 얼라인(align)을 용이하게 하도록 상기 탄성블록의 끝단보다 외측으로 돌출되는 것을 특징으로 하는 프로브블록.
  5. 제4항에 있어서, 상기 연성회로기판은,
    상기 외측으로 돌출된 부분에 상기 비아홀들 중 적어도 하나의 비아홀로부터 연장되는 라인들이 형성되어 있는 것을 특징으로 하는 프로브블록.
  6. 제1항에 있어서, 상기 프로브블록은,
    상기 바디블록의 저면에 상기 연성회로기판을 결합시키는 커버블록을 더 구비하는 것을 특징으로 하는 프로브블록.
  7. 제1항에 있어서, 상기 바디블록은,
    메뉴플레이터 저면에 장착되며,
    상기 탄성블록은,
    상기 삽입홈에 압박끼움되며, 상기 삽입홈의 외측으로 돌출되는 끝단이 뾰족하게 가공되어 상기 바디블록의 저면과 수평을 이루는 것을 특징으로 하는 프로브블록.
  8. 제1항에 있어서, 상기 패널은,
    OLED(Organic Light Emitting Diodes) 패널이고,
    상기 연성회로기판은,
    OLED(Organic Light Emitting Diodes) 필름인 것을 특징으로 하는 프로브블록.
KR2020110009013U 2011-10-10 2011-10-10 패널 테스트를 위한 프로브블록 KR200458537Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020110009013U KR200458537Y1 (ko) 2011-10-10 2011-10-10 패널 테스트를 위한 프로브블록

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020110009013U KR200458537Y1 (ko) 2011-10-10 2011-10-10 패널 테스트를 위한 프로브블록

Publications (1)

Publication Number Publication Date
KR200458537Y1 true KR200458537Y1 (ko) 2012-02-27

Family

ID=45939662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020110009013U KR200458537Y1 (ko) 2011-10-10 2011-10-10 패널 테스트를 위한 프로브블록

Country Status (1)

Country Link
KR (1) KR200458537Y1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258512B1 (ko) 2013-03-25 2013-04-30 주식회사 프로이천 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법
KR101322725B1 (ko) 2012-03-20 2013-10-28 (주) 루켄테크놀러지스 프로브 유닛
KR20200092764A (ko) * 2019-01-25 2020-08-04 주식회사 영우디에스피 오엘이디 패널의 검사용 프로브
KR20210151669A (ko) 2020-06-05 2021-12-14 주식회사 나노엑스 전기 장치 검사용 프로브 헤드의 제조 방법
KR20230155263A (ko) 2022-05-03 2023-11-10 주식회사 나노엑스 전기 장치 검사용 프로브 헤드 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967161B1 (ko) 2010-03-23 2010-07-05 (주)유비프리시젼 필름 타입 프로브 컨텍터를 구비한 프로브 블록
KR20100102035A (ko) * 2010-02-03 2010-09-20 주식회사 프로이천 패널 테스트를 위한 프로브 유닛
KR20110041690A (ko) * 2009-10-16 2011-04-22 티에스씨멤시스(주) 프로브 유닛 및 이를 제조하는 방법
KR20110088428A (ko) * 2010-01-27 2011-08-03 주식회사 코디에스 필름타입 프로브유닛

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041690A (ko) * 2009-10-16 2011-04-22 티에스씨멤시스(주) 프로브 유닛 및 이를 제조하는 방법
KR20110088428A (ko) * 2010-01-27 2011-08-03 주식회사 코디에스 필름타입 프로브유닛
KR20100102035A (ko) * 2010-02-03 2010-09-20 주식회사 프로이천 패널 테스트를 위한 프로브 유닛
KR100967161B1 (ko) 2010-03-23 2010-07-05 (주)유비프리시젼 필름 타입 프로브 컨텍터를 구비한 프로브 블록

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322725B1 (ko) 2012-03-20 2013-10-28 (주) 루켄테크놀러지스 프로브 유닛
KR101258512B1 (ko) 2013-03-25 2013-04-30 주식회사 프로이천 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법
KR20200092764A (ko) * 2019-01-25 2020-08-04 주식회사 영우디에스피 오엘이디 패널의 검사용 프로브
KR102178720B1 (ko) * 2019-01-25 2020-11-13 주식회사 영우디에스피 오엘이디 패널의 검사용 프로브
KR20210151669A (ko) 2020-06-05 2021-12-14 주식회사 나노엑스 전기 장치 검사용 프로브 헤드의 제조 방법
KR20210151668A (ko) 2020-06-05 2021-12-14 주식회사 나노엑스 전기 장치 검사용 프로브 헤드
KR20220164683A (ko) 2020-06-05 2022-12-13 주식회사 나노엑스 전기 장치 검사용 프로브 헤드의 제조 방법
KR20230078613A (ko) 2020-06-05 2023-06-02 주식회사 나노엑스 전기 장치 검사용 프로브 헤드
KR20230155263A (ko) 2022-05-03 2023-11-10 주식회사 나노엑스 전기 장치 검사용 프로브 헤드 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
KR200458537Y1 (ko) 패널 테스트를 위한 프로브블록
TWI689731B (zh) 探針卡測試裝置及其訊號轉接模組
KR100600700B1 (ko) 평판표시패널 검사용 프로브 장치
US8400177B2 (en) Device and method for testing display panel
KR101322725B1 (ko) 프로브 유닛
KR101271216B1 (ko) 디스플레이 패널 검사를 위한 프로브 유닛
KR200461758Y1 (ko) 프로브블록
US9103957B2 (en) Back light module and display device using the same
JP6525831B2 (ja) コンタクトユニット及び検査治具
KR102042923B1 (ko) 비젼 정렬을 위한 디스플레이 모듈 검사용 프로브 블록
KR101742093B1 (ko) 평판 디스플레이 모듈의 테스트용 지그
KR101160076B1 (ko) 패널 테스트를 위한 필름타입 프로브블록
KR200459631Y1 (ko) 필름을 이용하여 테스트하는 프로브카드
CN111721979B (zh) 探针卡测试装置及其信号转接模块
KR101621062B1 (ko) 필름형 프로브 유닛
KR101586334B1 (ko) 패널 검사장치
KR200455512Y1 (ko) 필름 타입 핀 보드
KR101311441B1 (ko) 프로브블록
KR101003078B1 (ko) 필름형 패키지를 테스트하기 위한 프로브 카드
KR20070074179A (ko) 회로기판 연결 유닛 및 그것을 갖는 평판표시패널 검사장치
KR101299715B1 (ko) 양방향 좌굴핀을 이용한 검사용 소켓
KR20140110443A (ko) 프로브 카드
KR101598604B1 (ko) 필름형 프로브 유닛
KR20200068002A (ko) 웨이퍼 레벨 다중 사이트 테스트 구조
KR200415777Y1 (ko) 엘시디 검사용 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 8