KR20040105985A - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20040105985A KR20040105985A KR1020030037159A KR20030037159A KR20040105985A KR 20040105985 A KR20040105985 A KR 20040105985A KR 1020030037159 A KR1020030037159 A KR 1020030037159A KR 20030037159 A KR20030037159 A KR 20030037159A KR 20040105985 A KR20040105985 A KR 20040105985A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- oxide film
- pad
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000002955 isolation Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 229910019142 PO4 Inorganic materials 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 239000010452 phosphate Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 120
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- -1 NH 4 OH Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 패드산화막과 실리콘막 및 패드질화막을 차례로 형성하는 단계와, 상기 패드질화막과 실리콘막 및 패드산화막을 패터닝하여 소자분리 영역에 해당하는 기판 영역을 노출시킨 후 노출된 기판 영역을 식각하여 트렌치를 형성하는 단계와, 상기 기판 결과물에 대해 희생 산화 공정을 수행한 후 트렌치 표면 및 실리콘막 측면에 성장된 희생산화막을 제거하는 단계와, 상기 트렌치 표면 및 실리콘막 측면에 열산화막을 형성하는 단계와, 상기 결과물 상에 선형 질화막과 선형 산화막을 차례로 형성한 후 트렌치를 매립하도록 매립 산화막을 증착하는 단계와, 상기 패드 질화막이 노출될 때까지 매립 산화막을 CMP하는 단계와, 상기 패드질화막을 제거한 후 질화막 및 산화막에 대해 선택비를 갖는 케미컬을 이용한 습식 식각으로 실리콘막을 제거하는 단계를 포함한다. 본 발명에 따르면, 패드 질화막과 패드 산화막 사이에 실리콘막을 개재시키면서 희생 산화막 및 열산화막 형성시 트렌치 산화량과 같은 두께의 산화막이 실리콘 막에 성장되도록 하며, 그리고, 상기 실리콘막을 산화막과 질화막에 대해 선택비를 갖는 케미컬로 식각하기 때문에 실리콘막의 식각시에 선형질화막과 산화막이 함께 식각되는 것을 방지할 수 있으며, 그래서, 소자 분리막 상단 가장자리에서의 모트 발생을 방지할 수 있다.
Description
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 특히, STI (Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어, 반도체 소자의 고속화, 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 칫수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 이것은 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자분리 영역의 폭을 감소시켜야만 하기 때문이다.
여기서, 기존의 소자분리막은 로코스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로코스 공정에 의한 소자분리막은, 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점이 있다.
따라서, 상기 로코스 공정에 의한 소자분리막 대신에 작은 폭을 가지며 우수한 소자분리 특성을 갖는 STI 공정을 이용한 소자분리막 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다.
도 1a 내지 1d는 STI 공정을 이용한 종래의 소자분리막 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 실리콘 기판(11) 상에 패드산화막(12)과 패드질화막(13)을 차례로 형성하고, 상기 패드질화막(13) 상에 소자분리 영역을 한정하는 감광막 패턴(도시안됨)을 형성한다. 그런다음, 상기 감광막 패턴을 식각 장벽으로 이용해서 노출된 패드질화막 부분 및 노출된 실리콘 기판(11) 부분을 식각하여 트렌치(14)를 형성한다.
도 1b를 참조하면, 트렌치 식각 공정에서 실리콘 기판(11)에 인가된 식각 데미지를 회복시키기 위해 상기 기존 결과물에 대한 산화 공정을 수행한다. 이 결과로 상기 트렌치(14)의 표면에 박막의 희생 산화막(도시안됨)이 형성된다. 이어서, 상기 희생 산화막(도시안됨)을 제거한 후, 재차 기판 결과물에 대한 열산화 공정을 수행하여 트렌치 표면에 열산화막(15)을 형성한다. 그 다음, 상기 열산화막(15) 및 패드질화막(13) 상에 선형 질화막(16)과 선형 산화막(도시안됨)을 차례로 형성한다.
도 1c를 참조하면, 트렌치(14)가 완전 매립되도록 결과물 상에 두껍게 고밀도 플라즈마(High Density Plasma : 이하, HDP)-산화막(17)을 증착한다.
도 1d를 참조하면, 패드질화막(3)이 노출될 때까지 상기 HDP-산화막을 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 연마한다. 그런다음, 트렌치 식각시에 식각 장벽으로 사용된 패드 질화막을 제거하고, 이 결과로서, 트렌치형의 소자분리막(18)을 형성한다.
그러나, 전술한 바와 같은 종래의 STI 공정을 이용한 소자분리막 형성방법에 따르면, 패드질화막의 제거시 그 측벽의 선형질화막도 함께 식각되기 때문에, 도 1d에 도시된 바와 같이, 소자분리막(18)의 상단 가장자리에서 모트(moat:M)가 발생하게 되며, 이러한 모트(M)에 의해 트랜지스터 동작에 있어 많은 제한 즉, 전기적 특성의 열화를 초래하는 문제점이 발생된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, STI 공정을 이용한 소자분리 공정에서 소자분리막 상단 가장자리에서의 모트 발생을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.
도 1a내지 도 1d는 종래의 STI(shallow Trench Isolation)공정을 이용한 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
도 2a내지 도 2f는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
*도면의 주요 부분에 대한 부호의 설명*
21: 실리콘 기판 22: 패드산화막
23: 실리콘막 24: 패드질화막
25: 트랜치 26: 열 산화막
27: 선형질화막 28: HDP-산화막
29: 소자분리막
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 패드산화막과 실리콘막 및 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 실리콘막 및 패드산화막을 패터닝하여 소자분리 영역에 해당하는 기판 영역을 노출시키는 단계; 상기 노출된 기판 영역을 식각하여 트렌치를 형성하는 단계; 상기 기판 결과물에 대해 희생 산화 공정을 수행하는 단계; 상기 희생 산화 공정시 트렌치 표면 및 실리콘막 측면에 성장된 희생산화막을 제거하는 단계; 상기 트렌치 표면 및 실리콘막 측면에 열산화막을 형성하는 단계; 상기 기판 결과물 상에 선형 질화막과 선형 산화막을 차례로 형성하는 단계; 상기 트렌치가 완전 매립되도록 선형 산화막 상에 매립 산화막을 증착하는 단계; 상기 패드 질화막이 노출될 때까지 매립 산화막을 CMP하는 단계; 상기 패드질화막을 제거하는 단계; 및 상기 실리콘막을 질화막및 산화막에 대해 선택비를 갖는 케미컬을 이용한 습식 식각으로 제거하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다.
여기서, 상기 질화막을 제거하는 단계는 인산용액을 사용하여 수행하며, 실리콘막은 염기성 수용액, 예컨데, NH4OH, KOH, NaOH등을 사용한다.
또한, 상기 산화막과 실리콘막 및 질화막은 각각 80~150Å, 300∼600Å 및 500∼1000Å의 두께로 형성한다.
본 발명에 따르면, 패드 질화막과 패드 산화막 사이에 실리콘막을 개재시키면서, 희생 산화막 및 열산화막 형성시 하부 실리콘의 트렌치 영역과 같은 두께로 실리콘 박막이 산화하여, 질화막 및 실리콘 막 제거시 하부 열산화막이 드러나지 않으며, 상기 실리콘막을 질화막과 산화막에 대해 선택비를 갖는 케미컬로 식각하기 때문에 상기 실리콘막의 식각시에 선형질화막과 선형 산화막 및 열산화막이 함께 식각되는 것을 방지할 수 있으며, 그래서, 소자 분리막 상단 가장자리에서의 모트 발생을 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a내지 도 2f는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 실리콘 기판(21) 상에 패드산화막(22)을 80~150Å의 두께로 형성한다. 그런다음, 상기 패드산화막(22) 비정질 또는 다결정에 실리콘막(23)을 300~600Å 두께로 증착한후,상기 실리콘막 상에 기판 트렌치 식각시에 식각 장벽으로 이용될 패드질화막(24)을 500∼1000Å의 두께로 증착한다.
도 2b를 참조하면, 과 패드질화막(24)과 실리콘막(23) 및 패드산화막(22)을 패터닝하여 소자분리 영역에 해당하는 기판 부분을 노출시키고, 노출된 기판 필드 영역을 소정 깊이 식각하여 트렌치(25)를 형성한다.
도 2c를 참조하면, 트렌치 식각 공정에서 실리콘 기판(21)에 인가된 식각 데미지를 회복시키기 위해 열산화공정으로 희생산화막(도시안됨)을 형성하고 습식식각 공정으로 희생산화막을 제거한다. 그런 다음, 최종적으로 열산화를 수행하여 트렌치(25)의 표면과 패드산화막(22) 및 실리콘막(23)의 측면에 열산화막(26)을 형성한다. 이어서, 상기 열산화막(26)을 포함한 기판의 결과물 상에 선형질화막(27)을 형성하고, 상기 질화막상에 선형산화막(도시안됨)을 형성한다. 이때, 상기 선형 산화막(도시안됨)과 선형 질화막(27)의 두께의 합은 대략 100~200Å 정도로 한다.
도 2d를 참조하면, 트렌치(25)를 완전 매립하도록 기판 결과물 상에 매립 산화막, 바람직하게, HDP-산화막(28)을 4000~7000Å의 두께로 증착한다.
도 2e를 참조하면, 패드 질화막(24)이 노출되도록 상기 HDP-산화막(28)을 CMP한다. 이 때, 잔류 패드 질화막(24)의 두께는 대략 50~200Å정도로 함이 바람직하다.
도 2f를 참조하면, 트렌치 식각시에 식각장벽으로 이용된 패드 질화막을 인산을 이용한 습식 식각으로 제거한다. 그런다음, 상기 패드 질화막이 제거되어 노출된 실리콘막을 제거하고, 이를 통해, 본 발명에 따른 트렌치형의 소자분리막(29)을 형성한다.
여기서, 상기 실리콘막의 식각은 NH4OH, KOH 또는 NaOH 등과 같은 염기성 수용액을 이용한 습식 식각으로 수행하며, 이때, 상기 염기성 수용액은 질화막 및 산화막에 대해 선택비를 갖는 바, 상기 실리콘막을 식각하는 과정에서 선형 질화막 및 선형 산화막의 원치 않는 식각은 일어나지 않으며, 실리콘 막과 실리콘의 트렌치 사이의 폭이 같아서 열산화막이 드러나지 않고 후속 세정 작업에서 열산화막의식각이 일어나지 않는다. 그래서, 소자분리막 상단 가장자리에서의 모트 발생도 일어나지 않는다.
이상에서와 같이, 본 발명은 패드 질화막과 패드 산화막 사이에 실리콘막을 개재시키면서, 희생 산화막 및 열산화막 형성시 하부 실리콘의 트렌치 영역과 같은 두께로 실리콘 박막이 산화하여, 질화막 및 실리콘 막 제거시 하부 열산화막이 드러나지 않으며, 상기 실리콘막을 질화막과 산화막에 대해 선택비를 갖는 케미컬로 식각하기 때문에 상기 실리콘막의 식각시에 선형질화막과 선형 산화막 및 열산화막이 함께 식각되는 것을 방지할수 있으며, 이에 따라, 본 발명은 모트의 발생 없이 소자분리막을 안정적으로 형성할 수 있다.
따라서, 본 발명은 소자분리막 자체의 신뢰성을 확보할 수 있음은 물론 STI 공정의 신뢰성도 확보할 수 있고, 나아가, 소자 특성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 반도체 기판 상에 패드산화막과 실리콘막 및 패드질화막을 차례로 형성하는 단계;상기 패드질화막과 실리콘막 및 패드산화막을 패터닝하여 소자분리 영역에 해당하는 기판 영역을 노출시키는 단계;상기 노출된 기판 영역을 식각하여 트렌치를 형성하는 단계;상기 기판 결과물에 대해 희생 산화 공정을 수행하는 단계;상기 희생 산화 공정시 트렌치 표면 및 실리콘막 측면에 성장된 희생산화막을 제거하는 단계;상기 트렌치 표면 및 실리콘막 측면에 열산화막을 형성하는 단계;상기 기판 결과물 상에 선형 질화막과 선형 산화막을 차례로 형성하는 단계;상기 트렌치가 완전 매립되도록 선형 산화막 상에 매립 산화막을 증착하는 단계;상기 패드 질화막이 노출될 때까지 매립 산화막을 CMP하는 단계;상기 패드질화막을 제거하는 단계; 및상기 실리콘막을 질화막및 산화막에 대해 선택비를 갖는 케미컬을 이용한 습식 식각으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 패드 산화막과 패드 실리콘막 및 질화막 각각 80~150Å, 300∼600Å, 500∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 1항에 있어서, 상기 패드 질화막을 제거하는 단계는 인산용액을 이용한 습식식각으로 수행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법
- 제 1항에 있어서, 상기 실리콘막을 제거하는 단계는 NH4OH, KOH, 및 NaOH로 구성된 그룹으로 부터 선택되는 어느 하나의 염기성 수용액을 이용한 습식 식각으로 수행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030037159A KR20040105985A (ko) | 2003-06-10 | 2003-06-10 | 반도체 소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030037159A KR20040105985A (ko) | 2003-06-10 | 2003-06-10 | 반도체 소자의 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040105985A true KR20040105985A (ko) | 2004-12-17 |
Family
ID=37380723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030037159A KR20040105985A (ko) | 2003-06-10 | 2003-06-10 | 반도체 소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040105985A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140031927A (ko) * | 2011-05-16 | 2014-03-13 | 하마마츠 포토닉스 가부시키가이샤 | 광학 부품의 제조 방법 및 광학 부품 |
-
2003
- 2003-06-10 KR KR1020030037159A patent/KR20040105985A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140031927A (ko) * | 2011-05-16 | 2014-03-13 | 하마마츠 포토닉스 가부시키가이샤 | 광학 부품의 제조 방법 및 광학 부품 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR20040105985A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100572491B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100895824B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040004988A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040004990A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| KR20030083448A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020010806A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100587597B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100541707B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100871375B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050022167A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060074078A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20070060341A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040000678A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040057615A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050050710A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040036752A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050012652A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050001190A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |