KR20040081019A - 발광 다이오드 어레이 - Google Patents

발광 다이오드 어레이 Download PDF

Info

Publication number
KR20040081019A
KR20040081019A KR1020040015118A KR20040015118A KR20040081019A KR 20040081019 A KR20040081019 A KR 20040081019A KR 1020040015118 A KR1020040015118 A KR 1020040015118A KR 20040015118 A KR20040015118 A KR 20040015118A KR 20040081019 A KR20040081019 A KR 20040081019A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
conductive layer
light
mesa etching
Prior art date
Application number
KR1020040015118A
Other languages
English (en)
Inventor
유키모토도미히사
Original Assignee
히다치 덴센 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 덴센 가부시끼가이샤 filed Critical 히다치 덴센 가부시끼가이샤
Publication of KR20040081019A publication Critical patent/KR20040081019A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광에 기여하지 않는, 돌아 들어가는 전류 즉 스니크 전류 경로의 전류만을 억제하여, 발광 출력의 증대 및 저전압 동작이 가능한 발광 다이오드 어레이를 제공한다.
본 발명의 발광 다이오드 어레이는 기판 상에 형성된 도전층과, 상기 도전층 상에 형성된 각각 독립된 복수개의 발광부와, 각 발광부의 상면의 일부에 형성된 제1 전극과, 상기 발광부에 근접하여 상기 도전층 상에 형성된 제2 전극을 포함하고, 상기 제2 전극은 복수개의 상기 발광부를 동작시키는 공통 전극이며, 상기 도전층 중 상기 발광부로의 전류 경로로 되는 영역을 남기고 인접하는 발광부 사이의 영역이 제거되어 있는 것을 특징으로 한다.

Description

발광 다이오드 어레이 {LIGHT-EMITTING DIODE ARRAY}
본 발명은 발광 출력이 큰 발광 다이오드 어레이에 관한 것이며, 특히 전자 사진 방식의 프린터 광원에 매우 적합하게 사용할 수 있는 발광 다이오드 어레이에 관한 것이다.
전자 사진 방식의 프린터는 화상 신호에 따른 광에 의해 감광 드럼 상에 정전 잠상(靜電 潛像)을 형성하고, 토너를 선택적으로 부착시켜 현상한 후, 용지에 전사하여 화상을 얻는다. 잠상을 형성하기 위한 광원으로서는, 레이저 방식 및 발광 다이오드 어레이 방식이 널리 이용되고 있다. 특히 발광 다이오드 어레이 방식의 광원은, 레이저 방식과 같이 광로를 길게 할 필요가 없기 때문에, 소형의 프린터나 큰 사이즈의 인쇄에 적합하다. 최근 인쇄의 고속·고화질화나 프린터의 소형화에 따라, 보다 고정밀도이며 고출력의 발광 다이오드 어레이가 요구되고 있다.
일반적으로, 반도체 기판과 기판 상의 발광부를 협지하여 상면(광추출 측)및 배면에 한쌍의 전극을 가지는 발광 다이오드가 널리 알려져 있다. 이와 같은 구조의 발광 다이오드의 상면 전극 및 배면 전극 사이에 전압을 인가하면, 반도체 기판에 대하여 수직 방향으로 전류가 흘러 발광부에 있어서 전자·정공(正孔) 쌍이 재결합하여 광이 방출된다. 따라서 상면 전극 바로 아래의 발광부에 있어서 광 출력이 가장 커지지만, 이 부분에서 발생한 광은 상면 전극에 의해 반사·흡수되어 버리므로 양호한 효율로 추출할 수가 없다. 그러므로 특히 광추출부의 면적을 작게 할 필요가 있는 600dpi, 1200dpi 등의 고해상도 프린터의 광원으로서는, 종래의 발광 다이오드에서는 발광 출력이 충분하지 않다고 하는 문제가 있었다.
특허 문헌 1(일본국 특개 2000-323750호 공보)에는 발광부의 양측에 애노드 전극과 캐소드 전극을 형성한 발광 다이오드에 있어서, 발광부의 발광면의 바로 아래에 전류 확산층을 형성하고, 애노드 전극의 바로 아래에 전류 저지층을 형성함으로써, 애노드 전극으로부터의 전류를 전류 저지층에 의해 발광면 바로 아래로 안내하고, 또한 전류 확산층에 의해 발광면 바로 아래 전체에 확산하는 발광 다이오드 어레이가 개시되어 있다. 그러나, 발광부들을 분리하는 메사 에칭홈부(mesa-etching groove)의 도전층이, 애노드 전극으로부터 발광부의 활성층을 지나지 않고 캐소드 전극으로 돌아 들어가는 전류, 즉 스니크(sneak) 전류의 경로로 되어 발광 다이오드의 발광 출력이 저하된다.
이와 같은 사정을 감안하여, 본 출원인은 먼저, 기판의 동일 면 상에 캐소드 전극 및 애노드 전극을 형성함으로써 발생한 광의 추출 효율을 개선한 발광 다이오드 어레이를 제안했다(일본국 특원 2002-004874호). 도 8은, 이와 같은 구조의 발광 다이오드 어레이를 나타낸 상면도이며, 도 9 (a)는 도 8 중 단일 셀만을 표기하고 있다. 또한 도 9 (b)는 도 9 (a)의 C-C 단면도이며, 도 9 (c)는 도 9 (a)의 D-D 단면도이다. n형 GaAs 기판(10) 상에 형성된 p형 GaAs 도전층(11) 상에 소정 간격으로 복수개의 발광부(2)가 배치되어 있다. 각 발광부(2)는, p형 GaAs 도전층(11) 상에 순차 적층된 p형 AlGaAs 에칭 스토퍼층(12), p형 AlGaAs 클래드층(13), p형 AlGaAs 활성층(14), n형 AlGaAs 클래드층(15) 및 n형 GaAs 캡층(16)으로 이루어진다. 발광부(2)의 발광 다이오드 영역은, p형 AlGaAs 클래드층(13), p형 AlGaAs 활성층(14) 및 n형 AlGaAs 클래드층(15)으로 이루어지는 더블 헤테로 구조를 가진다.
각 발광부(2)는 에피택셜층을 메사 에칭에 의해 제거함으로써 형성되어 있다. 메사 에칭홈 전체는, 발광부(2)와 본딩부(8a, 8c)를 분리하는 제1 및 제3 메사 에칭홈부(2l, 23)와, 인접하는 발광부(2)를 분리하는 제2 메사 에칭홈부(22)로 이루어진다.
각 발광부(2) 상면의 일부에 캐소드 전극(3)이 형성되어 있다. 발광부(2)에 근접하여 p형 GaAs 도전층(11) 상에 밴드형으로 형성되어 있는 애노드 전극(4)은 p형 GaAs 도전층(11) 상에 각각 금속을 증착·합금화함으로써 형성된다. 캐소드 전극(3) 및 애노드 전극(4) 상의 콘택트공(17c, 17a)를 제외하고, 발광부(2) 및 노출된 도전층(11)의 표면은 PSG(phosphorus glass)로 이루어지는 절연막(17)에 의해 덮혀져 있다. 절연막(17)에 의해 덮혀져 있지 않은 캐소드 전극(3)에 일단부가 접속되도록 Au배선층(5c)이 형성되어 있고, Au배선층(5c)은 본딩부(8c)의 표면까지 연장되고, Au배선층(5c)의 타단부에는 본딩 패드(6c)가 형성되어 있다. 한쪽에서애노드 전극(4) 측에도, 일단부가 접속되도록 Au배선층(5a)이 형성되어 있고, Au배선층(5a)은 본딩부(8a)의 표면까지 연장되고, Au배선층(5a)의 타단부에는 본딩 패드(6a)가 형성되어 있다.
이와 같은 구조의 발광 다이오드 어레이에 있어서, 애노드 전극(4)으로부터 캐소드 전극(3)으로 향하는 전류 경로(19)는 발광부(2)를 통하고, 그 때 p형 AlGaAs 활성층(14)에 있어서 광 L이 발생한다. 이 광 L은, n형 GaAs 캡층(16)을 에칭에 의해 제거하여 형성한 광추출부(9)로부터 외부로 방출된다. 이 발광 다이오드 어레이에서는, 도 9 (a), (b), (c)로부터 알 수 있는 바와 같이, 발광부(2)와 본딩부(8a, 8c)를 분리하는 제1 및 제3 메사 에칭홈부(21, 23)와 인접하는 발광부(2)를 분리하는 제2 메사 에칭홈부(22)에 의해, 각 발광부(2)는 기판(10) 상에 섬(island)형상으로 존재한다. 인접하는 발광부(2) 간의 제2 메사 에칭홈부(22) 중 p형 GaAs 도전층(11)을 제거하는 부분(22')에 의해, 전류 경로(19)는 애노드 전극(4)으로부터 광추출부(9) 아래에 위치하는 p형 AlGaAs 활성층(14)을 통하여 캐소드 전극(3)에 직접 안내된다. 그러므로 발광에 기여하지 않는 전류 경로를 차단할 수 있고, 양호한 효율로 발광 출력을 얻을 수 있다.
그러나, 상기의 발광 다이오드 어레이로, 이 스니크 전류를 완전히 차단해 버리면 순방향 전류 IF가 전류 경로(19)의 전류에만 제한되어 버리므로, 일정한 발광 출력을 얻기 위해 보다 큰 동작 전압을 필요로 하므로, 근년의 저소비 전력의 요구를 만족시킬 수 없다고 하는 문제가 있는 것을 알았다.
따라서 본 발명의 목적은, 발광에 기여하지 않는 스니크 전류 경로의 전류만을 억제하고, 발광 출력의 증대 및 저전압 동작이 가능한 발광 다이오드 어레이를 제공하는 것이다.
도 1은 본 발명의 일실시예에 의한 발광 다이오드 어레이를 나타낸 상면도이다.
도 2는 도 1의 발광 다이오드 어레이를 구성하는 단일 셀을 나타낸 것으로서, (a)는 단일 셀의 상면도이며, (b)는 (a)의 A-A 단면도이며, (c)는 (a)의 B-B 단면도이다.
도 3은 본 발명에 의한 발광 다이오드 어레이의 발광면·전극 구조의 응용예를 나타낸 상면도이다.
도 4는 각각 독립된 발광부를 형성하기 위해 도전층을 남기고 에피택셜층을 제거하는 메사(mesa) 에칭홈부를 형성한 상태를 나타낸 것으로서, (a)는 단일 셀의 상면도이며, (b)는 (a)의 A-A 단면도이며, (c)는 (a)의 B-B 단면도이다.
도 5는 또한 제1 ~제3 메사(mesa) 에칭홈부에 의해 도전층의 일부를 제거한 상태를 나타낸 것으로서, (a)는 단일 셀의 상면도이며, (b)는 (a)의 A-A 단면도이며, (c)는 (a)의 B-B 단면도이다.
도 6은 또한 제1 및 제2 전극을 형성한 상태를 나타낸 것으로서, (a)는 단일 셀의 상면도이며, (b)는 (a)의 A-A 단면도이며, (c)는 (a)의 B-B 단면도이다.
도 7은 본 발명의 발광 다이오드 어레이에 있어서 제1 메사 에칭홈부와 제2메사 에칭홈부에 의해 형성된 일체적인 빗형상(comb-shaped)의 홈을 나타내는 상면도이다.
도 8은 선원의 발광 다이오드 어레이를 나타내는 상면도이다.
도 9는 도 8의 발광 다이오드 어레이를 구성하는 단일 셀을 나타낸 것으로서, (a)는 단일 셀의 상면도이며, (b)는 (a)의 C-C 단면도이며, (c)는 (a)의 D-D 단면도이다.
상기 목적을 감안하여 예의 연구한 결과, 본 발명자는, 제2 메사 에칭홈부에 의해 도전층 중 발광부로의 전류 경로로 되는 영역을 남기고 인접하는 발광부 사이의 영역을 제거함으로써, 발광에 기여하지 않는 스니크 전류를 억제하는 동시에, 광추출부 상에 스트라이프 전극을 배치함으로써, 발광에 기여하는 스니크 전류를 각 발광 다이오드로 효율적으로 유인하여 발광 출력을 증대시키고, 또한 저전압 구동을 실현할 수 있는 것을 발견하고, 본 발명에 이르렀다.
즉, 본 발명의 발광 다이오드 어레이는, 기판 상에 형성된 도전층과, 상기 도전층 상에 형성된, 각각 독립된 복수개의 발광부와, 각 발광부의 상면의 적어도 일부에 형성된 제1 전극과, 상기 발광부에 근접하여 상기 도전층 상에 형성된 제2 전극을 가지고, 상기 제2 전극은 복수개의 상기 발광부를 동작시키는 공통 전극이며, 상기 도전층 중 상기 발광부로의 전류 경로로 되는 영역을 남기고 인접하는 발광부 사이의 영역이 제거되어 있는 것을 특징으로 한다.
본 발명의 발광 다이오드 어레이에 있어서, 발광부는 도전층 상에 형성된 에피택셜층을 메사 에칭홈에 의해 분할하여 이루어지는 것이 바람직하다. 바람직한 실시예에 의한 발광 다이오드 어레이는, 각각 독립된 복수개의 발광부를 형성하기위해 상기 발광부와 본딩부를 분리하는 제1 및 제3 메사 에칭홈부와, 상기 발광부 들을 분리하는 제2 메사 에칭홈부를 가지고, 상기 제2 메사 에칭홈부에 의해 상기 발광부 사이의 도전층이 제거되어 있고, 이로써 상기 제1 전극과 상기 제2 전극 사이에 발광에 기여하지 않는 전류가 돌아 들어가지 않는다.
상기 발광부는 광추출부를 가지고, 상기 제2 메사 에칭홈부 중 상기 도전층에 형성된 부분은, 상기 광추출부 사이의 영역을 제외한 인접 발광부 사이의 영역에 존재하는 것이 바람직하다.
상기 제1 메사 에칭홈부 중 상기 도전층에 형성된 부분과, 상기 제2 메사 에칭홈부 중 상기 도전층에 형성된 부분이 일체적인 빗형상(comb-shaped)의 홈을 형성하고 있는 것이 바람직하다.
상기 제2 메사 에칭홈부 중 상기 도전층에 형성된 부분은, 상기 제1 메사 에칭홈부 중 상기 도전층에 형성된 부분으로부터 각 발광부 상의 상기 제1 전극과 상기 광추출부의 경계에 의해 정해지는 선까지 연장되어 있는 것이 바람직하다.
또 발광부의 광추출부 상에 제1 전극을 스트라이프형으로 배치하면 스니크 전류도 광추출부의 바로 아래로 유인할 수 있고, 저구동 전압에서도 효율적으로 발광 출력을 높일 수가 있다. 상기 스트라이프 전극은, 연결 전극에 의해 서로 연결됨으로써 그물눈형으로 형성되어 있는 것이 바람직하다. 상기 스트라이프 전극은, 고농도 반도체층에 의해 형성되어 있는 것이 바람직하다. 그리고, 고농도 반도체층이란 불순물을 고농도로 첨가함으로써 높은 도전성을 부여한 반도체층을 의미한다.
본 발명의 발광 다이오드 어레이에 의하면, 제1 및 제2 전극 사이에서의 전류 경로를 양호한 효율로 광추출부의 바로 아래로 안내하여, 내부 발광 효율을 향상시킬 수가 있으므로, 구동 전압이 상승되는 일 없이 발광 출력을 증대시킬 수가 있다.
본 발명의 발광 다이오드 어레이는 인접하는 발광부 사이의 도전층 영역이 메사 에칭홈에 의해 제거되고, 또한 발광부의 광추출부에 스트라이프형의 전극이 형성되어 있으므로, 제1 전극 및 제2 전극 사이에 발광부를 경유하는 전류를 적극적으로 끌어들일 수 있다. 그러므로, 제1 전극 및 제2 전극 사이에서의 전류 경로를 양호한 효율로 광추출부 바로 아래로 안내하여, 내부 발광부의 활성층을 통과하는 전류 밀도가 커져 구동 전압을 올리지 않고 발광 출력을 증대시킬 수 있다. 이와 같은 발광 다이오드 어레이는 전자 사진 방식의 프린터 광원 등에 매우 적합하다.
[실시예]
[1] 발광 다이오드 어레이의 구조
도 1 및 도 2에 나타낸 바와 같이, 본 발명의 발광 다이오드 어레이는, 기판(10), 기판(10) 상에 형성된 복수개의 발광부(2), 각 발광부(2) 상면에 부분적으로 형성된 제1 전극(3), 및 발광부(2)에 근접하는 위치에서 도전층(11) 상에 형성된 제2 전극(4)을 가진다. 도시한 실시예에서는, 각 발광부(2)는 기판(10) 상에 균일하게 형성된 에피택셜층에 메사 에칭홈을 형성하고, 각각 독립된 에피택셜층부로 한 것이다.
(1) 기판
기판(10)은, 발광 다이오드용으로 사용할 수 있는 것이면 특히 한정되지 않고, 발광부와 전기적으로 절연할 수 있는 구조이면 된다. n형 기판에서도 p형 기판에서도 사용할 수 있고, 반절연성 GaAs 기판 등의 반절연성 기판 또는 절연성 기판을 사용해도 된다. 기판(10)과 도전층(11) 간에 언도프 GaAs층 등의 고저항층을 형성하여 절연할 수도 있고, 또 도전층(11)에 대하여 역극성을 가지는 반도체층을 형성하여 절연할 수도 있다.
(2) 발광부
기판(10)의 도전층(11) 상에 적층하는 화합물 반도체의 종류나 결정층의 두께는, 원하는 발광 파장 및 발광 출력에 따라 적당히 선택한다. 화합물 반도체로서는, 예를 들면 AlGaAs, AlGaInP 등을 사용할 수 있고. 발광부(2)는 제1 도전형의 클래드층, 활성층 및 제2 도전형의 클래드층으로 이루어지는 더블 헤테로 구조를 가지는 것이 바람직하고, 도전층 상에 형성한 에피택셜층을 메사 에칭홈에 의해 분할하여 이루어지는 것이 바람직하다.
도시한 실시예에서는, 본 발명의 발광 다이오드 어레이의 발광부(2)는, n형 GaAs 기판(10) 상에 p형 GaAs 도전층(11)을 통하여 순차 형성된 p형 AlGaAs 에칭 스토퍼층(12), p형 AlGaAs 클래드층(13), p형 AlGaAs 활성층(14), n형 AlGaAs 클래드층(15) 및 n형 GaAs 캡층(16)으로 이루어진다. n형 GaAs 캡층(16)은, 광추출부(9)의 영역에서는 에칭에 의해 제거되어 있다. Au배선층(5a, 5c)과의 쇼트 방지를 위해, 절연막(절연성의 PSG막)(17)이 캐소드 전극(3)을 제외하고 발광부(2)의 표면 전체를 덮고 있다. 그리고, 도 1 및 도 2의 상면도에 있어서는 편의상 절연성의 PSG막을 생략하고 있다.
상기 발광부(2) 중 발광에 직접 관여하는 영역은, 발광 파장에 대응하는 에너지 밴드 갭을 가지는 p형 AlGaAs 활성층(14)을, 그보다도 에너지 밴드 갭이 큰 p형 AlGaAs 클래드층(13)(제1 도전형의 클래드층) 및 n형 AlGaAs 클래드층(15)(제2 도전형의 클래드층)에 의해 협지한, 이른바 더블 헤테로 구조를 가진다.
(3) 전극 및 배선층
제1 및 제2 전극의 한쪽이 캐소드 전극이며, 다른 쪽이 애노드 전극이면 되고, 예를 들면 제1 전극에 대하여 말하면 캐소드 전극이라도 애노드 전극이라도 된다. 각 전극은 본딩 특성, 하층과의 오믹 접속 특성 및 밀착성이 양호한 것이 요구되므로, 복수개의 금속층으로 구성되는 것이 바람직하다. 또 각 전극은 산화물층을 가져도 되고, 최상층에는 본딩 특성이 양호한 Ti/Au, Mo/Au 등의 금속층을 가지는 것이 바람직하다. 예를 들면 애노드 전극에 AuZn/Ni/Au의 적층 전극을 사용하고, 캐소드 전극에 AuGe/Ni/Au 등의 적층 전극을 사용할 수 있다.
각 전극의 금속층은 저항 가열 증착법, 전자선 가열 증착법 등의 증착법으로 형성할 수 있고, 산화물층은 각종 공지의 성막 방법으로 형성할 수 있다. 금속층에는, 오믹성을 부여하기 위해 열처리(합금화)를 다시 행하는 것이 바람직하다.
도 1 및 도 2에 나타내는 실시예에서는, 각 발광부(2)의 메사 정상면에 캐소드 전극(3)이 형성되어 있고, 광추출부(9) 상에서의 캐소드 전극(3)의 형상은 복수개의 스트라이프 구조로 되어 있다. 이 발광 다이오드 어레이의 특징적인 요소는, n형 캡층(16)의 일부가 에칭에 의해 빗형상으로 제거되고, n형 AlGaAs클래드층(15) 상면의 일부가 빗형상으로 노출되어 광추출부(9)가 빗형상으로 형성되어 있는 점과, 빗형상으로 남은 n형 GaAs 캡층(16) 상면에 캐소드 전극(3)이 다시 오옴성 접합에 의해 빗형상으로 형성되어 있는 점에 있다. 예를 들면 도 1에 나타낸 바와 같이, 캐소드 전극(3)은 각 발광부(2) 상에 2개의 스트라이프 전극을 가진다. 이 스트라이프 전극은 이 예에 한정되지 않고, 도 3에 나타낸 바와 같이 여러 개의 스트라이프, 그물눈형 등으로 배치되어도 된다. 스트라이프 전극은 상기 캐소드 전극재 외에 고농도 반도체에 의해 형성해도 된다.
각 발광부(2)의 측면 및 캐소드 전극(3)의 주변부는 절연막(절연성 PSG막)(17)(도시하지 않음)으로 덮혀져 있다. 각 발광부(2)의 캐소드 전극(3)은 Au배선층(5c)의 일단측과 접속되어 있고, 각 Au배선층(5c)의 타단측은 본딩부(8c)의 각 본딩 패드(6c)를 형성하고 있다. 한편, 각 발광부(2)에 근접하는 위치에 공통 전극인 애노드 전극(4)이 p형 GaAs 도전층(11) 상에 밴드형으로 형성되고, 오옴 접촉되어 있다. 애노드 전극(4)은, Au배선층(5a)을 경유하여, 본딩 패드(6a)에 접속되어 있다.
(4) 메사 에칭홈
각각 독립된 발광부(2)를 형성하기 위해 메사 에칭홈은, 발광부(2)와 본딩부(8a, 8c)를 분리하는 제1 및 제3 메사 에칭홈부(21, 23)와 인접하는 발광부(2)를 분리하는 제2 메사 에칭홈부(22)를 가진다. 제1 메사 에칭홈부(21)는, 발광부(2)와 캐소드 전극(3) 측의 본딩부(8c) 사이에 형성되어 있고, 가장 깊은 부분(21')은 도전층(11)이 제거되어 있다. 제3 메사 에칭홈부(23)는, 발광부(2)와 애노드 전극(4) 측의 본딩부(8a) 사이에 형성되어 있고, 가장 깊은 부분(23')은 도전층(11)이 제거되어 있다. 제2 메사 에칭홈부(22) 중 가장 깊은 부분(22')은, 인접하는 발광부(2) 간의 도전층(11)이 제거되어 있다.
제1 메사 에칭홈부(21) 중 도전층(11)에 형성된 부분(21')은, 제2 메사 에칭홈부(22) 중 도전층(11)에 형성된 부분(22')과 일체적으로 연결되고, 전체적으로 빗형상을 하고 있다. 도시한 실시예에 의한 발광 다이오드 어레이의 다른 특징은, 제2 메사 에칭홈부(22) 중 도전층(11)에 형성된 부분(22')이, 인접하는 발광부(2) 간 중 광추출부(9) 간의 영역을 제외한 영역에 연장되어 있는 것이다. 따라서, 이 예에서는, 제2 메사 에칭홈부(22) 중 도전층(11)에 형성된 부분(22')의 선단은, 대략 광추출부(9)와 제1 전극(3)의 경계에 의해 정해지는 선에 위치하고 있다.
[2] 발광 다이오드 어레이의 동작
애노드 전극(4)과 오옴 접촉된 p형 GaAs 도전층(11)과 발광부(2) 상면에 형성된 캐소드 전극(3) 간에 전위차가 생기므로 전류 경로(19)는 반드시 발광부(2) 바로 아래의 p형 GaAs 도전층(11)을 통하고, 발광 영역 내의 p형 AlGaAs 활성층(14)으로부터 광 L이 발생한다. 발생한 광 L은 광추출부(9)로부터 외부로 꺼내진다.
선원의 발광 다이오드 어레이와 같이 애노드 전극(4)으로부터 캐소드 전극(3)에 안내되는 전류 경로 중, 발광에 기여하지 않는 스니크 전류 경로는, 제2 메사 에칭홈부(22) 중 도전층(11)에 형성된 부분(22')에 의해 저지된다. 한편, 스트라이프 전극(3a)에 의해 끌어 들일 수 있는 스니크 전류(20)는 발광부(2)를 경유하므로 내부 발광 효율이 향상된다. 이로써 발광부(2)의 p형 AlGaAs 활성층(14)을 통과하는 전류 경로(19)의 전류 밀도가 증대하고, 그에 따라 추출할 수 있는 광량도 증가한다. 도시한 구조의 발광 다이오드 어레이에서는, 구동 전압을 상승시키지 않고 선원의 발광 다이오드 어레이의 약 1.5배의 발광 출력을 얻을 수 있다.
발광 다이오드 어레이의 광 출력을 보다 향상시키기 위해, 전류를 캐소드 전극(3)으로부터 광추출부(9)의 하부 영역으로 유인해도 된다. 이 경우, 캐소드 전극(3)의 바로 아래로 전류 저지층을 형성하고, 광추출부(9)의 바로 아래에 전류 확산층을 형성한다. 전류 확산층은 발광 파장의 흡수가 적도록, 비(비(比))저항이 작은 화합물에 의해 형성한다. 이 구성에 의하면 전류는 전류 저지층에 의해 캐소드 전극(3)으로부터 광추출부(9)의 하부 영역에 안내되어 전류 확산층에 의해 광추출부(9)의 영역 전체에 균일하게 확산되어 발광부(2)를 통과한다.
[3] 발광 다이오드 어레이의 제조 방법
본 발명의 발광 다이오드 어레이는, (a)제2 메사 에칭홈부(22)의 부분(22')에 의해 발광부(2) 간의 도전층(11)을 제거하고, (b)캐소드 전극(3)을 스트라이프형(빗형상) 등의 개구 형상으로 남은 n형 GaAs 캡층(16) 상면에, 다시 오옴성 접합에 의해 캡층(16)과 같은 형상으로 형성하는 이외에는, 선원과 같은 방법에 의해 제조할 수 있다. 바람직한 제조예로서는, 먼저 유기 금속 기상 성장법(MOVPE법)에 의해 n형 GaAs 기판(10) 상면에, p형 GaAs 도전층(11)(캐리어 농도: 4×1019cm-3, 두께: 1μm), p형 AlGaAs 에칭 스토퍼층(12)(캐리어 농도: 3×1019cm-3, 두께:0.1μm), p형 AlGaAs 클래드층(13)(캐리어 농도: 1×1018cm-3, 두께 1μm), p형 AlGaAs 활성층(14)(캐리어 농도: 1×1018cm-3, 두께: 1μm), n형 AlGaAs 클래드층(15)(캐리어 농도: 2×1018cm-3, 두께: 3μm), 및 n형 GaAs 캡층(16)(캐리어 농도: 1×1018cm-3, 두께: 0.5μm)를 순차 성장시킨다.
형성한 결정층에 웨트 에칭을 선택적으로 행한다. 먼저 캐소드 전극(3)과 접촉되는 부분을 남겨 발광부(2)의 n형 GaAs 캡층(16)을 제거하고, 광추출부(9)를 형성한다. 다음에 도 4 (a)~(c)에 나타낸 바와 같이, p형 GaAs 도전층(11)이 노출되는 깊이로 제1 ~제3 메사 에칭홈(21)~(23)을 형성하여, p형 GaAs 도전층(11) 상의 에피택셜층을 복수개의 발광부(2)로 분할하는 동시에, 발광부(2)와 본딩부(8a, 8c)를 분리한다.
또한 도 5 (a)~(c)에 나타낸 바와 같이, 제1 메사 에칭홈부(21)의 일부를 깊게 하여, p형 GaAs 도전층(11) 중 발광부(2)와 본딩부(8c) 사이의 영역을 제거하는 홈부(21')를 형성하는 동시에, 제3 메사 에칭홈부(23)의 일부를 깊게 하여, p형 GaAs 도전층(11) 중 발광부(2)과 본딩부(8a) 사이의 영역을 제거하는 홈부(23')를 형성한다. 또 제2 메사 에칭홈부(22) 중 광추출부(9)의 사이를 제외한 영역에 연장되는 부분(22')을, 도전층(11)을 제거하는 깊이로 한다. 이 때 n형 GaAs 기판(10)도 약간 에칭되도록 제1 ~제3 메사 에칭홈부(21)~(23)의 가장 깊은 부분 즉 최심부(21')~(23')의 깊이를 설정하면, 에칭 오차가 있어도 최심부(21')~(23')에의해 도전층(11)이 잔류하지 않는다.
발광 다이오드 어레이의 상면 전체를 덮도록 화학 기상 성장법(CVD법)에 의해 PSG막(17)을 성장시킨 후, 캐소드 전극(3) 및 애노드 전극(4)의 부분만 플루오르화 수소산에 의해 제거하고, 캐소드 전극(3)용의 AuGe/Ni/Au를 증착한다. 그 다음에 애노드 전극(4)용의 AuZn/Ni/Au를 증착하고, 캐소드 전극(3) 및 애노드 전극(4)을 형성한다. CVD법에 의해 절연막(PSG막)(17)을 성장시킨 후, 캐소드 전극(3), 애노드 전극(4) 상부에 컨택트공(17c, 17a)의 부분만 플루오르화 수소산에 의해 제거하고, 각 본딩부(8c, 8a)까지 연장되는 Au배선층(5c, 5a)을 형성한다. 도 6 (a)~(c)는 각 전극을 형성한 발광 다이오드 어레이의 단일 셀을 나타내지만, 간단화를 위해 PSG막(17) 및 Au배선층(5a, 5c)을 생략하고 있다. 또 도 7은 도 6의 단일 셀을 복수개 가지는 발광 다이오드 어레이의 상면을 나타내지만, 역시 간단화를 위해 PSG막(17) 및 Au배선층(5a, 5c)을 생략하고 있다. 도 7은 스트라이프 전극(3a)과 제1 및 제2 메사 에칭홈부(21) 및 (22)의 최심부(21') 및 (22')로 이루어지는 빗형상의 홈의 배치를 명시하고 있다.
전술한 바와 같이, 본 발명의 발광 다이오드 어레이는 인접하는 발광부 사이의 도전층 영역이 메사 에칭홈에 의해 제거되고, 또한 발광부의 광추출부에 스트라이프형의 전극이 형성되어 있으므로, 제1 전극 및 제2 전극 사이에 발광부를 경유하는 전류를 적극적으로 끌어들일 수 있다. 그러므로, 제1 전극 및 제2 전극 사이에서의 전류 경로를 양호한 효율로 광추출부 바로 아래로 안내하여, 내부 발광부의활성층을 통과하는 전류 밀도가 커져 구동 전압을 올리지 않고 발광 출력을 증대시킬 수 있다. 이와 같은 발광 다이오드 어레이는 전자 사진 방식의 프린터 광원 등에 매우 적합하다.

Claims (8)

  1. 기판 상에 형성된 도전층과,
    상기 도전층 상에 형성된, 각각 독립된 복수개의 발광부와,
    상기 각 발광부 상면의 적어도 일부에 형성된 제1 전극과,
    상기 발광부에 근접하여 상기 도전층 상에 형성된 제2 전극을 포함하고,
    상기 제2 전극은 복수개의 상기 발광부를 동작시키는 공통 전극이며, 상기 도전층 중 상기 발광부로의 전류 경로로 되는 영역은 남아있고 인접하는 발광부 사이의 영역이 제거된 발광 다이오드 어레이.
  2. 제1항에 있어서,
    상기 각각 독립된 복수개의 발광부를 형성하기 위해 상기 발광부와 본딩부를 분리하는 제1 및 제3 메사 에칭홈부와, 상기 발광부 사이를 분리하는 제2 메사 에칭홈부를 추가로 포함하고, 상기 제2 메사 에칭홈부에 의해 상기 발광부 사이의 도전층이 제거되어 있어, 상기 제1 전극과 상기 제2 전극 사이에서 전류 경로가 제어되는 것을 특징으로 하는 발광 다이오드 어레이.
  3. 제2항에 있어서,
    상기 발광부는 광추출부를 가지고, 상기 제2 메사 에칭홈부 중 상기 도전층에 형성된 부분은 상기 광추출부 사이의 영역을 제외한 인접 발광부 사이의 영역에존재하는 것을 특징으로 하는 발광 다이오드 어레이.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 메사 에칭홈부 중 상기 도전층에 형성된 부분과, 상기 제2 메사 에칭홈부 중 상기 도전층에 형성된 부분은 일체적인 빗형상(comb-shaped)의 홈을 형성하고 있는 것을 특징으로 하는 발광 다이오드 어레이.
  5. 제4항에 있어서,
    상기 제2 메사 에칭홈부 중 상기 도전층에 형성된 부분은 상기 제1 메사 에칭홈부 중 상기 도전층에 형성된 부분으로부터 각 발광부 상의 상기 제1 전극과 상기 광추출부의 경계에 의해 정해지는 선까지 연장되어 있는 것을 특징으로 하는 발광 다이오드 어레이.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 전극의 각각은 단일 또는 복수개의 소정 폭을 가지는 스트라이프 전극인 것을 특징으로 하는 발광 다이오드 어레이.
  7. 제6항에 있어서,
    상기 스트라이프 전극은 연결 전극에 의해 서로 연결됨으로써 그물눈형으로 형성되어 있는 것을 특징으로 하는 발광 다이오드 어레이.
  8. 제6항 또는 제7항에 있어서,
    상기 스트라이프 전극은 고농도 반도체층에 의해 형성되어 있는 것을 특징으로 하는 발광 다이오드 어레이.
KR1020040015118A 2003-03-07 2004-03-05 발광 다이오드 어레이 KR20040081019A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003062153 2003-03-07
JPJP-P-2003-00062153 2003-03-07

Publications (1)

Publication Number Publication Date
KR20040081019A true KR20040081019A (ko) 2004-09-20

Family

ID=32923655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040015118A KR20040081019A (ko) 2003-03-07 2004-03-05 발광 다이오드 어레이

Country Status (4)

Country Link
US (1) US7034340B2 (ko)
KR (1) KR20040081019A (ko)
CN (1) CN1527642A (ko)
TW (1) TWI220798B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879840B2 (en) 2005-08-25 2011-02-01 The Trustees Of Columbia University In The City Of New York Agents for preventing and treating disorders involving modulation of the RyR receptors
US7718644B2 (en) 2004-01-22 2010-05-18 The Trustees Of Columbia University In The City Of New York Anti-arrhythmic and heart failure drugs that target the leak in the ryanodine receptor (RyR2) and uses thereof
US8022058B2 (en) 2000-05-10 2011-09-20 The Trustees Of Columbia University In The City Of New York Agents for preventing and treating disorders involving modulation of the RyR receptors
US8710045B2 (en) 2004-01-22 2014-04-29 The Trustees Of Columbia University In The City Of New York Agents for preventing and treating disorders involving modulation of the ryanodine receptors
NL1027961C2 (nl) * 2005-01-05 2006-07-06 Lemnis Lighting Ip Gmbh Elektrische schakeling, gebruik van een halfgeleidercomponent en werkwijze voor het vervaardigen van een halfgeleidercomponent.
KR100674835B1 (ko) * 2005-02-28 2007-01-26 삼성전기주식회사 다파장 반도체 레이저 제조방법
JP4359263B2 (ja) * 2005-05-18 2009-11-04 ローム株式会社 半導体発光装置
EP1897151A4 (en) * 2005-06-22 2010-03-10 Seoul Opto Device Co Ltd ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
US7704990B2 (en) 2005-08-25 2010-04-27 The Trustees Of Columbia University In The City Of New York Agents for preventing and treating disorders involving modulation of the RyR receptors
DE112006002927B4 (de) 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
JP4770513B2 (ja) * 2006-02-27 2011-09-14 豊田合成株式会社 発光素子およびその製造方法
JP4255480B2 (ja) * 2006-04-26 2009-04-15 株式会社沖データ 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드
KR20100076083A (ko) 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5195452B2 (ja) * 2009-01-22 2013-05-08 ソニー株式会社 発光素子
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101761386B1 (ko) * 2010-10-06 2017-07-25 엘지이노텍 주식회사 발광 소자
US8723206B2 (en) * 2011-09-09 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device with contact hole passing through active layer
CN102368516A (zh) * 2011-10-10 2012-03-07 映瑞光电科技(上海)有限公司 高压led器件及其制造方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102018106970A1 (de) 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN113454857A (zh) * 2019-02-26 2021-09-28 新唐科技日本株式会社 半导体激光装置以及半导体激光元件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489817A (en) * 1991-04-19 1996-02-06 Scitex Corporation Ltd. Electron-optical terminal image device based on a cold cathode
JP2000323750A (ja) 1999-05-10 2000-11-24 Hitachi Cable Ltd 発光ダイオードアレイ
JP3587118B2 (ja) * 2000-02-24 2004-11-10 日本電気株式会社 プラズマディスプレイパネル
US7194013B2 (en) * 2001-07-02 2007-03-20 Nichia Corporation GaN semiconductor laser device, and optical disk information system using the laser device
JP2003209280A (ja) 2002-01-11 2003-07-25 Hitachi Cable Ltd 発光ダイオードアレイ

Also Published As

Publication number Publication date
CN1527642A (zh) 2004-09-08
US7034340B2 (en) 2006-04-25
US20040173802A1 (en) 2004-09-09
TW200418205A (en) 2004-09-16
TWI220798B (en) 2004-09-01

Similar Documents

Publication Publication Date Title
KR20040081019A (ko) 발광 다이오드 어레이
US6730936B2 (en) Light-emitting diode array
KR100644954B1 (ko) 발광 다이오드 어레이
JP4595012B2 (ja) 半導体発光装置、光プリントヘッド、および画像形成装置
JP2009164640A (ja) エッジエミッティングレーザのモノリシックアレイ
US5061974A (en) Semiconductor light-emitting device of array type
EP3794694B1 (en) Low current, high power laser diode bar
JP4484039B2 (ja) 発光ダイオードアレイ
US7504772B2 (en) Light-emitting diode array
US20110002354A1 (en) Semiconductor laser device
JP4470819B2 (ja) 光素子
JP2000323750A (ja) 発光ダイオードアレイ
US6881978B2 (en) Semiconductor epitaxial structure and semiconductor light-emitting device
JP2004297052A (ja) 発光ダイオードアレイ
JP2002009331A (ja) 発光ダイオードアレイ
JPH1041583A (ja) 半導体発光装置
JP2001077411A (ja) 発光ダイオードアレイおよびその製造方法
JP2001168394A (ja) 発光ダイオードアレイ
JP2002314133A (ja) 発光ダイオードアレイとその製造方法
US20030122135A1 (en) Light emitting semiconductor device
JP4126757B2 (ja) 半導体発光装置およびｌｅｄアレイ
JP3891833B2 (ja) 半導体装置及びｌｅｄアレイ
JP4947945B2 (ja) 発光ダイオードアレイ
JP2006216668A (ja) 発光ダイオードアレイ
JPS61194886A (ja) 半導体レ−ザ素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid