KR20040063788A - 전원 발생 회로, 표시 장치 및 휴대 단말 장치 - Google Patents

전원 발생 회로, 표시 장치 및 휴대 단말 장치 Download PDF

Info

Publication number
KR20040063788A
KR20040063788A KR10-2003-7009996A KR20037009996A KR20040063788A KR 20040063788 A KR20040063788 A KR 20040063788A KR 20037009996 A KR20037009996 A KR 20037009996A KR 20040063788 A KR20040063788 A KR 20040063788A
Authority
KR
South Korea
Prior art keywords
comparator
voltage
circuit
voltage dividing
period
Prior art date
Application number
KR10-2003-7009996A
Other languages
English (en)
Other versions
KR100906879B1 (ko
Inventor
노보루 도요자와
요시하루 나까지마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040063788A publication Critical patent/KR20040063788A/ko
Application granted granted Critical
Publication of KR100906879B1 publication Critical patent/KR100906879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Abstract

전원 발생 회로, 이것을 탑재한 표시 장치 및 해당 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치이다. 차지펌프 회로(31), 분압 회로(32) 및 조정 회로(33)를 갖는 DC-DC 컨버터에서, 인에이블 펄스 enb에 기초한 PchMOS트랜지스터(Qp21, Qp22, Qp31)의 온/오프 제어에 의해 조정 기간에서만 분압 회로(32) 및 비교기(41)를 액티브 상태로 하고, 그 이외의 기간에서는 비액티브 상태로 함으로써, 조정 동작에 필요한 일정 기간에서만 분압 저항(R1, R2) 및 비교기(41)에 전류를 흘려, 분압 저항(R1, R2) 및 비교기(41)에 항상 전류를 흘림에 따른 소비 전력의 손실을 억제할 수 있다.

Description

전원 발생 회로, 표시 장치 및 휴대 단말 장치{POWER GENERATION CIRCUIT, DISPLAY APPARATUS, AND CELLULAR TERMINAL APPARATUS}
최근, 휴대 전화기나 PDA(Personal Digital Assistants) 등의 휴대 단말 장치의 보급이 현저하다. 이들 휴대 단말 장치의 급속한 보급의 요인 중 하나로서, 그 출력 표시부로서 탑재되는 표시 디바이스, 일반적으로는 액정 표시 장치를 예로 들 수 있다. 그 이유는 액정 표시 장치가 원리적으로 구동하기 위한 전력을 그다지 필요로 하지 않는 특성을 가지며, 저소비 전력의 표시 디바이스이기 때문이다.
휴대 단말 장치에서는 주전원으로서 단일 전원 전압의 배터리가 이용된다. 이에 대하여, 액정 표시 장치에서 화소가 행렬형상으로 배열되어 이루어지는 화소부를 구동하는 수평 구동계에서는, 논리부와 아날로그부가 다른 전압값의 전원 전압을 이용하고, 또한 각 화소를 행 단위로 선택 구동하는 수직 구동계에서는 수평 구동계측보다도 절대값이 큰 전원 전압이 이용된다. 따라서, 액정 표시 장치를 구동하는 데 있어서 전압값이 다른 복수의 전원 전압을 준비할 필요가 있다.
여기서, 복수의 전원 전압마다 전원 발생 회로를 준비하는 것은, 액정 표시 장치 전체의 구성이 복잡해짐과 함께 고비용이 되고, 더 나아가서는 이것을 탑재하는 휴대 단말 장치의 컴팩트화, 저비용화의 방해가 된다. 따라서, 예를 들면 휴대 단말 장치에 탑재되는 액정 표시 장치에는 배터리의 전원 전압에 기초하여, 이것과 전압값이 다른 전원 전압을 발생하는 전원 발생 회로, 소위 DC-DC 컨버터가 이용된다.
DC-DC 컨버터로서는, 종래 여러가지의 타입이 알려져 있다. 그 하나로서, 차지펌프형 DC-DC 컨버터가 있다. 차지펌프형 DC-DC 컨버터는 종래 일반적으로 알려져 있는 인덕터를 이용한 것에 비하여, 외부 부착 부품으로서 인덕터를 사용하지 않아도 되기 때문에, 휴대 단말 장치의 소형화에 기여할 수 있다는 이점을 갖는다. 또한, 차지펌프형 DC-DC 컨버터로서 출력 전위의 조정 기능을 갖는 것도 알려져 있다.
그런데, 휴대 단말 장치에 탑재되는 액정 표시 장치에서는 일회의 충전으로 배터리를 장시간 사용 가능하게 하기 위해서, 구동 전압의 저전압화나 구동 주파수의 저주파수화에 의해 저소비 전력화가 진행되고 있다. 그러나, 이 종류의 용도의 액정 표시 장치에서는 종래 이용하였던 상기 조정 기능을 갖는 DC-DC 컨버터가 조정의 전압 비교 시 이외에도 전압 비교에 이용하는 분압 저항에 전류를 흘리는 구성으로 되어 있기 때문에, 소비 전력의 손실분이 크고 저효율이었다. 따라서, 특히 휴대 전화기나 PDA 등의 휴대 단말 장치로의 용도를 고려한 경우, 휴대 단말 장치의 저소비 전력화를 더 추진해가는데 있어서, 액정 표시 장치 자체의 소비 전력 저감은 중요한 해결 과제가 된다.
본 발명은 상기 과제에 감안하여 이루어진 것으로, 그 목적으로 하는 바는 소비 전력의 손실분을 억제하고, 장치 전체의 저소비 전력화를 가능하게 한 전원 발생 회로, 이것을 탑재한 표시 장치 및 해당 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치를 제공하는 데 있다.
<발명의 개시>
본 발명은 회로 출력 전압을 분압하는 분압 회로 및 비교기 중 적어도 한쪽을 일정 기간만 액티브 상태로 하도록 함으로써, 분압 저항이나 비교기에 항상 전류를 흘리는 것에 따른 소비 전력의 손실을 억제하고, 고효율화할 수 있기 때문에, 장치 전체의 저소비 전력화가 가능해진다.
본 발명은 전원 발생 회로, 표시 장치 및 휴대 단말 장치에 관한 것으로, 특히 임의의 전압값의 전원 전압을 기초로 이것과 전압값이 다른 전원 전압을 발생하는 전원 발생 회로, 이것을 탑재한 표시 장치 및 해당 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치에 관한 것이다.
도 1은 본 발명의 일 실시 형태에 따른 액정 표시 장치의 전체 구성의 개략을 도시하는 블록도.
도 2는 화소 회로의 회로 구성의 일례를 도시하는 회로도.
도 3은 3시분할 구동의 셀렉터 회로의 개념도.
도 4는 DC-DC 컨버터의 제1 회로예를 도시하는 회로도.
도 5는 제1 회로예에 따른 DC-DC 컨버터의 동작 설명을 위한 타이밍차트.
도 6은 DC-DC 컨버터의 제2 회로예를 도시하는 회로도.
도 7은 DC-DC 컨버터의 제3 회로예를 도시하는 회로도.
도 8은 제3 회로예에 따른 DC-DC 컨버터의 동작 설명을 위한 타이밍차트.
도 9는 본 발명에 따른 휴대 전화기의 구성의 개략을 도시하는 외관도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명한다. 도 1은 본 발명의 일 실시 형태에 따른 액정 표시 장치의 전체 구성의 개략을 도시하는 블록도이다.
도 1에서 알 수 있듯이, 본 실시 형태에 따른 액정 표시 장치는, 액정 셀을 포함하는 화소 회로가 행렬형상으로 배열되어 이루어진 화소부(11)와, 이 화소부(11)의 각 화소 회로를 행 단위로 선택 구동하는 수직 구동 회로(12)와, 이 수직 구동 회로(12)에 의해 선택 구동된 행의 화소에 대하여 셀렉터 구동 방식에 의한 구동 제어 하에 선택적으로 화상 신호를 공급하는 셀렉터 회로(13)와, 내부 회로 전원 전압 VDD에 기초하여 예를 들면 마이너스 전원 전압 VSS를 발생하는 전원 발생 회로인 DC-DC 컨버터(14)를 구비한 구성으로 되어 있다.
여기서, 본 실시 형태에 따른 액정 표시 장치는, 수직 구동 회로(12), 셀렉터 회로(13) 및 DC-DC 컨버터(14)가, 화소부(11)가 형성된 기판(이하, 액정 표시 패널이라고 칭함)(15) 상에 일체적으로 형성된 구동 회로 일체형의 구성으로 되어 있다. 액정 표시 패널(15)은 각 화소 회로의 스위칭 소자, 예를 들면 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된 TFT 기판과, 컬러필터나 대향 전극 등이 형성된 대향 기판이 중첩되고, 이들 2장의 투명 절연 기판(예를 들면, 유리 기판) 간에 액정 재료가 밀봉된 구조로 되어 있다.
화소부(11)에는 n행 m열의 화소 배열에 대하여 n개의 주사선(16-1∼16-n) 및 m개의 신호선(17-1∼17-m)이 매트릭스 형상으로 배선되고, 그 교차 부분에 화소 회로가 배치되어 있다. 화소 회로는, 예를 들면 도 2에 도시한 바와 같이 화소 선택을 이루는 스위칭 소자, 예를 들면 박막 트랜지스터(21)와, 이 박막 트랜지스터(21)의 드레인에 일단이 접속된 유지 용량(22)과, 박막 트랜지스터(21)의 드레인에 화소 전극이 접속된 액정 용량(액정 셀)(23)을 갖는 구성으로 되어 있다.
여기서, 액정 용량(23)은, 박막 트랜지스터(21)로 형성되는 화소 전극과, 이에 대향하여 형성되는 대향 전극 간에 생기는 용량을 의미한다. 박막 트랜지스터(21)는 그 소스가 신호선(17-1∼17-m)에 접속되고, 그 게이트가 주사선(16-1∼16-n)에 접속된다. 유지 용량(22)의 타단에는 일정한 전위 Cs가 인가된다. 액정 용량(23)의 대향 전극에는 공통 전압 VCOM이 인가된다.
또, 여기서는 화소 회로로서 기본적인 회로 구성을 예로 들어 나타내었지만, 이에 한정되는 것은 아니고, 예를 들면 화소 회로마다 메모리를 갖고, 아날로그 화상 신호에 의한 통상의 표시와 메모리에 저장한 디지털 화상 데이터에 의한 정지 화상 표시와의 혼재 표시에 대응 가능한 구성이어도 된다.
수직 구동 회로(12)는, 예를 들면 시프트 레지스터 등에 의해 구성되고, 화소부(11)의 주사선(16-1∼16-n)에 대하여 순서대로 주사 펄스를 부여하여 각 화소 회로를 행 단위로 순서대로 선택함으로써 수직 주사를 행한다. 본 예에서는 수직 구동 회로(12)를 화소부(11)의 한쪽측에만 배치하는 구성으로 하였지만,화소부(11)의 좌우 양측에 배치하는 구성을 채용하는 것도 가능하다. 이 좌우 양측 배치의 구성을 채택함으로써, 주사선(16-1∼16-n)에 의해 각 화소 회로에 행 단위로 전송되는 주사 펄스의 지연을 방지할 수 있는 효과가 있다.
여기서, 본 실시 형태에 따른 액정 표시 장치에서는, 액정 표시 패널(15)의 신호선(17-1∼17-m)의 구동에 셀렉터 구동 방식(시분할 구동 방식)을 이용한다. 그 때문에, 화소부(11)에서, 신호선(17-1∼17-m)을 서로 인접한 복수개씩을 조로 하고 있다. 일례로서, 화소 회로가 수평 방향으로, 예를 들면 B(청), G(초록), R(적)이 반복하여 배열되어 있는 컬러 대응의 액정 표시 패널(15)인 경우에는 신호선(17-1∼17-m)에 대하여 서로 인접하는 3개씩(BGR)이 조가 된다. 즉, 본 예의 경우에는 3시분할 구동이 된다.
한편, 셀렉터 회로(13)에는 액정 표시 패널(15) 외부에 형성된 드라이버 IC(18)로부터, m개의 신호선(17-1∼17-m)에 대하여 m/3 채널분의 컬러 화상 신호가 공급된다. 즉, 드라이버 IC(18)는 각 채널로부터 대응하는 각 조의 3개의 신호선에 제공하는 BGR의 각 신호를 시계열로 출력한다. 이에 대하여, 셀렉터 회로(13)는 드라이버 IC(18)로부터 각 채널마다 출력되는 시계열의 신호를 시분할로 샘플링하여 각 조의 3개의 신호선에 순차 공급한다.
도 3은 3시분할 구동의 셀렉터 회로(13)의 개념도이다. 도 3에서 알 수 있듯이, 셀렉터 회로(13)는 드라이버 IC(18)의 1개의 출력선과 각 조의 3개의 신호선과의 사이에 접속되고, 이들 3개의 신호선에 주어지는 신호를 시분할로써 샘플링하는 3개의 아날로그 스위치 SW1, SW2, SW3으로 이루어지는 셀렉터(13-1∼13-k)(k=m/3)를 드라이버 IC(18)의 각 출력선에 대응하여 갖는 구성으로 되어 있다.
여기서, 드라이버 IC(18)로부터 1개의 출력선에 대하여 BGR의 3 화소분의 신호가 시계열로 출력되면, 이 BGR의 시계열의 신호가 3개의 아날로그 스위치 SW1, SW2, SW3에 의한 시분할 구동에 의해 3개의 신호선에 순차 할당되어 공급된다. 3개의 아날로그 스위치 SW1, SW2, SW3은 셀렉터 펄스 SELB, SELG, SELR에 의해 온/오프 구동된다.
본 발명에서는, DC-DC 컨버터(14)의 구체적인 구성을 특징으로 한다. 이하에 DC-DC 컨버터(14)의 구성 및 동작에 대하여 설명한다. 또, 여기서는 액정 표시 패널(15)에 탑재되어 있는 회로에서 이용하는 전원 전압을 내부 회로 전원 전압(VDD)으로 칭한다.
[DC-DC 컨버터의 제1 회로예]
도 4는 DC-DC 컨버터(14)의 구체적인 회로예(제1 회로예)를 도시하는 회로도이다. 도 4에서 알 수 있듯이, 본 회로예에 따른 DC-DC 컨버터(14)는 차지펌프 회로(31), 분압 회로(32) 및 조정 회로(33)를 갖는 구성으로 되어 있다. 이하에, 각 회로 부분의 구성 및 동작에 대하여 상세히 설명한다.
(차지펌프 회로의 구성)
우선, 차지펌프 회로(31)의 구성에 대하여 설명한다. 차지펌프 회로(31)는 PchMOS 트랜지스터 Qp11, NchMOS 트랜지스터 Qn11, 컨덴서 C11, C12, 다이오드 D11, NchMOS 트랜지스터 Qn12, PchMOS 트랜지스터 Qp12, Qp13 및 부하 컨덴서 C13을 갖고, 클럭 펄스 발생원(34)으로부터 AND 회로(35)를 통해 공급되는 클럭 펄스ck에 동기하여 충방전 동작을 반복하는 구성으로 되어 있다.
이 차지펌프회로(31)에서, PchMOS 트랜지스터 Qp11 및 NchMOS 트랜지스터 Qn11은 내부 회로 전원 VDD와 접지(GND) 사이에 직렬로 접속되고, 또한 각 게이트가 공통으로 접속됨으로써 CMOS 인버터를 구성한다. 컨덴서 C11은 그 일단이 MOS 트랜지스터 Qn11, Qp11의 드레인 공통 접속점에 접속되어 있다.
NchMOS 트랜지스터 Qn12는 그 드레인이 컨덴서 C11의 타단에, 그 소스가 회로 출력단 OUT에 각각 접속되어 있다. 부하 컨덴서 C13은 회로 출력단 OUT과 접지 사이에 접속되어 있다. PchMOS 트랜지스터 Qp12는 그 소스가 컨덴서 C11의 타단에, 그 드레인이 접지에 각각 접속되어 있다. 이들 MOS 트랜지스터 Qn12, Qp12는 각 게이트에 후술하는 스위칭 펄스가 인가됨으로써 온(도통) 상태가 되는 스위칭 소자로서 기능한다.
컨덴서 C12는 그 일단이 MOS 트랜지스터 Qn11, Qp11의 게이트 공통 접속점에 접속되어 있다. 다이오드 D11은 그 애노드가 컨덴서 C12의 타단에, 그 캐소드가 접지에 각각 접속되어 있다. 이 다이오드 D11은 회로의 기동 시에 MOS 트랜지스터 Qn12, Qp12의 각 게이트에 인가되는 스위칭 펄스 전압을 다이오드 클램프하는 작용을 한다. MOS 트랜지스터 Qp13은 그 소스가 컨덴서 C12의 타단에, 그 드레인이 접지에 각각 접속되어 있다.
MOS 트랜지스터 Qp13의 게이트에는 클램프 펄스 발생원(36)에서 발생되는 클램프 펄스 clp가 레벨 시프터(37)를 개재하여 공급된다. MOS 트랜지스터 Qp13은, 그 게이트에 클램프 펄스 clp가 인가됨으로써, MOS 트랜지스터 Qn12, Qp12의 게이트에 인가하는 스위칭 펄스 전압을 접지 전압 GND에 클램프하는 작용을 한다.
레벨 시프터(37)는 내부 회로 전원 전압 VDD를 플러스측 전원 전압, 회로 출력단 OUT에 도출되는 회로 출력 전압 VSS를 마이너스측 전원 전압으로 하고, 클램프 펄스 발생원(36)에서 발생되는 제1 진폭 전압(VDD-0V)의 클램프 펄스를, 제2 진폭 전압(VDD-VSS)의 클램프 펄스로 레벨 시프트하여 PchMOS 트랜지스터 Qp13의 게이트에 제공한다. 이에 의해, PchMOS 트랜지스터 Qp13의 스위칭 동작을 보다 확실하게 행할 수 있게 된다.
(차지펌프 회로의 동작)
여기서, 상기 구성의 차지펌프 회로(31)의 동작에 대하여 설명한다. 전원 투입 시(회로 기동 시)에는, 클럭 펄스 발생원(34)에서 발생되는 클럭 펄스가 AND 회로(35)를 통해서 스위칭 펄스로서 공급되면, 그 스위칭 펄스에 기초한 컨덴서 C12의 출력 전위는 우선 다이오드 D11에 의해 접지 레벨로부터 다이오드 D11의 임계값 전압 Vth분만큼 레벨 시프트한 전위로 클램프된다. 그리고, 스위칭 펄스가 저레벨(OV)일 때에는 PchQp11, Qp12가 도통 상태가 되기 때문에, 컨덴서 C11이 충전된다. 이 때, NchMOS 트랜지스터 Qn11이 비도통 상태에 있기 때문에, MOS 트랜지스터 Qp11, Qn11의 드레인 공통 접속점의 전위가 VDD 레벨이 된다.
계속해서, 스위칭 펄스가 고레벨(VDD 레벨)이 되면, NchMOS 트랜지스터 Qn11, Qn12가 도통 상태가 되고, MOS 트랜지스터 Qp11, Qn11의 드레인 공통 접속점의 전위가 접지 레벨(OV)이 되기 때문에, 컨덴서 C11의 출력단의 전위가 -VDD 레벨이 된다. 이 전위(-VDD)가 그대로 NchMOS 트랜지스터 Qn12를 통하여 회로 출력단OUT으로부터 회로 출력 전압 VSS로서 도출된다.
다음에, 회로 출력 전압 VSS가 어느 정도 상승하면(기동 프로세스 종료 시), 클램프 펄스 clp를 레벨 시프트하기 위한 레벨 시프터(37)가 동작을 시작한다. 레벨 시프터(37)가 동작하기 시작하면, 클램프 펄스 발생원(36)에서 발생된 진폭 전압 VDD-0V의 클램프 펄스 clp는 레벨 시프터(37)에서 진폭 전압 VDD-VSS의 클램프 펄스에 레벨 시프트되고, 그런 후에 PchMOS 트랜지스터 Qp13의 게이트에 인가된다.
이 때, 클램프 펄스의 저레벨이 회로 출력 전압 VSS, 즉 -VDD 레벨이기 때문에, PchMOS 트랜지스터 Qp13이 확실하게 도통 상태가 된다. 이에 의해, 다이오드 D11의 애노드의 전위는 접지 레벨로부터 다이오드 D11의 임계값 전압 Vth분만큼 시프트한 전위는 아니고, 접지 레벨로 클램프된다. 이에 의해, 이후의 펌핑 동작에 있어서, 특히 PchMOS 트랜지스터 Qp12에 대하여 충분한 구동 전압이 얻어진다.
이에 의해, pchMOS 트랜지스터 Qp12에서 충분한 스위칭 전류가 얻어지게 되기 때문에, 안정된 DC-DC 변환 동작이 행해지게 됨과 함께, 변환 효율을 향상시킬 수 있다. 특히, PchMOS 트랜지스터 Qp12의 트랜지스터 사이즈를 크게 하지 않아도, 충분한 스위칭 전류를 얻을 수 있기 때문에, 소면적의 회로 규모로써 전류 용량이 큰 DC-DC 컨버터를 실현할 수 있다. 그 효과는 임계치 전압 Vth가 큰 트랜지스터, 예를 들면 TFT(박막 트랜지스터)를 이용한 경우에 특히 크다.
(분압 회로의 구성)
다음에, 분압 회로(32)의 구성에 대하여 설명한다. 이 분압 회로(32)는 도 4에서부터 알 수 있듯이, 서로 직렬로 접속된 분압 저항 R1, R2와, 이들 저항 R1,R2에 대하여 직렬로 접속된 스위치 소자, 예를 들면 PchMOS 트랜지스터 Qp21, Qp22를 갖는 구성이 된다. PchMOS 트랜지스터 Qp21은 기준 전위점(본 예에서는, 내부 회로 전원 VDD)과 저항 R1의 일단 사이에 접속되어 있다. PchMOS 트랜지스터 Qp22는 저항 R2의 일단과 회로 출력단 OUT 사이에 접속되어 있다.
이 분압 회로(32)에서, 본 예에서는 분압 저항 R1, R2는 각 저항값이 같아지도록 설정되어 있다. 이에 의해, 회로 출력단 OUT으로 도출되는 마이너스측 전원 전압 VSS가 -VDD 레벨이 되었을 때에는 분압 저항 R1, R2의 분압점 P의 전위가 0V(접지 레벨)가 된다. 또, 분압 저항 R1, R2의 각 저항값에 대해서는 반드시 같게 설정할 필요는 없고, 필요에 따라 임의로 설정 가능하다.
또한, 분압 회로(32)는 PchMOS 트랜지스터 Qp21, Qp22가 도통 상태가 되는 일정 기간에만 액티브 상태가 되어 분압 동작을 행하게 된다. PchMOS 트랜지스터 Qp21, Qp22는 인에이블 펄스 발생원(38)에서 발생되고, 레벨 시프터(39)를 개재하여 공급되는 인에이블 펄스 enb를 각 게이트 입력으로 한다. PchMOS 트랜지스터 Qp21, Qp22는 각 게이트에 인에이블 펄스 enb가 인가됨으로써 도통 상태가 되어, 분압 회로(32)를 액티브 상태로 한다.
여기서, 클럭 펄스 발생원(34)에서 발생되는 클럭 펄스 ck의 주기를 2H(H는 수평 주사 기간)로 한 경우에, 도 5의 타이밍차트에 도시한 바와 같이, 인에이블 펄스 발생원(38)으로부터는 인에이블 펄스 enb를 1H 주기로 발생하도록 한다. 그리고, 1H 기간 중 임의의 일정 기간에서만 저레벨이 된다. 이 저레벨의 기간에, 인에이블 펄스 enb는 MOS 트랜지스터 Qp21, Qp22를 도통시킴으로써 분압 회로(32)를 액티브 상태로 한다.
레벨 시프터(39)는 내부 회로 전원 전압 VDD를 플러스측 전원 전압, 회로 출력단 OUT에 도출되는 회로 출력 전압 VSS를 마이너스측 전원 전압으로 하고, 인에이블 펄스 발생원(38)에서 발생되는 제1 진폭 전압(VDD-0V)의 인에이블 펄스를 제2 진폭 전압 (VDD-VSS)의 인에이블 펄스로 레벨 시프트하여 PchMOS 트랜지스터 Qp21, Qp22의 각 게이트에 제공한다. 이에 의해, PchMOS 트랜지스터 Qp21, Qp22에 대하여 구동 전압을 충분히 취할 수 있어, 이들 스위칭 동작을 보다 확실하게 행할 수 있을 수 있게 된다.
(조정 회로의 구성)
마지막으로, 조정 회로(33)의 구성에 대하여 설명한다. 이 조정 회로(33)는 도 4에서 알 수 있듯이, 스위치 소자, 예를 들면 PchMOS 트랜지스터 Qp31, 샘플 홀드(S/H) 회로(40), 비교기(41) 및 상술한 AND 회로(35)를 갖는 구성으로 되어 있다.
이 조정 회로(33)에서, PchMOS 트랜지스터 Qp31은 분압 회로(32)의 분압점 P와 비교기(41)의 비반전(+) 입력단과의 사이에 접속되어 있고, 상술한 인에이블 펄스 enb를 게이트 입력으로 한다. 이에 의해, MOS 트랜지스터 Qp31은 분압 회로(32)가 액티브 상태가 되는 기간에 도통 상태가 되어 분압점 P에 얻어지는 분압 전압을 샘플 홀드 회로(40) 및 비교기(41)에 전달한다.
샘플 홀드 회로(40)는 MOS 트랜지스터 Qp31을 통하여 전달되는 분압 전압을, MOS 트랜지스터 Qp31이 다음에 도통 상태가 될 때까지 홀드하고, 비교기(41)의 비반전 입력단에 계속 제공한다. 비교기(41)는 그 반전(-) 입력단에 기준 전압(본 예에서는 접지 레벨)이 제공되고, MOS 트랜지스터 Qp31이 도통 상태가 되고, 해당 MOS 트랜지스터 Qp31을 통하여 분압 회로(32)의 분압점 P에 얻어지는 분압 전압이 주어지는 것으로 액티브 상태가 되어 해당 분압 전압과 기준 전압을 비교하고, 분압 전압이 기준 전압을 넘을 때에 고레벨의 비교 결과를 AND 회로(35)에 그 게이트 제어 신호로서 제공한다.
(조정 회로의 동작)
여기서, 상기 구성의 조정 회로(33)의 조정 동작에 대하여 설명한다.
또, 도 5의 타이밍차트에 도시한 바와 같이, 1H 주기의 인에이블 펄스 enb 에서의 저레벨의 기간(t1∼t3)을 조정 기간으로 한다. 또한, 인에이블 펄스 enb의 하강 타이밍 t1로부터 클럭 펄스 ck의 천이 타이밍 t2까지의 기간을 비교기(41)에서의 비교 준비 기간, 클럭 펄스 ck의 천이 타이밍 t2로부터 인에이블 펄스 enb의 상승 타이밍 t3까지의 기간을 비교기(41)에서의 비교 기간으로 한다. 클램프 펄스 clp는 인에이블 펄스 enb의 저레벨 기간(t1∼t3)에서 발생하는 것으로 한다.
우선, 인에이블 펄스 enb가 저레벨이 되는 조정 기간에서는 분압 회로(32)가 액티브 상태가 됨으로써, 그 분압접 P에는 회로 출력단 OUT의 전위에 따른 분압 전압이 얻어진다. 여기서, 회로 출력단 OUT에 얻어지는 마이너스측 출력 전압 VSS가 목표 전압인 -VDD 레벨에 도달하지 않았을 때에는 분압점 P의 전위가 0V(접지 레벨)보다도 높아진다.
이 때, 비교기(41)는 비반전 입력 전압(분압점 P의 전압)이 반전 입력 전압(접지 레벨)을 초과하기 때문에, 고레벨의 비교 결과를 AND 회로(35)에 제공한다. 그렇게 하면, AND 회로(35)는 클럭 펄스 ck를 차지펌프 회로(31)에 공급한다. 이에 의해, 차지펌프 회로(31)에서는 클럭 펄스 ck에 동기하여 펌핑 동작이 행해진다. 이 일련의 동작이 1H 주기마다 반복하여 실행된다. 그리고, 최종적으로 마이너스측 출력 전압 VSS가 목표 전압인 -VDD 레벨에 도달한다.
마이너스측 출력 전압 VSS가 목표 전압인 -VDD 레벨에 도달하면, 분압점 P의 전위가 0V(접지 레벨)가 된다. 이 때, 비교기(41)는 비반전 입력 전압(분압점 P의 전압)과 반전 입력 전압(접지 레벨)이 같아지기 때문에, 저레벨의 비교 결과를 AND 회로(35)에 제공한다. 그렇게 하면, AND 회로(35)는 클럭 펄스 ck의 차지펌프 회로(31)로의 공급을 차단한다.
이와 같이 하여, 회로 출력단 OUT에 얻어지는 회로 출력 전압 VSS와 내부 회로 전원 전압 VDD와의 차분을 분압 회로(32)에서 분압하고, 그 분압접 P에 얻어지는 분압 전압을 비교기(41)에서 기준 전압(본 예에서는 접지 레벨)과 비교하고, 그 비교 결과에 기초하여 AND 회로(35)에서 클럭 펄스 ck(스위칭 펄스)의 차지펌프 회로(31)로의 공급/정지를 제어함으로써, 회로 출력 전압 VSS가 목표 전압인 -VDD 레벨이 되도록 조정하는 회로 동작이 행해진다.
또한, 상기 구성의 본 실시 형태에 따른 DC-DC 컨버터(14)에서는 인에이블 펄스 enb에 기초한 PchMOS 트랜지스터 Qp21, Qp22, Qp31의 온/오프 제어에 의해, 조정 기간에서만 분압 회로(32) 및 비교기(41)를 액티브 상태로 하고, 그 이외의 기간에서는 비액티브 상태로 하도록 함으로써, 조정 동작에 필요한 일정 기간에서만 분압 저항 R1, R2 및 비교기(41)에 전류가 흐르게 되기 때문에, 분압 저항 R1, R2 및 비교기(41)에 항상 전류를 흘리는 것에 따른 소비 전력의 손실을 억제할 수 있다.
[DC-DC 컨버터의 제2 회로예]
도 6은 DC-DC 컨버터(14)의 다른 회로예(제2 회로예)를 도시하는 블록도로, 도 6 중, 도 4와 동등 부분에는 동일 부호를 붙여서 도시한다.
이 제2 회로예에 따른 DC-DC 컨버터(14)에서는 조정 회로(33')의 구성이 제1 회로예에서의 조정 회로(33)와 상위할 뿐이며, 그 밖의 구성은 완전히 동일하다. 본 회로예에서의 조정 회로(33')는 샘플 홀드 회로(40)가 비교기(41)의 후단에 배치되어 있는 점에서 비교기(41) 전단에 배치되어 있는 제1 회로예의 경우와 상위하다.
즉, 제1 회로예에서의 조정 회로(33)에서는 분압 회로(32)의 분압 전압을 샘플 홀드 회로(40)에서 유지하도록 하는 데 대하여, 제2 회로예에서의 조정 회로(33')에서는 비교기(41)의 비교 결과를 샘플 홀드 회로(40)에서 유지하도록 하고 있다. 이 점만이 상위할 뿐, 조정 회로(33')에서의 조정의 회로 동작에는 아무런 차이는 없다.
[DC-DC 컨버터의 제3 회로예]
도 7은 DC-DC 컨버터(14)의 다른 회로예(제3 회로예)를 도시하는 블록도로, 도 7 중, 도 6과 동등 부분에는 동일 부호를 붙여서 도시한다. 이 제3 회로예에 따른 DC-DC 컨버터(14)에서는 조정 회로(33")의 구성이, 제2 회로예에서의 조정 회로(33')와 상위할 뿐이며, 그 밖의 구성은 완전히 동일하다
즉, 본 회로예에서의 조정 회로(33")는 스위치 소자로서, 예를 들면 NchMOS 트랜지스터 Qn31을 이용함과 함께, 샘플 홀드 회로(40)의 샘플링 펄스로서, 예를 들면 클램프 펄스 clp를 이용한 구성을 채용하고 있고, 그 이외의 구성은 제2 회로예와 기본적으로 동일하다. 또, 샘플 홀드 회로(40)의 샘플링 펄스로서는 클램프 펄스 clp에 한정되는 것은 아니다.
이 제3 회로예에 따른 DC-DC 컨버터(14)에서, 분압 회로(32)의 MOS 트랜지스터 Qp21, Qp21의 각 게이트에는 인에이블 펄스 발생원(38)에서 발생되는 제1 진폭 전압(VDD-0V)의 인에이블 펄스가 인버터(42)에서 극성 반전되어 인가된다. NchMOS 트랜지스터 Qn31의 게이트에는 레벨 시프터(39)에서 레벨 시프트된 제2 진폭 전압(VDD-VSS)의 인에이블 펄스가 인가된다.
또한, 비교기(41)로서는 오프셋 캔슬 기능이 부가된 것을 이용하는 것도 가능하다. 여기서, 오프셋 캔슬 기능이란 비교기는 통상 증폭기에 의해서 구성되고, 그 입력에 오프셋이 발생하기 쉽기 때문에, 그 오프셋분이 출력에 나타나지 않게 하기 위해, 오프셋을 검출하여 이것을 캔슬하는 기능을 말한다.
도 8은 제3 회로예에 따른 DC-DC 컨버터(14)의 회로 동작을 설명하기 위한 타이밍차트이다. 이 타이밍차트에서 기간 T1이 비교기(41)의 비교 기간(=분압 회로(32) 및 비교기(41)의 액티브 기간), 기간 T2가 샘플 홀드 회로(40)의 샘플링 기간, 기간 T3이 샘플 홀드 회로(40)의 홀드 기간이다.
여기서, 비교기(41)로서 오프셋 캔슬 기능이 부가된 것을 이용한 경우의 제3회로예에 따른 DC-DC 컨버터(14)의 회로 동작에 대하여 도 8의 타이밍차트를 이용하여 설명한다.
우선, 앞의 각 회로예의 경우와 마찬가지로, 분압 회로(32) 및 비교기(41)를 일정 기간 T1에서만 액티브 상태로 하고, 그 기간 T1 중 임의의 기간 T2에 비교기(41)의 비교 결과를 샘플 홀드 회로(40)에서 샘플링하고, 그 이외의 기간 T3에서는 그것을 홀드한다. 이 홀드 기간 T3 중 일정 기간, 즉 비교 기간 T1 이외의 기간의 일부, 구체적으로는 인에이블 펄스 enb가 저레벨인 기간에서는 비교기(41)의 오프셋 검출이 행해진다.
그리고, 샘플링 기간 T2 이외에 변화 타이밍을 갖는 클럭, 구체적으로는 클럭 펄스 발생기(34)에서 발생되는 클럭 펄스 ck와, 샘플 홀드 회로(40)의 홀드 출력과의 논리곱을 AND 회로(35)에서 취하고, 그 논리곱의 결과를 차지펌프 회로(31)에 스위칭 펄스로서 제공한다. 이에 의해, 차지펌프 회로(31)는 샘플링 기간 T2 이외에 변화 타이밍을 갖는 클럭과 샘플 홀드 회로(40)의 홀드 출력과의 논리곱의 결과를 이용하여 펌핑 동작을 행하게 된다.
또, 상기 각 회로예에서는 분압 회로(32)의 분압 전압 혹은 비교기(41)의 비교 결과를 유지하는 수단으로서 샘플 홀드 회로(40)를 이용하는 것으로 하였지만, 샘플 홀드 회로(40)에 한정되는 것은 아니고, 래치 회로나 SRAM 등 분압 회로(32)의 분 압 전압 혹은 비교기(41)의 비교 결과를 일정 기간 유지할 수 있는 구성이면 된다. 또한, 분압 회로(32)를 일정 기간에만 액티브 상태로 하는 스위치 소자로서, 분압 저항 R1, R2의 양측에 PchMOS 트랜지스터 Qp21, Qp22를 접속하는 구성으로 하였지만, PchMOS 트랜지스터 Qp22를 생략하는 것도 가능하다.
또한, 상기 각 회로예에 있어서는, 내부 회로 전원 전압 VDD를 기초로, -VDD 레벨의 회로 출력 전압 VSS를 발생하는 마이너스 전압 발생 타입의 차지펌프형 DC-DC 컨버터를 예로 들어 설명하였지만, 그 전압 레벨은 -VDD 레벨에 한정되는 것은 아니고, 또한 내부 회로 전원 전압 VDD를 기초로, 이것과 전압치가 다른 플러스의 전원 전압을 발생하는 플러스 전압 발생 타입의 차지펌프형 DC-DC 컨버터에도 마찬가지로 적용 가능하다.
또한, 상기 각 회로예에서는 분압 회로(32) 및 비교기(41)의 쌍방을 일정 기간에만 액티브 상태로 함으로써 소비 전력의 손실을 억제하도록 하였지만, 이것은 가장 바람직한 실시 형태이고, 분압 회로(32) 및 비교기(41) 중 어느 한쪽만을 일정 기간에만 액티브 상태로 함으로써도 소비 전력의 손실을 억제하는 것이 가능하다.
이상 설명한 각 회로예에 따른 차지펌프형 DC-DC 컨버터(전원 발생 회로)(14)는 도 1에서 알 수 있듯이 수직 구동 회로(12)나 셀렉터 회로(13)와 함께, 동일한 기판(액정 표시 패널)(15) 상에서의 화소부(11)의 주변 영역(소위 프레임 영역)에 일체적으로 형성된다.
이 DC-DC 컨버터(14)의 형성에 있어서는, 화소부(11)의 각 화소 트랜지스터로서 TFT를 이용하고 있기 때문에, DC-DC 컨버터(14)를 구성하는 트랜지스터, 즉 도 4, 도 6에서의 MOS 트랜지스터 Qp11∼Qp13, Qp21, Qp22, Qp31, Qn11, Qn12 외에, 레벨 시프트(37, 39), 샘플 홀드 회로(40) 및 비교기(41)를 구성하는 트랜지스터 등으로서도 TFT를 이용하여, 적어도 이들 트랜지스터 회로를 화소부(11)와 동일 프로세스를 이용하여 작성함으로써 그 제조가 용이해짐과 함께 저비용으로써 실현할 수 있다.
특히, 트랜지스터 회로 중 CMOS 인버터를 구성하는 MOS 트랜지스터 Qp11, Qn11에 대해서는 0V-VDD에서 동작하기 때문에, 이것을 제외한 고내압의 필요한 MOS 트랜지스터(다이오드 D11을 포함한다)에 대해서는 TFT에서 작성하면 소자 분리가 불필요하기 때문에, 화소부(11)와 동일 프로세스를 이용하여 작성함으로써 그 작성이 용이하게 된다. 이 경우, 다른 트랜지스터 회로 등에 대해서는 액정 표시 패널(15)과는 다른 기판 상에 실리콘 칩에서 작성하도록 하면 된다.
또, 상기한 적용 예에서는 상술한 실시 형태에 따른 차지펌프형 DC-DC 컨버터(14)를 액정 표시 패널(15) 상에 화소부(11)와 일체적으로 형성하는 것으로 하였지만, 반드시 화소부(11)과 일체적으로 형성할 필요는 없고, 액정 표시 장치의 외부 회로로서 이용해도 되고, 또한 액정 표시 패널(15)과는 다른 기판 상에 작성하도록 해도 된다.
단, 액정 표시 패널(15)과 동일한 기판 상에 일체 형성한 쪽이 유리한 것은, 상술한 것으로부터 알 수 있다. 또한, 상술한 각 회로예에 따른 차지펌프형 DC-DC 컨버터(14)는 소면적의 회로 규모로써 큰 전류 용량을 얻을 수 있고, 또한 특히 TFT(박막 트랜지스터)와 같이, 임계치 전압 Vth가 큰 트랜지스터를 이용한 경우에 그 효과가 매우 크기 때문에, 해당 DC-DC 컨버터(14)를 화소부(11)와 동일한 기판 상에 일체 형성함으로써, 액정 표시 장치를 포함하는 세트의 저비용화, 또한 박형화, 컴팩트화에 크게 기여할 수 있다.
또, 상기 실시 형태에서는 상기 각 회로예에 따른 차지펌프형 DC-DC 컨버터를 각 화소의 표시 소자(전기 광학 소자)가 액정 셀인 액티브 매트릭스형 액정 표시 장치에서의 전원 발생 회로로서 이용하는 경우를 예로 들었지만, 본 발명은 액정 표시 장치로의 적용에 한하지 않고, 일렉트로루미네센스(EL) 소자를 각 화소의 표시 소자로서 이용한 EL 표시 장치 등 외에 액티브 매트릭스형 표시 장치에도 마찬가지로 적용 가능하다.
또한, 본 발명에 따른 표시 장치는 퍼스널 컴퓨터, 워드 프로세서 등의 OA 기기나 텔레비젼 수상기 등의 디스플레이로서 이용되는 것 외에, 특히 장치 본체의 소형화, 컴팩트화가 진행되고 있는 휴대 전화기나 PDA 등의 휴대 단말 장치의 표시부로서 이용하기에 적합한 것이다.
도 9는 본 발명에 따른 휴대 단말 장치, 예를 들면 휴대 전화기의 구성의 개략을 도시하는 외관도이다.
본 예에 따른 휴대 전화기는 장치 케이싱(51)의 전면측에, 스피커부(52), 출력 표시부(53), 조작부(54) 및 마이크부(55)를 상부측으로부터 순서대로 배치된 구성으로 되어 있다. 이러한 구성의 휴대 전화기에서, 출력 표시부(53)에는 액정 표시 장치가 이용되고, 이 액정 표시 장치로서 상술한 실시 형태에 따른 액정 표시 장치가 이용된다.
이와 같이, 휴대 전화기 등의 휴대 단말 장치에서, 상술한 각 회로예에 따른 DC-DC 컨버터를 탑재한 액정 표시 장치를 출력 표시부(53)로서 이용함으로써, 이들DC-DC 컨버터가 소면적의 회로 규모로써 큰 전류 용량을 얻는 것이 가능하기 때문에, 휴대 단말기의 저소비 전력화, 또한 장치 본체의 소형화, 컴팩트화에 크게 기여할 수 있다는 이점이 있다. 특히, 그 DC-DC 컨버터는 소비 전력의 손실이 적고, 고효율화가 가능하여, 더 저소비 전력화가 가능하기 때문에, 주 전원인 배터리의 일회의 충전으로의 사용 시간의 장시간화가 도모된다는 이점이 있다.
이상과 같이, 본 발명에 따른 전원 발생 회로, 이들을 탑재한 표시 장치 또는 해당 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치에 있어서, 분압 수단 및 컨버터의 적어도 한쪽을 일정 기간에만 액티브 상태로 함으로써, 그 액티브 기간에서만 컨버터에서의 전압 비교가 가능해진다. 즉, 비교기에서의 전압 비교 시에만 분압 수단 및 비교기가 액티브 상태가 되고, 그 이외에서는 비액티브 상태가 된다. 이에 의해, 분압 수단 및 비교기에서의 소비 전력의 손실이 억제된다.

Claims (23)

  1. 클럭 펄스에 동기하여 충방전 동작을 반복하는 차지펌프 수단과,
    상기 차지펌프 수단의 출력 전압을 분압하는 분압 수단과,
    상기 분압 수단에 의한 분압 전압과 기준 전압을 비교하는 비교기를 갖고, 해당 비교기의 비교 결과에 기초하여 상기 차지펌프 수단에 대한 상기 클럭 펄스의 공급/차단을 제어하는 조정 수단과,
    상기 분압 수단 및 상기 비교기 중 적어도 한쪽을 일정 기간에만 액티브 상태로 하는 제어 수단을 구비한 것을 특징으로 하는 전원 발생 회로.
  2. 제1항에 있어서,
    상기 제어 수단은 상기 비교기에서의 전압 비교 시 이외에는 상기 분압 수단 및 상기 비교기를 비액티브 상태로 하는 것을 특징으로 하는 전원 발생 회로.
  3. 제1항에 있어서,
    상기 분압 수단은 상기 차지펌프 수단의 출력단과 기준 전위점과의 사이에 직렬로 접속된 분압 저항을 포함하고,
    상기 제어 수단은 상기 분압 저항에 대하여 직렬 접속된 스위치 수단을 포함하는 것을 특징으로 하는 전원 발생 회로.
  4. 제1항에 있어서,
    상기 제어 수단은 상기 분압 회로의 분압점과 상기 비교기의 입력단과의 사이에 접속된 스위치 수단을 포함하는 것을 특징으로 하는 전원 발생 회로.
  5. 제1항에 있어서,
    상기 조정 수단은 상기 비교기의 비교 결과를 유지하는 유지 수단을 포함하는 것을 특징으로 하는 전원 발생 회로.
  6. 제5항에 있어서,
    상기 조정 수단은 상기 유지 수단에서의 샘플링 기간 이외에 변화 타이밍을 갖는 클럭과 상기 유지 수단의 유지 출력과의 논리곱의 결과를 상기 차지펌프 수단에 제공하는 것을 특징으로 하는 전원 발생 회로.
  7. 제5항에 있어서,
    상기 유지 수단은 상기 분압 수단 및 상기 비교기 중 적어도 한쪽의 액티브 기간에 상기 비교기의 비교 결과를 샘플링하고, 그 이외의 기간에 홀드 또는 래치하는 샘플 홀드 회로 또는 래치 회로이고,
    상기 비교기는 오프셋 캔슬 기능을 갖고, 상기 샘플 홀드 회로 또는 래치 회로의 홀드 또는 래치 기간 중 일정 기간에 오프셋 검출을 행하는 것을 특징으로 하는 전원 발생 회로.
  8. 화소가 기판 상에 행렬형상으로 배열되어 이루어지는 화소부와, 상기 화소부와 동일한 기판 상에 설치되고, 내부 회로 전원 전압에 기초하여 이것과 전압치가 다른 전원 전압을 발생하는 전원 발생 수단을 구비한 표시 장치에 있어서,
    상기 전원 발생 수단은,
    클럭 펄스에 동기하여 충방전 동작을 반복하는 차지펌프 수단과,
    상기 차지펌프 수단의 출력 전압을 분압하는 분압 수단과,
    상기 분압 수단에 의한 분압 전압과 기준 전압을 비교하는 비교기를 갖고, 해당 비교기의 비교 결과에 기초하여 상기 차지펌프 수단에 대한 상기 클럭 펄스 의 공급/차단을 제어하는 조정 수단과,
    상기 분압 수단 및 상기 비교기 중 적어도 한쪽을 1 수평 주사 기간 내의 일정 기간에서만 액티브 상태로 하는 제어 수단을 갖는
    것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서,
    상기 제어 수단은 상기 비교기에서의 전압 비교 시 이외에는 상기 분압 수단 및 상기 비교기를 비액티브 상태로 하는 것을 특징으로 하는 표시 장치.
  10. 제8항에 있어서,
    상기 분압 수단은 상기 차지펌프 수단의 출력단과 기준 전위점 간에 직렬로접속된 분압 저항을 포함하고,
    상기 제어 수단은 상기 분압 저항에 대하여 직렬 접속된 스위치 수단을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제8항에 있어서,
    상기 제어 수단은 상기 분압 회로의 분압점과 상기 비교기의 입력단 간에 접속된 스위치 수단을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제8항에 있어서,
    상기 조정 수단은 상기 비교기의 비교 결과를 유지하는 유지 수단을 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 조정 수단은 상기 유지 수단에서의 샘플링 기간 이외에 변화 타이밍을 갖는 클럭과 상기 유지 수단의 유지 출력과의 논리곱의 결과를 상기 차지펌프 수단에 제공하는 것을 특징으로 하는 표시 장치.
  14. 제12항에 있어서,
    상기 유지 수단은 상기 분압 수단 및 상기 비교기의 액티브 기간에 상기 비교기의 비교 결과를 샘플링하고, 그 이외의 기간에 홀드 또는 래치하는 샘플 홀드회로 또는 래치 회로이고,
    상기 비교기는 오프셋 캔슬 기능을 갖고, 상기 샘플 홀드 회로 또는 래치 회로의 홀드 또는 래치 기간 중의 일정 기간에 오프셋 검출을 행하는 것을 특징으로 하는 표시 장치.
  15. 제8항에 있어서,
    상기 화소의 표시 소자가 액정 셀인 것을 특징으로 하는 표시 장치.
  16. 화소가 기판 상에 행렬형상으로 배열되어 이루어지는 화소부와, 상기 화소부와 동일한 기판 상에 설치되고, 내부 회로 전원 전압에 기초하여 이것과 전압값이 다른 전원 전압을 발생하는 전원 발생 수단을 구비한 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치에 있어서,
    상기 전원 발생 수단은,
    클럭 펄스에 동기하여 충방전 동작을 반복하는 차지펌프 수단과,
    상기 차지펌프 수단의 출력 전압을 분압하는 분압 수단과,
    상기 분압 수단에 의한 분압 전압과 기준 전압을 비교하는 비교기를 갖고, 해당 비교기의 비교 결과에 기초하여 상기 차지펌프 수단에 대한 상기 클럭 펄스의 공급/차단을 제어하는 조정 수단과,
    상기 분압 수단 및 상기 비교기 중 적어도 한쪽을 1 수평 주사 기간 내의 일정 기간에서만 액티브 상태로 하는 제어 수단을 갖는 것을 특징으로 하는 휴대 단말 장치.
  17. 제16항에 있어서,
    상기 제어 수단은 상기 비교기에서의 전압 비교 시 이외에는 상기 분압 수단 및 상기 비교기를 비액티브 상태로 하는 것을 특징으로 하는 휴대 단말 장치.
  18. 제16항에 있어서,
    상기 분압 수단은 상기 차지펌프 수단의 출력단과 기준 전위점과의 사이에 직렬로 접속된 분압 저항을 포함하고,
    상기 제어 수단은 상기 분압 저항에 대하여 직렬 접속된 스위치 수단을 포함하는 것을 특징으로 하는 휴대 단말 장치.
  19. 제16항에 있어서,
    상기 제어 수단은 상기 분압 회로의 분압점과 상기 비교기의 입력단과의 사이에 접속된 스위치 수단을 포함하는 것을 특징으로 하는 휴대 단말 장치.
  20. 제16항에 있어서,
    상기 조정 수단은 상기 비교기의 비교 결과를 유지하는 유지 수단을 포함하는 것을 특징으로 하는 휴대 단말 장치.
  21. 제20항에 있어서,
    상기 조정 수단은 상기 유지 수단에서의 샘플링 기간 이외에 변화 타이밍을 갖는 클럭과 상기 유지 수단의 유지 출력과의 논리곱의 결과를 상기 차지펌프 수단에 제공하는 것을 특징으로 하는 휴대 단말 장치.
  22. 제20항에 있어서,
    상기 유지 수단은, 상기 분압 수단 및 상기 비교기 중 적어도 한쪽의 액티브 기간에 상기 비교기의 비교 결과를 샘플링하고, 그 이외의 기간에 홀드 또는 래치하는 샘플 홀드 회로 또는 래치 회로이고,
    상기 비교기는 오프셋 캔슬 기능을 갖고, 상기 샘플 홀드 회로 또는 래치 회로의 홀드 또는 래치 기간 중 일정 기간에 오프셋 검출을 행하는 것을 특징으로 하는 휴대 단말 장치.
  23. 제16항에 있어서,
    상기 표시 장치는 상기 화소의 표시 소자로서 액정 셀을 이용한 액정 표시 장치인 것을 특징으로 하는 휴대 단말 장치.
KR1020037009996A 2001-11-30 2002-11-15 전원 발생 회로를 탑재한 표시 장치 및 휴대 단말 장치 KR100906879B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00366340 2001-11-30
JP2001366340A JP3687597B2 (ja) 2001-11-30 2001-11-30 表示装置および携帯端末装置
PCT/JP2002/011966 WO2003049264A1 (fr) 2001-11-30 2002-11-15 Circuit de generation de courant, afficheur et terminal cellulaire

Publications (2)

Publication Number Publication Date
KR20040063788A true KR20040063788A (ko) 2004-07-14
KR100906879B1 KR100906879B1 (ko) 2009-07-08

Family

ID=19176252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037009996A KR100906879B1 (ko) 2001-11-30 2002-11-15 전원 발생 회로를 탑재한 표시 장치 및 휴대 단말 장치

Country Status (7)

Country Link
US (2) US7129939B2 (ko)
EP (1) EP1450473A4 (ko)
JP (1) JP3687597B2 (ko)
KR (1) KR100906879B1 (ko)
CN (1) CN1270431C (ko)
TW (1) TW583629B (ko)
WO (1) WO2003049264A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474304B2 (en) 2004-10-01 2009-01-06 Samsung Electronics Co., Ltd. Driving voltage generating circuit and display device including the same
US9275591B2 (en) 2009-03-02 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477986B1 (ko) * 2002-04-12 2005-03-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 이의 구동방법
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP2004138958A (ja) * 2002-10-21 2004-05-13 Semiconductor Energy Lab Co Ltd 表示装置
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
TW578125B (en) * 2003-01-03 2004-03-01 Au Optronics Corp Method for reducing power consumption of an LCD panel in a standby mode
JP2005151468A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd アンプ
JP2005227529A (ja) * 2004-02-13 2005-08-25 Nec Corp アクティブマトリクス型半導体装置
JP4007354B2 (ja) 2004-09-14 2007-11-14 セイコーエプソン株式会社 電圧供給回路、電気光学装置および電子機器
US7535023B2 (en) 2005-01-14 2009-05-19 Au Optronics Corp. Display devices and power devices
WO2007091191A1 (en) * 2006-02-10 2007-08-16 Koninklijke Philips Electronics N.V. Large area thin film circuits
US20090320344A1 (en) * 2006-04-13 2009-12-31 Southern Imperial, Inc. Price channel extrusion with sign holding grip
TWI312869B (en) * 2006-09-01 2009-08-01 Via Tech Inc Power level detector
WO2008029551A1 (fr) * 2006-09-08 2008-03-13 Sharp Kabushiki Kaisha Circuit d'alimentation et appareil d'affichage à cristaux liquides
JP4968904B2 (ja) * 2006-12-08 2012-07-04 ルネサスエレクトロニクス株式会社 表示パネル駆動装置、表示パネル駆動方法および表示装置
GB2444988B (en) * 2006-12-22 2011-07-20 Wolfson Microelectronics Plc Audio amplifier circuit and electronic apparatus including the same
US7812827B2 (en) 2007-01-03 2010-10-12 Apple Inc. Simultaneous sensing arrangement
KR100833755B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 원장검사 장치 및 방법
TWI328925B (en) * 2007-04-11 2010-08-11 Au Optronics Corp Negative voltage converter
US8493331B2 (en) 2007-06-13 2013-07-23 Apple Inc. Touch detection using multiple simultaneous frequencies
US7876311B2 (en) * 2007-06-13 2011-01-25 Apple Inc. Detection of low noise frequencies for multiple frequency sensor panel stimulation
US20090009483A1 (en) * 2007-06-13 2009-01-08 Apple Inc. Single-chip touch controller with integrated drive system
KR20080111233A (ko) * 2007-06-18 2008-12-23 삼성전자주식회사 액정 표시 장치의 구동 장치와 이를 포함하는 액정 표시장치
KR100871829B1 (ko) * 2007-06-22 2008-12-03 삼성전자주식회사 적은 면적과 높은 효율을 갖는 공통 전압 발생기 및 그방법
JP5262217B2 (ja) * 2008-03-24 2013-08-14 セイコーエプソン株式会社 電圧選択回路、電気泳動表示装置、及び電子機器
US8592697B2 (en) 2008-09-10 2013-11-26 Apple Inc. Single-chip multi-stimulus sensor controller
US9348451B2 (en) 2008-09-10 2016-05-24 Apple Inc. Channel scan architecture for multiple stimulus multi-touch sensor panels
US9606663B2 (en) 2008-09-10 2017-03-28 Apple Inc. Multiple stimulation phase determination
JP5173722B2 (ja) * 2008-10-07 2013-04-03 ルネサスエレクトロニクス株式会社 表示パネル駆動装置およびその駆動方法
US7863968B1 (en) * 2008-11-07 2011-01-04 Altera Corporation Variable-output current-load-independent negative-voltage regulator
US9036650B2 (en) * 2009-09-11 2015-05-19 Apple Inc. Automatic low noise frequency selection
KR101887336B1 (ko) * 2010-04-23 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
KR101773196B1 (ko) * 2010-12-29 2017-09-12 엘지디스플레이 주식회사 액정표시장치의 직류-직류 변환기
GB2509147A (en) * 2012-12-21 2014-06-25 Nordic Semiconductor Asa A power-on reset circuit using current tunnelling through a thin MOSFET gate dielectric
TWI512714B (zh) * 2013-08-19 2015-12-11 Sitronix Technology Corp A power supply circuit of a display device
JP5982510B2 (ja) * 2015-02-09 2016-08-31 力晶科技股▲ふん▼有限公司 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置
US10796665B1 (en) * 2019-05-07 2020-10-06 Novatek Microelectronics Corp. Control apparatus for driving display panel and method thereof
US20210313810A1 (en) * 2020-04-02 2021-10-07 Qualcomm Incorporated Modulating supply voltage generated by voltage regulator for transmission of data and power

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2001038A (en) * 1933-01-23 1935-05-14 Reid George Hancock Gyroscopic indicator for use with air and other craft
DE69430806T2 (de) * 1994-12-05 2002-12-12 St Microelectronics Srl Ladungspumpe-Spannungsvervielfacherschaltung mit Regelungsrückkopplung und Verfahren dafür
JPH09288897A (ja) * 1996-04-19 1997-11-04 Sony Corp 電圧供給回路
JP3884810B2 (ja) * 1997-01-21 2007-02-21 株式会社ルネサステクノロジ 高電圧発生装置
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
TW404063B (en) * 1997-02-27 2000-09-01 Toshiba Corp Semiconductor integrated circuit apparatus and semiconductor memory apparatus
SE509679C2 (sv) * 1997-04-10 1999-02-22 Ericsson Telefon Ab L M Förfarande för att styra en likspänning från en DC-DC- omvandlare och en DC-DC-omvandlare
US5835420A (en) * 1997-06-27 1998-11-10 Aplus Flash Technology, Inc. Node-precise voltage regulation for a MOS memory system
KR100293449B1 (ko) * 1998-05-04 2001-07-12 김영환 고전압발생회로
JP2000262044A (ja) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp 半導体集積回路装置
JP3773718B2 (ja) * 1999-09-20 2006-05-10 株式会社東芝 半導体集積回路
EP1159729A1 (en) * 1999-12-13 2001-12-05 Koninklijke Philips Electronics N.V. Switched-mode power supply and display
JP2001326567A (ja) * 2000-03-10 2001-11-22 Rohm Co Ltd Ｍｏｓｆｅｔ駆動回路
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
US6710773B2 (en) * 2001-08-02 2004-03-23 Supertex, Inc. Inductorless method and apparatus for driving electroluminescent panels
JP3541826B2 (ja) * 2001-09-21 2004-07-14 セイコーエプソン株式会社 電源回路及びその制御方法
US6486727B1 (en) * 2001-10-11 2002-11-26 Pericom Semiconductor Corp. Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
JP2003264455A (ja) * 2002-03-07 2003-09-19 Matsushita Electric Ind Co Ltd 出力回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474304B2 (en) 2004-10-01 2009-01-06 Samsung Electronics Co., Ltd. Driving voltage generating circuit and display device including the same
US9275591B2 (en) 2009-03-02 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
EP1450473A8 (en) 2004-10-20
EP1450473A1 (en) 2004-08-25
US7129939B2 (en) 2006-10-31
US20070040827A1 (en) 2007-02-22
WO2003049264A1 (fr) 2003-06-12
JP3687597B2 (ja) 2005-08-24
TW583629B (en) 2004-04-11
US20040055963A1 (en) 2004-03-25
EP1450473A4 (en) 2008-08-20
CN1270431C (zh) 2006-08-16
JP2003169466A (ja) 2003-06-13
KR100906879B1 (ko) 2009-07-08
US7872646B2 (en) 2011-01-18
CN1494759A (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
KR100906879B1 (ko) 전원 발생 회로를 탑재한 표시 장치 및 휴대 단말 장치
US7205989B2 (en) Power supply voltage converting circuit control method thereof display apparatus and portable terminal
KR100858682B1 (ko) 표시 장치 및 그 구동 방법 및 휴대형 단말 기기
US7944439B2 (en) Display device
KR100948440B1 (ko) 액정 표시 장치 및 그 구동 방법, 및 휴대 단말기
US8049702B2 (en) Low power display device
JP4016208B2 (ja) レベル変換回路、表示装置及び携帯端末装置
JP2002175026A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2002175049A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
US20050190139A1 (en) Load capacity driving circuit and liquid crystal driving circuit
JP4106865B2 (ja) アクティブマトリクス型表示装置および携帯端末
KR101053249B1 (ko) 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말
JP4696353B2 (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JPH11153982A (ja) 液晶駆動回路
US20060125762A1 (en) Electro-optical device and electronic apparatus
JP3912090B2 (ja) 表示装置およびこれを用いた携帯端末装置
JP4654509B2 (ja) 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 9