KR20040063073A - ＧａＮ 기반 질화막의 형성방법 - Google Patents

ＧａＮ 기반 질화막의 형성방법 Download PDF

Info

Publication number
KR20040063073A
KR20040063073A KR1020030085334A KR20030085334A KR20040063073A KR 20040063073 A KR20040063073 A KR 20040063073A KR 1020030085334 A KR1020030085334 A KR 1020030085334A KR 20030085334 A KR20030085334 A KR 20030085334A KR 20040063073 A KR20040063073 A KR 20040063073A
Authority
KR
South Korea
Prior art keywords
gan
nitride film
layer
based nitride
buffer layer
Prior art date
Application number
KR1020030085334A
Other languages
English (en)
Other versions
KR100448352B1 (ko
Inventor
전수근
장문식
Original Assignee
삼성전기주식회사
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 에피밸리 주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2003-0085334A priority Critical patent/KR100448352B1/ko
Publication of KR20040063073A publication Critical patent/KR20040063073A/ko
Priority to PCT/KR2004/002114 priority patent/WO2005053042A1/en
Priority to US10/543,318 priority patent/US7498244B2/en
Application granted granted Critical
Publication of KR100448352B1 publication Critical patent/KR100448352B1/ko
Priority to TW093136445A priority patent/TWI241638B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 GaN 기반 질화막의 형성방법에 관한 것이다. 사파이어 기판 위에 SiC 버퍼층을 성장하고, 그 위에 고온에서 바로 갈륨나이트라이드(GaN)를 성장하게 되면, SiC와 GaN 사이에 접착력이 좋지 못하여, 성장 초기 상태에서는 연속적인 GaN층을 얻지 못하고, 불연속적인 GaN만이 존재하게 된다. 이에 SiC 버퍼층과 그 위에 성장될 GaN막과의 접착을 좋게 하는 웨팅층(wetting layer)으로서, Al(x1)Ga(y1)In(z1)N (0≤x≤1, 0≤y1<1,0≤z1≤1, x1+y1+z1=1)으로 이루어진 막을 첨가하게 되면, 고품질의 GaN막을 성장할 수 있다. 웨팅층의 조성과 SiC 버퍼층의 상태에 따라서 그 위에 성장될 GaN막은 많은 영향을 받게 되므로, 그 형성공정들은 최적화 되어야 하며, 이 때, 얻어진 GaN막 위에 다양한 질화막 반도체 소자를 성장할 수 있다.

Description

ＧａＮ 기반 질화막의 형성방법 {Method for fabricating GaN-based nitride layer}
본 발명은 갈륨나이트라이드(GaN)를 기반으로 하는 질화막(이하, "GaN 기반 질화막")의 형성방법에 관한 것으로, 특히 실리콘 카바이드(SiC) 버퍼층과 웨팅층(wetting layer)을 이용하여 고품질의 GaN 기반 질화막을 형성하는 방법에 관한 것이다.
반도체 소자의 제조공정 중에서, 갈륨나이트라이드(GaN)를 기반으로 하는 질화막, 즉 GaN 기반 질화막의 성장을 위해서 일반적으로 사파이어(Al2O3)와 실리콘 카바이드(SiC) 등으로 이루어진 기판들이 많이 사용되고 있다. 그런데, 이들은 격자 상수, 열팽창계수 등의 물질 특성에 있어서 GaN 기반 질화막과는 서로 다르기 때문에 고품질의 GaN 기반 질화막을 성장하기가 어렵다. 따라서, 많은 GaN 기반 질화막 성장 기법들이 속속 개발, 발표되고 있다.
가장 대표적인 방법은 버퍼층을 사용하는 것으로서, 450℃에서 600℃ 정도에서 Al(x)Ga(y)In(z)N막 (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)을 하나 또는 여러 가지의 조합으로 성장한 후에 성장을 멈추고, 온도를 높여서, 낮은 온도에서 성장된 Al(x)Ga(y)In(z)N (0≤x≤1,0≤y≤1,0≤z≤1, x+y+z=1)을 중화핵(nuclei)으로 형성시키고, 이것을 씨앗으로 하여 고품질의 GaN 기반 질화막을 성장한다. 이러한 버퍼층으로는, AlN 버퍼층(일본 특허공개 소62-119196), LT-AlGaN 버퍼층(미국특허 제5,290,393호/일본 특허공개 평4-297023), LT-AlGaInN 버퍼층(미국특허 제6,508,878호), LT-AlInN 버퍼층 등이 사용되고 있다. 그런데, 이러한 방식으로 GaN기반 질화막을 성장한다 하더라도, GaN 기반 질화막이 1010~1012/㎠ 정도의 결함 밀도(dislocation density)를 가지게 되는 문제점이 있다.
또한, 위와 같이 낮은 온도에서 사파이어 기판 위에 버퍼층을 성장하는 것이 아니라, 높은 온도에서 바로 기판 위에 GaN 기반 질화막 반도체를 성장시키는 경우도 있으나, 아직 개선할 여지가 많은 상황이다.
한편, 사파이어 웨이퍼 위에 실리콘 카바이드를 성장하는 방법에 대한 연구들은 거의 이루어지고 있지 않지만, M.C. Luo는 논문을 통해서 (0001) 사파이어 위에 성장된 실리콘 카바이드는 6H구조를 가진다는 사실을 라만산란 측정법(Raman scattering measurement)과 엑스선 회절(X-Ray Diffraction; XRD) 분석법을 통해서 증명하였다. 그러나, 이 실험은 형성된 실리콘 카바이드막의 구조분석에 관한 것으로서, 그 위에 우수한 물성을 갖는 GaN 기반 질화막을 형성하는 방법과는 무관한 것이었다.
본 출원인에 속한 연구그룹에서는, MOCVD를 이용하여 기존의 발표되었던, Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)과는 다른 물질로 구성된 SiC 박막을 사파이어 기판위에 버퍼층으로 형성하고, GaN 기반 질화막을 형성할 경우, 우수한 물성을 갖는 GaN 기반 질화막을 얻을 수 있음을 확인하였다. 따라서, 이 기술에 대해서, 한국 특허출원 제2003-52936호로 출원한 바 있다.
그런데, 본 출원인에 속한 연구그룹이 추가적으로 연구를 수행한 결과, 사파이어 기판 위에 SiC 버퍼층을 성장하고 그 위에 GaN막을 성장할 경우, 성장 조건 (SiC 성장 온도, GaN막 성장온도, 삼족 대 오족비 등)에 따라서 여러 가지 특징들이 나타나는데,특히, 고온에서, GaN 기반 질화막, 예컨대 GaN막을 성장하게 되면, SiC와 GaN 사이에 접착력이 좋지 못하여, 초기 상태에서는 기판 전면에 고르게 연속적인 GaN층을 얻지 못하고, 불연속적인 GaN층이 존재하게 됨을 확인하였다. 이에 불연속적인 GaN층을 결합시키기 위해서는 횡적 성장모드를 증가시켜, 상당한 두께의 GaN층을 성장해야한다. 따라서, 한국 특허출원 제2003-52936호에 개시된 기술도 어느 정도 유용하지만, 이를 최근접 종래기술로 하여, 새로운 개량 기술을 제시하기에 이르렀다.
도 1a는 최근접 종래기술에 따른 성장 초기의 GaN막 형성방법을 설명하기 위한 도면이다. 도 1a를 참조하면, 사파이어 기판(11) 위에 SiC 버퍼층(12)을 성장하고 나서, 900℃ 이상의 고온에서 바로 GaN막(13)을 성장한다. 도 1b는 도 1a에 설명된 방법에 의해 성장된 직후의 GaN막(13)의 표면을 나타낸 것이다. 도 1a 및 도 1b에서 알 수 있듯이, SiC와 GaN는 서로 접착력이 좋지 못하여 연속적인 GaN층을 형성하지 못하고, 불연속적인 GaN막(13)만을 형성하게 된다. SiC 버퍼층(12)의 성장 온도가 높아지거나, 그 두께가 두꺼워지면, GaN막(13) 간의 거리는 더욱 더 멀어져 서로 결합될 확률이 작아지는 것을 확인할 수 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, SiC 버퍼층과 GaN 기반 질화막과의 접착을 좋게 하기 위해 SiC 버퍼층 상에 웨팅층(wetting layer)을 첨가하고, SiC 버퍼층과 웨팅층의 형성을 최적화함으로써 고품질의 GaN막을 형성하는 방법을 제공하는 것이다.
도 1a는 종래기술의 갈륨질화막(GaN막) 형성방법을 설명하기 위한 도면;
도 1b는 도 1a에 설명된 방법에 의해 형성된 GaN막의 표면을 나타낸 도면;
도 2a는 비교예 1에 따른 GaN막 형성방법을 설명하기 위한 도면;
도 2b는 도 2a에 설명된 방법에 의해 형성된 GaN막의 표면형상을 나타낸 도면;
도 3은 본 실시예의 방법에 의해 형성된 GaN막의 표면형상을 나타낸 도면;
도 4a는 비교예 2에 따라 형성된 구조를 나타낸 도면; 및
도 4b는 비교예 2의 방법에 의해 형성된 GaN막의 표면형상을 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호설명 *
11: 사파이어 기판
12: SiC 버퍼층
13: GaN막
20: 웨팅층
본 발명의 구성에 대한 이해를 돕기 위해 본 발명의 개발 배경을 아래에 먼저 설명한다.
일반적으로, GaN 기반 질화막의 성장을 위해서 사파이어(Al2O3)와 실리콘 카바이드(SiC) 등으로 이루어진 기판들이 많이 사용되고 있다. 그 중에서도 가격이 싸고, 우수한 기계적 특성으로 인하여 사파이어 기판이 가장 많이 사용되고 있는데, GaN 기반 질화막과는 서로 다른 물질 특성(격자 상수, 열팽창계수 등)을 가지고 있어서 고품질의 질화막을 성장하기가 어렵기 때문에, GaN 기반 질화막 내에 1010∼1012/㎠ 정도의 결함 밀도(dislocation density)를 가지게 된다. 이에 반하여 실리콘 카바이드(SiC)는 갈륨나이트라이드(GaN)와의 격자상수의 차이(Lattice mismatch)가 3.3%로, 사파이어(Al2O3)와 갈륨나이트라이드(GaN)의 격자상수의 차이(lattice mismatch)인 13.8%에 비해서 현격히 작은 값을 가지므로, 사파이어(Al2O3) 위에 GaN 기반 질화막을 성장하는 데 있어서, 실리콘카바이드(SiC)는 좋은 버퍼층으로 사용되어 질 수 있다. 그 위에 GaN막을 성장할 경우, 성장 조건 (SiC 성장 온도, GaN막 성장온도, 삼족 대 오족비 등)에 따라서 여러 가지 특징들이 나타나는데, 특히, 고온에서, GaN 기반 질화막, 예컨대 GaN막을 성장하게 되면, SiC와 GaN 사이에 접착력이 좋지 못하여, 초기 상태에서는 기판 전면에 고르게 연속적인 GaN층을 얻지 못하고, 불연속적인 GaN층이 존재하게 됨을 확인하였다. 이에 불연속적인 GaN층을 결합시키기 위해서는 횡적 성장모드를 증가시켜, 상당한 두께의 GaN층을 성장해야 하는 어려움이 있다. 따라서, 본 발명에서는 SiC 버퍼층과 그위에 성장될 GaN 기반 질화막과의 접착을 좋게 하기 위해, Al(x1)Ga(y1)In(z1)N (0≤x1≤1, 0≤y1<1,0≤z1≤1, x1+y1+z1=1)으로 이루어진 웨팅층(wetting layer)을 채용하였으며, 이 웨팅층의 성장조건에 따라 그 위에 성장되는 GaN 기반 질화막의 특성이 많은 영향을 받게 됨을 확인함으로써 적정한 공정조건을 제시하였다.
상기 버퍼층으로 사용되는 실리콘 카바이드막을 형성시키기 위해서는, 실리콘과 탄소를 증착기 내에서 반응을 시켰으며, 실리콘 재료로는 SiH4, Si2H6등이, 탄소 재료로는 CBr4, CH4등이 사용될 수 있다. 좀 더 상세하게는, 실리콘 카바이드막의 성장을 위한 탄소 전구체(precursor)로서, CBr4 또는 CxHy (여기서, x, y는 정수) 또는 위 두 가지를 혼용할 수 있다.
또한, 이 때의 실리콘 카바이드막의 성장 온도(T)는 300℃≤ T≤ 1500℃ 인 것이 바람직하다.
한편, 상기 GaN 기반 질화막을 성장하기 위해서는, TMIn, TMGa, TMAl, NH3, 하이드라진(Hydrazine) 등의 다양한 재료들이 사용될 수 있다.
이와 같이, 본 발명의 구성요소인 각 박막들의 재료를 예시하였으나, 본 발명의 사상은 위에 예시한 재료의 사용에만 특별히 제한 받는 것은 아니다.
한편, 상기 기술적 과제들을 달성하기 위한 본 발명의 GaN 기반 질화막의 형성방법은:
사파이어 기판 상에 실리콘 카바이드 버퍼층을 형성하는 단계와;
상기 실리콘 카바이드 버퍼층 상에 Al(x1)Ga(y1)In(z1)N (0≤x1≤1, 0≤y1<1, 0≤z1≤1, x1+y1+z1=1)의 조성으로 이루어진 웨팅층을 형성하는 단계와;
상기 웨팅층 상에 고온에서 GaN 기반 질화막을 형성하는 단계를 구비하는 것을 특징으로 한다.
이 때, 상기 웨팅층은, 동일한 화학양론적 조성을 가짐으로써 단층으로 이루질 수도 있고, 서로 다른 화학양론적 조성을 가지는 층들을 가짐으로써 2층 이상의 조합으로 이루어질 수도 있다.
또한, 상기 웨팅층은 400℃∼1100℃의 온도에서 성장하는 것이 바람직하며, 그 총 두께는 5Å∼5000Å인 것이 바람직하다.
더욱이, 상기 웨팅층의 형성단계에서, 오족 대 삼족의 비가 1∼5000 범위 내에 있되, 상기 GaN막에 힐락(hillock)이 발생하게 만드는 오족 대 삼족의 비보다 작은 것이 더욱 바람직하다.
한편, 상기 GaN막 기반 질화막은 900℃∼1200℃의 온도에서 성장하는 것이 바람직하다.
더욱이, 상기 GaN막 기반 질화막의 오족 대 삼족의 비는 500∼20,000인 것이 바람직하다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예 및 비교예들에 대해 설명한다. 첨부도면에서 동일 참조번호는 동일 구성요소를 나타내며, 별도의 중복적인 설명은 생략한다.
상기 실시예와 비교예들에 있어서, MOCVD를 이용하고 모두 사파이어 기판을사용하였으며, GaN막의 성장은 실시예와 비교예들에 대해 모두 동일한 조건에서 형성하였다.
[비교예 1]
도 2a는 비교예 1에 따른 GaN막 형성방법을 설명하기 위한 도면이다. 도 2a를 참조하면, 사파이어 기판(11) 위에 SiC 버퍼층(12)이 형성된다. 이 때의 소스(source)로는 SiC와 CBr4가 사용되었으며, 성장온도는 1050℃이었다. SiC 버퍼층(12)의 성장온도는 이보다 낮은 온도이어도 무방하며, 결정구조에 특별한 영향을 받는 것은 아니다. 이어서, SiC 버퍼층(12) 위에 In0.02Ga0.98N으로 이루어진 웨팅층(20)이 형성되는데, 이 때의 소스로는 TMIn, TMGa 및 NH3가 사용되었으며, 성장온도는 800℃이었다. 또한, 웨팅층(20)의 형성단계에서 오족 대 삼족의 비(V/Ⅲ ratio)는 5000∼6000 범위 내로 설정하였다. 그 다음, 웨팅층(20) 위에 GaN막(13)을 형성한다. 이 때, GaN막의 성장조건은 통상적으로 알려진 것을 사용하는데, 대체로 900∼1200℃의 범위 내의 온도에서, 오족 대 삼족의 비는 500 ~ 20,000이 되도록 한다.
도 2b는 도 2a에 설명된 방법에 의해 형성된 GaN막의 표면형상을 나타낸 도면이다. 도 2b를 참조하면, 불연속적인 GaN막(13)이 형성되지는 않았지만, GaN막(13)의 표면에 많은 힐락이 존재하여 문제점을 야기한다는 것을 알 수 있다. 이러한 힐락이 존재하는 이유는 다음과 같이 설명할 수 있다.
거울과 같이 깨끗한 표면을 갖는 GaN막을 얻기 위해서는, 웨팅층이 그 성장의 초기 단계에 박막의 성장방향과 수직이 되는 방향으로 자라야 하는데, 이는 삼족원소와오족 원소가 성장 표면에 평행한 방향으로 이동하여 균일한 성장위치에 가서 결합해야 함을 의미한다. 그런데, 오족 원소가 너무 많게 되면 삼족 원소가 균일한 성장 위치로 이동할 만한 시간적인 여유를 갖지 못하고 기판에 수직인 방향으로 주로 성장을 하기 때문에 힐락이 생기게 된다. 따라서, 오족 원소의 양을 줄여주게 되면 삼족 원소가 균일한 성장 위치로 이동할 만한 시간적 여유를 가질 수 있기 때문에 거울과 같은 깨끗한 표면을 얻을 수 있는 것이다. 그런데, 삼족 원소의 종류에 따라서, 즉 Ga, In, Al과 이들로 이루어진 많은 조합물에 따라서, 표면에서 횡적인 방향으로 움직이는 이동도가 다르기 때문에, 충분한 평면이동속도를 확보해 주기 위해 성장 조건이 웨팅층의 성분에 따라서 영향을 받게 된다. 그래서, AlN 같은 경우에는 좀 더 낮은 오족 대 삼족의 비를 가질 때, 좀 더 높은 온도에서 평탄한 표면을 가질 수 있을 것이다.
[실시예]
본 실시예의 구조는 비교예 1에 설명된 방법과 거의 동일한 방법에 의해 형성된다. 즉, 모든 공정 단계 및 조건은 비교예 1의 경우와 동일하며, 다만, 웨팅층(20)의 형성단계에서 오족 대 삼족의 비를 250∼300 범위 내로 설정, 즉 비교예 1의 경우에 비해 1/20으로 낮게 설정한 것만이 다르다. 따라서, 본 실시예의 구조는 도 2a에 도시된 것과 동일하므로 별도의 도시를 생략한다.
도 3은 본 실시예의 방법에 의해 형성된 GaN막의 표면형상을 나타낸 도면이다. 도 3을 참조하면, 도 2b에서 볼 수 있었던 힐락은 거의 사라지고, 거울과 같은 깨끗한 표면을 얻을 수가 있음을 알 수 있다.
실시예의 결과를 통해, 웨팅층(20)의 형성단계에서, 오족 대 삼족의 비가1∼5000 범위 내에 있되, GaN막(13)에 힐락이 발생하게 만드는 오족 대 삼족의 비보다 작은 것이 바람직함을 알 수 있다.
[비교예 2]
비교예 2는 SiC 버퍼층의 영향을 알아보기 위한 것으로서, 비교예 2의 구조는 실시예와 거의 동일한 방법에 의해 형성된다. 즉, 모든 공정 단계 및 조건은 실시예의 경우와 동일하며, 다만, 비교예 2에서는 SiC 버퍼층을 형성하지 않는다는 것이 서로 다르다. 도 4a에 비교예 2의 구조를 나타내었으며, 도 4b에 비교예 2의 방법에 의해 형성된 GaN막의 표면형상을 나타내었다.
도 4b를 참조하면, 도 3에 도시한 평탄한 면이, SiC 버퍼층의 형성을 생략함에 따라 매우 조밀한 힐락들이 가득찬 표면으로 바뀐 것을 알 수 있다. 이것은 SiC 버퍼층이 사파이어 기판과 웨팅층, 그 위에 성장되는 GaN막사이에 작용하는 불일치를 완화 시켜주는 것을 알 수 있다.
상기 실시예와 비교예들을 종합해 보면 다음과 같다.
사파이어 기판 위에 SiC 버퍼층을 성장하고, 그 위에 고온에서 바로 갈륨나이트라이드(GaN)를 성장하게 되면, SiC와 GaN 사이에 접착력이 좋지 못하여, 연속적인 GaN층을 얻지 못하고, 불연속적인 GaN만이 존재하게 된다. 이에 SiC 버퍼층과 그 위에 성장될 GaN막과의 접착을 좋게 하는 웨팅층(wetting layer)으로서, Al(x1)Ga(y1)In(z1)N (0≤x1≤1, 0≤y1<1, 0≤z1≤1, x1+y1+z1=1)으로 이루어진 막을 첨가하게 되면, 고품질의 GaN막을 성장할 수 있다. 웨팅층의 조성과 SiC 버퍼층의 상태에 따라서 그 위에 성장될 GaN막은 많은 영향을 받게 되므로, 그 형성공정들은 최적화 되어야 하며, 이 때, 얻어진 GaN막 위에 다양한 질화막 반도체 소자를 성장할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
따라서, 본 실시예에서는 웨팅층 상에 GaN막을 형성하는 것에 대해서만 설명하였으나, 본 발명은, 그 외에도 Al(x2)Ga(y2)In(z2)N (0≤x2≤1, 0≤y2≤1, 0≤z2≤1, x2+y2+z2=1)의 조성으로 이루어진 GaN 기반 질화막의 형성에도 적용될 수 있음은 물론이다.
상술한 바와 같은 본 발명에 의하면, MOCVD를 이용하여 기존의 발표되었던, Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)과는 다른 물질로 구성된 SiC 박막을 사파이어 기판위에 버퍼층으로 형성하고, 그 위에 웨팅층과 GaN막을 형성할 경우, 우수한 물성을 갖는 GaN막을 성장할 수 있으므로, 고 효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다.

Claims (12)

  1. 사파이어 기판 상에 실리콘 카바이드 버퍼층을 형성하는 단계와;
    상기 실리콘 카바이드 버퍼층 상에 Al(x1)Ga(y1)In(z1)N (0≤x1≤1, 0≤y1<1, 0≤z1≤1, x1+y1+z1=1)의 조성으로 이루어진 웨팅층을 형성하는 단계와;
    상기 웨팅층 상에 GaN를 성분으로 포함하는 질화막을 형성하는 단계;
    를 구비하는 GaN 기반 질화막 형성방법.
  2. 제1항에 있어서, 상기 실리콘 카바이드 버퍼층의 형성 시에, 탄소 전구체로서 CBr4 또는 CxHy (x, y 는 정수) 또는 위 두 가지를 혼용하는 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  3. 제1항에 있어서, 상기 실리콘 카바이드 버퍼층의 형성 온도(T)가 300℃≤ T≤ 1500℃ 인 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  4. 제1항에 있어서, 상기 웨팅층이 단층으로 이루어진 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  5. 제1항에 있어서, 상기 웨팅층이 2층 이상의 조합으로 이루어진 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  6. 제1항에 있어서, 상기 웨팅층의 성장 온도가 400℃∼1100℃이며, 그 두께가 5Å∼5000Å인 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  7. 제1항에 있어서, 상기 웨팅층의 형성단계에서, 오족 대 삼족의 비가 1∼5,000 범위 내에 있되, 상기 GaN 기반 질화막에 힐락이 발생하게 만드는 오족 대 삼족의 비보다 작은 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  8. 제1항에 있어서, 상기 질화막이, Al(x2)Ga(y2)In(z2)N (0≤x2≤1, 0≤y2≤1, 0≤z2≤1, x2+y2+z2=1)의 조성으로 이루어진 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  9. 제6항에 있어서, 상기 질화막이 단층으로 이루어진 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  10. 제6항에 있어서, 상기 질화막이 2층 이상의 조합으로 이루어진 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  11. 제1항에 있어서, 상기 질화막의 성장 온도가 800℃∼1200℃인 것을 특징으로 하는 GaN 기반 질화막 형성방법.
  12. 제1항에 있어서, 상기 질화막의 형성단계에서 오족 대 삼족의 비가 500∼20,000인 것을 특징으로 하는 GaN 기반 질화막 형성방법.
KR10-2003-0085334A 2003-11-28 2003-11-28 ＧａＮ 기반 질화막의 형성방법 KR100448352B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0085334A KR100448352B1 (ko) 2003-11-28 2003-11-28 ＧａＮ 기반 질화막의 형성방법
PCT/KR2004/002114 WO2005053042A1 (en) 2003-11-28 2004-08-21 Method for fabricating gan-based nitride layer
US10/543,318 US7498244B2 (en) 2003-11-28 2004-08-21 Method for fabricating GaN-based nitride layer
TW093136445A TWI241638B (en) 2003-11-28 2004-11-26 Method for fabricating GaN-based nitride layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0085334A KR100448352B1 (ko) 2003-11-28 2003-11-28 ＧａＮ 기반 질화막의 형성방법

Publications (2)

Publication Number Publication Date
KR20040063073A true KR20040063073A (ko) 2004-07-12
KR100448352B1 KR100448352B1 (ko) 2004-09-10

Family

ID=36653814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0085334A KR100448352B1 (ko) 2003-11-28 2003-11-28 ＧａＮ 기반 질화막의 형성방법

Country Status (4)

Country Link
US (1) US7498244B2 (ko)
KR (1) KR100448352B1 (ko)
TW (1) TWI241638B (ko)
WO (1) WO2005053042A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746333B1 (ko) * 2005-08-10 2007-08-03 한국광기술원 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법
US7393213B2 (en) 2004-05-19 2008-07-01 Epivalley Co., Ltd. Method for material growth of GaN-based nitride layer
US20120280233A1 (en) * 2011-05-03 2012-11-08 Jae Hoon Lee Nitride-based heterostructure field effect transistor having high efficiency

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486614B1 (ko) 2004-03-05 2005-05-03 에피밸리 주식회사 낮은 접촉저항을 가지는 ⅲ-질화물반도체 발광소자
KR100486177B1 (ko) 2004-03-25 2005-05-06 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
WO2006057485A1 (en) 2004-11-29 2006-06-01 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
KR101008285B1 (ko) 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101008588B1 (ko) 2005-11-16 2011-01-17 주식회사 에피밸리 3족 질화물 반도체 발광소자
WO2007119919A1 (en) * 2006-04-18 2007-10-25 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device and method for manufacturing the same
KR20090034163A (ko) 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100947676B1 (ko) 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100972852B1 (ko) * 2007-12-31 2010-07-28 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
US20090272975A1 (en) * 2008-05-05 2009-11-05 Ding-Yuan Chen Poly-Crystalline Layer Structure for Light-Emitting Diodes
KR100988041B1 (ko) 2008-05-15 2010-10-18 주식회사 에피밸리 반도체 발광소자
KR100981275B1 (ko) 2008-09-25 2010-09-10 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
US20100102338A1 (en) * 2008-10-24 2010-04-29 Epivalley Co., Ltd. III-Nitride Semiconductor Light Emitting Device
US20100102352A1 (en) * 2008-10-24 2010-04-29 Epivalley Co., Ltd. III-Nitride Semiconductor Light Emitting Device
US8101965B2 (en) * 2008-12-02 2012-01-24 Epivalley Co., Ltd. III-nitride semiconductor light emitting device having a multilayered pad
KR100960280B1 (ko) * 2008-12-02 2010-06-04 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101000276B1 (ko) * 2008-12-04 2010-12-10 주식회사 에피밸리 반도체 발광소자
US20100140656A1 (en) * 2008-12-04 2010-06-10 Epivalley Co., Ltd. Semiconductor Light-Emitting Device
KR101134063B1 (ko) * 2009-09-30 2012-04-13 주식회사 세미콘라이트 3족 질화물 반도체 발광소자
US8618564B2 (en) * 2010-10-05 2013-12-31 Tsmc Solid State Lighting Ltd. High efficiency light emitting diodes
CN102130248A (zh) 2010-10-08 2011-07-20 映瑞光电科技(上海)有限公司 发光装置及其制造方法
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
EP3503163A1 (en) * 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
CN118173667A (zh) * 2022-12-08 2024-06-11 聚灿光电科技（宿迁）有限公司 一种led外延的生长方法及结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3105981B2 (ja) * 1992-01-28 2000-11-06 シャープ株式会社 半導体発光素子
JPH09249499A (ja) 1996-03-15 1997-09-22 Matsushita Electron Corp Ｉｉｉ族窒化物半導体のエピタキシャル成長方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
KR100304881B1 (ko) 1998-10-15 2001-10-12 구자홍 Gan계화합물반도체및그의결정성장방법
KR20000041281A (ko) * 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법
AU2430401A (en) * 1999-12-13 2001-06-18 North Carolina State University Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393213B2 (en) 2004-05-19 2008-07-01 Epivalley Co., Ltd. Method for material growth of GaN-based nitride layer
KR100746333B1 (ko) * 2005-08-10 2007-08-03 한국광기술원 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법
US20120280233A1 (en) * 2011-05-03 2012-11-08 Jae Hoon Lee Nitride-based heterostructure field effect transistor having high efficiency
TWI464877B (zh) * 2011-05-03 2014-12-11 Samsung Electronics Co Ltd 具有高效率之氮化物系異質結構場效電晶體
US8963151B2 (en) * 2011-05-03 2015-02-24 Samsung Electronics Co., Ltd. Nitride-based heterostructure field effect transistor having high efficiency

Also Published As

Publication number Publication date
TW200518198A (en) 2005-06-01
KR100448352B1 (ko) 2004-09-10
TWI241638B (en) 2005-10-11
WO2005053042A1 (en) 2005-06-09
US20060154454A1 (en) 2006-07-13
US7498244B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
KR100448352B1 (ko) ＧａＮ 기반 질화막의 형성방법
JP5095064B2 (ja) シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
US6989202B2 (en) Method for fabricating a III nitride film, an underlayer for fabricating a III nitride film and a method for fabricating the same underlayer
JP4555340B2 (ja) ＧａＮ系窒化膜を形成する方法
KR100610396B1 (ko) 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조
JP5133927B2 (ja) 化合物半導体基板
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
US20080206121A1 (en) Solid solution wide bandgap semiconductor materials
US20060118810A1 (en) Crystal growth method of nitride semiconductor
JP2022507504A (ja) 半導体構造におけるｉｉｉ－ｎから希土類への遷移
CN1691283A (zh) 氮化物单晶生长方法、氮化物半导体发光装置及制造方法
CN114447099A (zh) 高电子迁移率晶体管的外延结构及其制备方法
JPH02237021A (ja) 半導体装置の製造方法
US6706620B2 (en) Method for fabricating a nitride film
KR20040078211A (ko) 질화갈륨 기판 제조 방법
KR100466574B1 (ko) GaN 기반 질화막의 형성방법
KR100450785B1 (ko) 질화갈륨후막제조방법
JP4545389B2 (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
KR20060059671A (ko) ＧａＮ 기반 질화막의 형성방법
KR100450784B1 (ko) Gan단결정제조방법
US20050136564A1 (en) Method of laterally growing GaN with indium doping
JP4748925B2 (ja) エピタキシャル基板、半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法
JP4206609B2 (ja) 半導体装置およびその製造方法ならびに半導体基板の製造方法
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ
EP1235282A2 (en) Method for fabricating a nitride film

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
A302 Request for accelerated examination
G15R Request for early opening
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 16