KR100746333B1 - 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법 - Google Patents

실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
KR100746333B1
KR100746333B1 KR1020050073481A KR20050073481A KR100746333B1 KR 100746333 B1 KR100746333 B1 KR 100746333B1 KR 1020050073481 A KR1020050073481 A KR 1020050073481A KR 20050073481 A KR20050073481 A KR 20050073481A KR 100746333 B1 KR100746333 B1 KR 100746333B1
Authority
KR
South Korea
Prior art keywords
thin film
nitride
silicon carbide
light emitting
film layer
Prior art date
Application number
KR1020050073481A
Other languages
English (en)
Other versions
KR20070018625A (ko
Inventor
김광철
이승재
이상헌
김상묵
김윤석
전성란
백종협
염홍서
유영문
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020050073481A priority Critical patent/KR100746333B1/ko
Publication of KR20070018625A publication Critical patent/KR20070018625A/ko
Application granted granted Critical
Publication of KR100746333B1 publication Critical patent/KR100746333B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 실리콘 기판; 상기 실리콘 기판상에 패터닝된 탄화규소 박막; 및 상기 패터닝된 탄화수소 박막상에 적어도 1이상의 질화물 박막층이 순차 적층된 구조체를 포함하는 질화물계 발광소자를 제공한다. 상기 본 발명에 따른 질화물계 발광소자는 갈륨 질화물의 성장과정에서 박막내의 결정결함과 응력을 동시에 줄여 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.

Description

실리콘 기판위에 패터닝된 탄화규소 박막을 구비한 질화물계 발광소자 및 이의 제조방법{Nitride based Light Emitting Diode with Patterned Silicon Carbide on Silicon Substrate and Fabrication Method thereof}
도 1은 종래 사파이어 기판 위에 성장시킨 갈륨 질화물 박막의 구조도
도 2는 종래 실리콘 기판 위에 성장시킨 갈륨 질화물 박막의 구조도
도 3은 본 발명에 의한 실리콘 기판 위에 탄화규소 박막을 패터닝하여 갈륨 질화물 박막을 성장시킨 구조도
도 4는 본 발명에 의한 실리콘 기판 상에 패터닝된 탄화규소 박막과 갈륨 질화물 박막을 성장시키는 공정도
도 5는 기존의 평탄한 AlN 박막이 성장된 실리콘 기판 위에 갈륨질화물을 형성한 주사전자현미경 사진
도 6은 본 발명에 의한 실리콘 기판 상에 패터닝된 탄화규소 박막과 질화물 박막을 성장한 주사전자현미경 사진
<도면의 주요부분에 대한 부호설명>
1: 사파이어 기판 2: 갈륨 질화물 박막
3,6: 실리콘 기판 4: AlN 층
5: 갈륨 질화물 박막 12: 패턴화된 탄화규소박막
13: 성장된 갈륨 질화물 박막
본 발명은 질화물계 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 갈륨 질화물의 성장과정에서 박막내의 결정결함과 응력을 동시에 줄인 질화물계 발광소자 및 이의 제조방법에 관한 것이다.
도 1은 종래의 사파이어 기판(1) 위에 갈륨(Ga)이 함유된 유기금속화합물(트리메틸갈륨, (CH3)3Ga, 트리에틸갈륨, (C2H5)3Ga)과 N이 함유된 암모니아를 이용하여 고온에서 열분해시켜 화학증착법(CVD, chemical vapor deposition)을 이용하여 갈륨 질화물(2)을 성장시킨 구조를 나타낸다. 그러나 이 방법은 1000℃ 이상의 높은 온도에서 박막 성장이 진행되기 때문에 갈륨 질화물 박막과 사파이어 기판 간의 ∼34%의 열팽창 계수(thermal expansion coefficient)와 16%의 격자부정합(lattice mismatch) 때문에 계면으로 부터 야기되는 결정결함(전위결함, 점결함, 선결함 등) 과 응력(stress) 등이 갈륨 질화물 박막 위쪽까지 전개되어 구조적, 광학적, 전기적 특성이 우수한 갈륨 질화물 결정을 성장시키기 어렵다. 이를 극복하기 위한 가장 대표적인 방법은 버퍼층을 사용하는 것으로서, 450℃에서 600℃ 정도에서 AlxGayInzN 막 (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)을 성장시킨 후에 성장을 멈추게 하고, 온도를 높여 낮은 온도에서 성장된 AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)을 중화핵(nuclei)을 형성시키고, 이것을 씨앗으로 하여 고품질의 GaN 기반 질화막을 성장시킨다. 이러한 버퍼층으로는, AlN 버퍼층(일본 특허공개 소62-119196), LT-AlGaN 버퍼층(미국특허 제5,290,393호/일본 특허공개 평4-297023), LT-AlGaInN 버퍼층(미국특허 제6,508,878호), LT-AlInN 버퍼층 등이 사용되고 있다. 그런데, 이러한 방식으로 갈륨 질화물 박막을 성장시킨다 하더라도, 갈륨 질화물 박막이 1010 ∼ 1012/㎠ 정도의 결함 밀도(dislocation density)를 가지게 되는 문제점이 있다.
또한, 위와 같이 낮은 온도에서 사파이어 기판 위에 버퍼층을 성장하는 것이 아니라, 높은 온도에서 바로 기판 위에 GaN 기반 질화막 반도체를 성장시키는 경우도 있으나, 아직 개선할 여지가 많은 상황이다.
또한 도 2는 종래 실리콘 기판(3)에 Al이 함유된 유기금속화합물(트리메틸알루미늄 TMAl; (CH3)3Al)과 암모니아를 500 ∼ 1200℃에서 열 분해시켜 수십∼수백 Å 두께의 엷은 AlN 층(4)을 형성한 후 갈륨 질화물 박막(5)을 형성하는 방법이다. 13 ∼ 20 nm 두께의 AlN 층을 이용할 경우, 실리콘 기판 위에 AlN의 중화핵 (nuclei)이 완전하게 표면을 덮지 못하여, 2차원 핵성장을 일으키지 못한다. 또한 AlN 박막(4)이 완전하게 실리콘 기판(3)을 덮지 못하여, 초기에 SiNx 박막을 성장시켜, 질화물 박막의 결정성 향상에 기여하지 못한다. 또한 50nm 이상의 AlN 박막을 이용하면, AlN의 핵성장(grain) 크기는 증가하고, 결정결함 밀도는 감소하지만 그 위에 성장하는 질화물 갈륨 박막은 인장 응력(tensile stress)이 증가하게 되며, 광학적, 구조적 특성이 나빠지게 된다. 결국 이와 같은 방법은 실리콘과 갈륨 질화물을 AlN라는 완충층을 이용하여 격자 불일치성을 줄일 수 있으나 잔류 응력으로 인하여 성장된 갈륨 질화물 박막에서 심각한 크랙이 발생하거나, 실리콘 기판과 AlN 박막의 계면에서 SiNx 박막을 형성하게 되어, 성장된 갈륨 질화물 물성에 심각한 영향을 미쳐 갈륨 질화물을 이용하여 소자를 제작할 때, 누설전류의 증가, 동작전압 증가, 신뢰성 저하의 원인이 되는 문제점이 있다.
본 발명은 상기한 바와 같이 종래 기술이 가지는 문제를 극복하기 위해 창안된 것으로서, 본 발명의 목적은 갈륨 질화물의 성장과정에서 박막내의 결정결함과 응력을 동시에 줄인 질화물계 발광소자를 제공한다.
또한, 본 발명의 다른 목적은 상기 갈륨 질화물의 성장과정에서 박막내의 결정결함과 응력을 동시에 줄이는 것이 가능한 질화물계 발광소자의 제조방법을 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 실리콘 기판; 상기 실리콘 기판상에 패터닝된 탄화규소 박막; 및 상기 패터닝된 탄화수소 박막상에 적어도 1이상의 질화물 박막층이 순차 적층된 구조체를 포함하는 질화물계 발광소자를 제공한다.
본 발명에 의하면 상기 탄화규소 박막의 두께가 바람직하게는 1∼10,000Å이고, 패턴 중심간 거리는 0.1∼500㎛이며, 패턴의 넓이는 0.1∼500㎛인 질화물계 발광소자를 제공한다.
본 발명에 의하면 상기 패턴의 형상은 직선, 원, 사각형, 또는 육각형인 질화물계 발광소자를 제공한다.
본 발명에 의하면 상기 질화물 박막층을 구성하는 질화물은 InxGayAlzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)의 조성을 가지는 갈륨 질화물계 발광소자를 제공한다.
본 발명에 의하면 상기 질화물 박막층은 단층 또는 2층 이상의 복층으로 구성되어지는 질화물계 발광소자를 제공한다.
또한, 본 발명은 실리콘 기판위에 탄화규소 박막층을 형성하는 단계; 상기 탄화규소 박막층을 패터닝하는 단계; 및 상기 패터닝된 박막층 상에 적어도 1이상의 질화물 박막층을 형성하는 단계를 포함하는 질화물계 발광소자의 제조방법을 제공한다.
본 발명은 바람직하게는 상기 탄화규소 박막층의 패터닝 단계가 탄화규소 박막상에 포토레지스트를 코팅하는 단계; 노광공정을 통해 포토레지스트 패턴을 형성하는 단계; 패터닝된 포토레지스트 상에 마스크 금속층을 형성하는 단계; 리프트 오프 공정을 통해 패터닝된 포토레지스트층을 제거하는 단계; 마스크 금속이 증착되지 않은 탄화규소 박막층 부위를 식각하여 탄화규소 박막층의 패턴을 형성하는 단계; 및 마스크 금속층을 제거하는 단계를 포함하는 질화물계 발광소자의 제조방법을 제공한다.
본 발명은 바람직하게는 상기 탄화규소 박막층이 탄소와 규소가 구조내에서 공유결합을 통해 형성된 단일 화합물 또는, 규소 화합물과 탄화수소 화합물의 혼합물을 원료로 하여 형성되어지는 질화물계 발광소자의 제조방법을 제공한다.
본 발명은 바람직하게는 상기 질화물 박막층이 주기율표상 3족 원자를 포함하는 기체와 질소원자를 포함하는 기체를 원료로 하거나, 3족원소와 질소원자가 함께 구조내 포함된 단일 화합물을 원료로 하여 형성되어지는 질화물계 발광소자의 제조방법을 제공한다.
이하, 본 발명의 내용을 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
도 3에 도시한 바와 같은 본 발명에 따른 질화물계 발광소자는 실리콘 기판을 사용하며, 실리콘 기판과 질화물 박막층의 사이에 패터닝된 탄화규소 박막을 구비한다.
본 발명에 따른 발광소자는 기판으로서 실리콘 기판(6)을 사용한다. 실리콘 기판은 대면적으로 갈륨 질화물 결정을 성장시킬 수 있다.
본 발명에서 탄화규소 박막(12)을 구성하는 탄화규소는 적어도 탄소와 규소간에 공유결합을 이루는 물질로서 바람직하게는 질화물 반도체와 동일한 우르차이트 (wurtzite) 결정을 가지며, 격자부정합이 작은(예로, 3.3% 정도 수준) 특성을 가지는 어떠한 물질도 포함하는 의미로서 사용된다. 본 발명의 발광소자에 포함되는 탄화규소 박막은 상부가 소정 형상으로 패턴화된 상태로 존재하며, 질화물 박막층(13)은 상기 패턴화된 탄화규소 박막(12)의 위에 형성된다.
상기 탄화규소 박막의 패턴은 특정한 형태로 한정되어질 필요는 없으며, 직선, 원, 사각형, 또는 육각형의 어느 것이나 가능하다. 또한 이들 박막의 패턴은 특별히 한정되는 것은 아니나, 바람직하게는 패턴의 중심간 거리가 0.1∼500㎛, 패턴의 넓이가 0.1∼500㎛인 것이 바람직하다. 이와 같은 탄화규소 박막의 두께는 바람직하게는 1∼10,000Å으로 하는 것이 좋다.
상기한 바와 같은 탄화규소 박막의 패턴은 다양한 방법에 따라 형성되어질 수 있다. 바람직한 본 발명의 질화물계 발광소자의 제조방법은 상기 실리콘 기판상에 탄화규소 박막을 형성하고, 포토레지스트를 코팅하는 단계; 노광공정을 통해 포토레지스트 패턴을 형성하는 단계; 패터닝된 포토레지스트 상에 마스크 금속층을 형성하는 단계; 리프트 오프 공정을 통해 패터닝된 포토레지스트층을 제거하는 단계; 마스크 금속이 증착되지 않은 탄화규소 박막층 부위를 식각하여 탄화규소 박막층의 패턴을 형성하는 단계; 및 마스크 금속층을 제거하는 단계를 포함하는 것이다.
도 4a에 도시된 바와 같은 기판(6) 위에 탄화규소 박막(7)을 형성하는 데 사용되어지는 원료로는 탄소와 규소가 구조내에서 공유결합을 통해 형성된 단일 화합물을 들 수 있다. 이러한 단일 화합물의 예로는, 유기실란계 물질로서 보다 구체적으로는 메틸클로로실란(CH3SiCl3), 헥사메틸다이실란((CH3)6Si2), 테트라메틸실란((CH3)4Si 등을 들 수 있다. 또한 실리콘기판에 탄화물을 도입함으로써 탄화공정(carbonization process)을 수행하는 기체로는 CH4, C2H2, C3H8 등을 들 수 있다. 또한 상기 본 발명에 따른 탄화규소 박막은 규소 화합물과 탄화수소 화합물의 혼합물을 원료로 사용하여 형성할 수도 있다. 이들 혼합물의 예를 들면, SiH4+CH4, Si2H6+C3H8, SiH4+C3H8 등을 들 수 있다. 상기 열거된 물질들을 이용하여 화학기상증착법(CVD), 분자선증착법(MBE), 플라즈마화학기상증착법(PCVD) 혹은 스퍼터링법 등의 방법을 이용하여 500∼1300℃의 온도에서 비정형, 다결정, 또는 단결정의 탄화규소 박막을 성장시킬 수 있다.
성장된 탄화규소 박막을 이용하여 패턴화하는 과정은 다음과 같다. 먼저 도 4b에 도시된 바와 같이 노광공정을 수행하기 위하여 포토레지스트(PR)(8)를 탄화규소 박막(7) 위에 균일하게 코팅시킨다. 이때 포토레지스트는 포지티브, 네가티브, 이미지 리버스 형의 어느 것이나 필요에 따라 사용될 수 있다. 도 4c에 도시된 바와 같이 표준 노광공정을 이용하여 포토레지스트에 3차원 구조의 형성을 위하여 소정의 패턴(9)을 새겨 넣는다. 본 발명의 실시예에서는 줄무늬선(stripe line) 형태 를 나타내지만, 반드시 이에 한정되는 것은 아니며, 상술한 바와 같이 원, 다각형 형상의 다양한 패턴을 새기는 것도 가능하다. 줄무늬선(stripe line) 형태를 취하는 경우 바람직하게는 선폭길이가 0.5∼100㎛, 선폭간격은 0.5∼100㎛을 유지하는 것이 좋다. 이는 줄무늬 선이 기판과 성장하는 박막사이의 스트레스를 완화시킴으로써 결정성이 우수한 박막을 얻을 수 있다. 상기 패터닝된 포토레지스트(9) 위에 마스크 금속층을 형성한다. 마스크 금속층은 니켈, 크롬 등의 금속을 이용하여 전자빔 증착기 또는 열증착기 등을 이용하여 증착시킬 수 있다. 이 과정에 의해 상기 포토레지스트의 패턴 형성에 기인한 양각 및 음각부의 위에 금속층(10)이 증착되어진다.
후속하는 과정은 리프트 오프 과정으로서 도 4d에 도시된 바와 같이 포토레지스트 양각부와, 그 위에 증착된 금속층을 제거하는 단계이다. 리프트 오프 공정에 의해 패턴된 식각용 마스크 금속층(11)을 얻을 수 있고, 도 4e에 도시된 바와 같이 마스크 금속이 증착되지 않은 부위를 식각해 낸다. 마지막으로 마스크 금속층은 용제세척 등의 방법을 이용하여 제거할 수 있다. 이때 사용되는 용제로는 H2SO4:H2O2 또는 HF를 들 수 있다.
상기 본 발명에 따라 얻어지는 패터닝된 탄화규소 박막(12)은 후에 성장되는 갈륨 질화물 박막까지 결정결함과 응력이 진행되어지는 것을 방지하는 역할을 효과적으로 수행하며, 이는 실리콘 기판상에 격자부정합 및 열팽창계수가 큰 갈륨질화물을 성장시킬 때 매우 효과적인 버퍼층으로서 제공되어질 수 있다.
질화물계 박막층(13)은 상기 패터닝된 탄화규소 박막 위에 성장되어진다. 질화물계 박막층은 바람직하게는 주기율표상 3족 원자를 포함하는 기체(예를 들어, 트리메틸인듐(TMIn), 트리메틸갈륨(TMGa), 트리메틸알루미늄(TMAl) 등의 기체)와 질소원자를 포함하는 기체(예를 들어, 암모니아(NH3), 하이드라진(H2NNH2) 등의 기체)를 원료로 하여 형성되어질 수도 있다. 질화물계 박막층은 상기 물질들을 원료로 하여 화학기상증착법(CVD), 분자선증착법(MBE), 플라즈마화학기상증착법(PCVD) 혹은 스퍼터링법 등의 방법을 이용하여 성장시킬 수 있다. 상기 질화물계 박막층은 바람직하게는 InxGayAlzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)의 조성을 가질 수 있다.
상기 본 발명에 따른 질화물계 박막층(13)은 동일한 화학양론적 조성을 가지는 단층으로 형성되어질 수 있고, 더 나아가 서로 다른 화학양론적 조성을 가지는 2 이상의 층들이 적층되어질 수도 있다. 이와 같은 질화물계 박막층은 400∼1200℃의 온도에서 성장하는 것이 바람직하며, 그 총 두께는 100Å∼20㎛ 정도로 하는 것이 바람직하다.
도 6는 본 발명에 따른 갈륨질화물의 성장결과로써, 상술한 바와 같이 도 5에 나타난 기존의 평탄한 AlN 박막이 성장된 실리콘 기판 위에 갈륨질화물을 형성하는 것과 비교할 때 결정결함과 응력이 줄어든 것을 확인할 수 있으며, 이는 에너지 손실을 줄여줌으로써 고효율을 가지는 광소자 및 전기소자의 구현을 가능하게 한다. 또한, 본 발명에 따른 발광소자는 실리콘 기판을 사용하므로 대면적의 갈륨 질화물 결정을 성장시킬 수 있으며, 갈륨 질화물을 이용한 FET, LED 센서 등에 이용될 수 있다.
본 발명에 의하면 실리콘 기판 위에 탄화규소 박막을 패터닝하여 갈륨 질화물 박막을 성장시키는 것에 의해, 패터닝된 탄화규소가 결정결함 및 응력 등이 갈륨 질화물의 결정으로 진행되는 것을 막아 고품질의 갈륨 질화물 결정을 성장시킬 수 있다. 이에 따라 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 실리콘 기판; 상기 실리콘 기판상에 패터닝된 탄화규소 박막; 및 상기 패터닝된 탄화수소 박막상에 적어도 1이상의 질화물 박막층이 순차 적층된 구조체를 포함하는 질화물계 발광소자
  2. 제 1항에 있어서, 탄화규소 박막의 두께는 1∼10,000Å이고, 패턴 중심간 거리는 0.1∼500㎛이며, 패턴의 넓이는 0.1∼500㎛인 것을 특징으로 하는 질화물계 발광소자
  3. 제 1항에 있어서, 패턴의 형상은 직선, 원, 사각형, 및 육각형으로 구성된 그룹에서 선택된 하나의 형상인 것을 특징으로 하는 질화물계 발광소자
  4. 제 1항에 있어서, 질화물 박막층을 구성하는 질화물은 InxGayAlzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)의 조성을 가지는 것을 특징으로 하는 질화물계 발광소자
  5. 제 1항에 있어서, 질화물 박막층은 단층 또는 2층 이상의 복층으로 구성되어짐을 특징으로 하는 질화물계 발광소자
  6. 실리콘 기판위에 탄화규소 박막층을 형성하는 단계; 상기 탄화규소 박막층을 패터닝하는 단계; 및 상기 패터닝된 박막층 상에 적어도 1이상의 질화물 박막층을 형성하는 단계를 포함하는 질화물계 발광소자의 제조방법
  7. 제 6항에 있어서, 탄화규소 박막층의 패터닝 단계는 탄화규소 박막상에 포토레지스트를 코팅하는 단계; 노광공정을 통해 포토레지스트 패턴을 형성하는 단계; 패터닝된 포토레지스트 상에 마스크 금속층을 형성하는 단계; 리프트 오프 공정을 통해 패터닝된 포토레지스트층을 제거하는 단계; 마스크 금속이 증착되지 않은 탄화규소 박막층 부위를 식각하여 탄화규소 박막층의 패턴을 형성하는 단계; 및 마스크 금속층을 제거하는 단계를 포함하는 것을 특징으로 하는 질화물계 발광소자의 제조방법
  8. 제 6항에 있어서, 탄화규소 박막층은 메틸클로로실란(CH3SiCl3), 헥사메틸다이실란((CH3)6Si2), 테트라메틸실란((CH3)4Si), SiH4와 CH4의 혼합물, Si2H6와 C3H8의 혼합물, SiH4와 C3H8의 혼합물로 구성된 그룹 중에서 선택된 하나 이상의 원료로 형성되어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  9. 제 6항에 있어서, 질화물 박막층은 트리메틸인듐(TMIn), 트리메틸갈륨(TMGa), 트리메틸알루미늄(TMAl), 암모니아(NH3), 하이드라진(H2NNH2)으로 구성된 그룹에서 선택된 하나 이상의 원료로 하여 형성되어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
KR1020050073481A 2005-08-10 2005-08-10 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법 KR100746333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050073481A KR100746333B1 (ko) 2005-08-10 2005-08-10 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073481A KR100746333B1 (ko) 2005-08-10 2005-08-10 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20070018625A KR20070018625A (ko) 2007-02-14
KR100746333B1 true KR100746333B1 (ko) 2007-08-03

Family

ID=41631166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073481A KR100746333B1 (ko) 2005-08-10 2005-08-10 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100746333B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210093436A (ko) 2020-01-18 2021-07-28 남상겸 운동 동작 분석 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101035A (ja) 2001-09-26 2003-04-04 Toshiba Corp SiC半導体基板とその製造方法及びSiC半導体装置
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
KR20040063073A (ko) * 2003-11-28 2004-07-12 삼성전기주식회사 GaN 기반 질화막의 형성방법
KR20050014345A (ko) * 2003-07-30 2005-02-07 에피밸리 주식회사 SiC Buffer layer를 이용한 질화물 계열 반도체 결정 성장
KR20060077807A (ko) * 2004-12-31 2006-07-05 엘지전자 주식회사 측면 성장된 발광 다이오드 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2003101035A (ja) 2001-09-26 2003-04-04 Toshiba Corp SiC半導体基板とその製造方法及びSiC半導体装置
KR20050014345A (ko) * 2003-07-30 2005-02-07 에피밸리 주식회사 SiC Buffer layer를 이용한 질화물 계열 반도체 결정 성장
KR20040063073A (ko) * 2003-11-28 2004-07-12 삼성전기주식회사 GaN 기반 질화막의 형성방법
KR20060077807A (ko) * 2004-12-31 2006-07-05 엘지전자 주식회사 측면 성장된 발광 다이오드 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20070018625A (ko) 2007-02-14

Similar Documents

Publication Publication Date Title
KR100631905B1 (ko) 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
KR100901822B1 (ko) 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
US20040200406A1 (en) Method for growing single crystal GaN on silicon
US20050001245A1 (en) Method for manufacturing gallium nitride group compound semiconductor
KR20020067520A (ko) 사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장
JP4996448B2 (ja) 半導体基板の作成方法
KR100331447B1 (ko) GaN 후막 제조 방법
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
KR101036223B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
KR100593936B1 (ko) 비극성 a면 질화갈륨 단결정 제조방법
KR100533636B1 (ko) 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
KR100506739B1 (ko) 알루미늄(Al)을 함유한 질화물 반도체 결정 성장방법
KR19990083174A (ko) 질화물계 화합물 반도체의 성장방법
KR100746333B1 (ko) 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법
KR100786797B1 (ko) 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법
KR100668649B1 (ko) 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법
KR100771227B1 (ko) 유전체 dbr을 구비한 질화물계 발광소자 및 이의제조방법
KR20090048139A (ko) 질화물계 발광소자 및 그 제조방법
KR100726968B1 (ko) 응력 완화층을 구비한 질화물계 발광소자 및 이의 제조방법
US20050136564A1 (en) Method of laterally growing GaN with indium doping
KR20090030651A (ko) 질화갈륨계 발광소자
WO2000033364A1 (en) Epitaxial aluminium-gallium nitride semiconductor substrate
EP3050075A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
JP3967282B2 (ja) SiC、GaN半導体及びその製造方法
KR20090048138A (ko) 질화물계 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140715

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180705

Year of fee payment: 12