KR20040061656A - 가요성 기판 상에 보호캡을 구비하는 박막 트랜지스터 및이를이용하는 전자장치 및 그 제조방법 - Google Patents

가요성 기판 상에 보호캡을 구비하는 박막 트랜지스터 및이를이용하는 전자장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040061656A
KR20040061656A KR1020020087940A KR20020087940A KR20040061656A KR 20040061656 A KR20040061656 A KR 20040061656A KR 1020020087940 A KR1020020087940 A KR 1020020087940A KR 20020087940 A KR20020087940 A KR 20020087940A KR 20040061656 A KR20040061656 A KR 20040061656A
Authority
KR
South Korea
Prior art keywords
protective cap
semiconductor chip
thin film
curable resin
flexible substrate
Prior art date
Application number
KR1020020087940A
Other languages
English (en)
Other versions
KR100528326B1 (ko
Inventor
김도영
박완준
박영수
이준기
민요셉
권장연
서순애
최영민
채수두
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0087940A priority Critical patent/KR100528326B1/ko
Priority to EP03258178A priority patent/EP1435661B1/en
Priority to US10/748,271 priority patent/US7176488B2/en
Priority to CNB2003101249028A priority patent/CN100462823C/zh
Priority to JP2004000067A priority patent/JP4991092B2/ja
Publication of KR20040061656A publication Critical patent/KR20040061656A/ko
Application granted granted Critical
Publication of KR100528326B1 publication Critical patent/KR100528326B1/ko
Priority to US11/702,057 priority patent/US7767502B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations

Abstract

가요성 기판 상에 구현되는 박막 반도체 소자 및 이를 이용한 전자장치 및 그 제조방법이 개시된다. 개시된 반도체 소자는 가요성 기판 상에 형성되는 박막 반도체 칩과, 박막 반도체 칩을 감싸는 보호캡을 구비한다. 개시된 전자장치는, 가요성 기판과 가요성 기판 상에 형성되는 반도체 칩을 포함하는 전자장치에 있어서, 상기 반도체 칩을 감싸는 보호캡을 구비한다. 반도체 칩을 감싸는 보호캡에 의해 기판의 벤딩시 발생하는 응력에 대한 내구성이 향상된다.

Description

가요성 기판 상에 보호캡을 구비하는 박막 트랜지스터 및 이를 이용하는 전자장치 및 그 제조방법{Thin film transistor with protective cap over flexible substrate and electronic device using the same and manufacturing method thereof}
본 발명은 박막 반도체 소자 및 이를 이용한 전자장치 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 가요성 기판 상에 장착할 수 있도록 내구성을 높인 박막 반도체 소자 및 이를 이용한 전자장치 및 그 제조방법에 관한 것이다.
종래의 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 또는 TFT-OLED(Organic Light Emitting Diode)와 같은 평판표시소자는 아몰퍼스 실리콘-TFT 또는 폴리 실리콘-TFT으로 형성된 박막 반도체 소자를 유리 기판 상에 구비한다. 최근 평판표시소자용 기판을 유리에서 플라스틱과 같은 가요성 기판으로 대체하는연구가 행하여지고 있다. 평판표시소자용 가요성 기판은 내구성, 경량성, 유연성 등이 뛰어나 모바일 장치를 구현하기에 큰 잇점을 가지지만, 가요성 기판 상에 반도체 칩을 형성하는 경우 기판을 구부리거나 접을 때에 반도체 칩의 파괴가 일어나는 단점이 있다. 종래의 TFT-LCD는 일반적으로 무기박막으로 형성되는 폴리실리콘 TFT를 구비하는데 TFT부분의 탄성계수가 크기 때문에 가요성 기판의 작은 변형에도 큰 응력을 받아 쉽게 파손된다. 한편, TFT가 차지하는 면적은 단위 픽셀 전체 면적의 1% 정도이므로, 가요성 기판의 벤딩에 의해 TFT의 변형이 발생하는 경우 소자 전체의 파손을 막기 위해 TFT의 변형을 억제할 수 있는 대책이 필요하다.
TFT의 변형을 막기 위한 개선된 종래기술의 일 예로 도 1은 국내공개특허 제2001-84247호에 개시된 종래의 TFT-LCD의 구조를 간략히 나타내고 있다.
도 1을 참조하면, 종래의 TFT는 가요성 아크릴 코폴리머 기판(flexibel acrylate copolymer film)(1)에 요람이 형성되고 요람 하부에 게이트 전극(5)이 형성되고, 게이트 전극(5)을 포함한 기판(1)이 전면에 SiN이나 SiO2와 같은 유전물질로 이루어진 절연막(6)이 형성된 구조를 가진다. 게이트 전극(5)의 상부 절연막(6) 에는 비정질 실리콘(Amorphous silicon)으로 이루어지는 활성층(10)이 증착되고, 활성층(10)이 노출되도록 활성층(10)과 게이트 전극(5)의 상부의 절연막 모서리 위로는 n형 또는 p형으로 도핑된 실리콘층(12, 13)이 분리 형성되며 도핑된 실리콘층(12, 13)상에 소스(15)와 드레인(14) 전극이 설치된다. 소스 전극(15)과 드레인 전극(14)에 드레인 전극(14)을 확장시키고 동시에 소스 전극(15)을 요람 주위의 벽까지 연결시키는 금속(16, 17)을 연결하고, 기판(1)을 평탄화시키는 유전물질(18)을 형성한다.
상기 종래의 TFT는 요람구조를 구비하여 기판(1)의 벤딩에 의한 응력을 분산시킨다. 하지만, TFT를 이루는 박막이 높은 탄성계수를 가지는 성질상 외부에서 인가되는 응력은 박막에 집중되어 상기 구조에 따른 응력의 분산은 미미하게 이루어질 뿐이다. 즉 박막 트랜지스터의 물질적 특성을 근본적으로 보완하지 못하므로 박막 트랜지스터를 구비하는 전자장치의 내구성을 향상시키지 못하는 단점을 가진다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 가요성 기판의 벤딩 발생시 파손을 막을 수 있는 구조를 가지는 박막 반도체 소자 및 이를 이용한 전자장치 및 그 제조방법을 제공하는 것이다.
도 1은 국내공개특허 제2001-84247호에 개시된 TFT LCD의 단면도,
도 2는 본 발명의 제1실시예에 따른 반도체 소자 및 이를 이용한 전자장치의 일 구현예로서 TFT-LCD를 간략히 나타낸 단면도,
도 3a 내지 3p는 도 2에 도시된 TFT-LCD의 제조방법을 나타낸 공정도,
도 4는 본 발명의 제2실시예에 따른 반도체 소자 및 이를 이용한 전자장치의 일 구현예로서 TFT LCD를 간략히 나타낸 단면도,
도 5a 내지 5t는 도 4에 도시된 TFT-LCD 제조방법을 나타낸 공정도,
도 6은 본 발명의 제1실시예에 따른 반도체 소자 및 이를 이용한 전자장치의 다른 구현예로서 TFT-LCD를 간략히 나타낸 단면도,
도 7은 본 발명의 제2실시예에 따른 박막 반도체 소자 및 이를 이용한 전자장치의 다른 구현예로서 TFT-LCD를 간략히 나타낸 단면도.
<도면의 주요부분에 대한 부호설명>
51, 81, 111, 141 ; 가요성 기판 53, 83, 113, 143 ; 활성층
55, 85, 115, 145 ; 제1절연층 57, 87, 117, 147 ; 게이트 전극
59, 89, 119, 149 ; 제2절연층 61, 91, 121, 151 ; 전극막
61a, 91a, 121a, 151a ; 소스 전극
61b, 91b, 121b, 151b ; 드레인 전극
63, 123 ; 보호캡 65, 95 ; 제3절연층
93a, 153a ; 제1보호캡 93b, 153b ; 제2보호캡
67, 97, 127, 157 ; 제1전극
69, 99, 129, 159 ; 액정층 70, 100, 130, 150 ; TFT-LCD
71, 101, 131, 161 ; 제2전극
79 , 109, 139, 169 ; 시일링 캡
상기 기술적 과제를 달성하기 위하여 본 발명은,
가요성 기판;
상기 가요성 기판 상에 형성되는 박막 반도체 칩; 및
상기 박막 반도체 칩을 감싸는 보호캡;을 구비하는 것을 특징으로 하는 박막 반도체 소자를 제공한다.
상기 기술적 과제를 달성하기 위하여 본 발명은 또한,
가요성 기판과 상기 가요성 기판 상에 형성되는 반도체 칩을 포함하는 전자장치에 있어서, 상기 반도체 칩을 감싸는 보호캡을 구비하는 것을 특징으로 하는전자장치를 제공한다.
상기 보호캡은 30GPa 이상의 인장 강도를 가지는 것이 바람직하다.
상기 보호캡은 200이상의 경도(Brinell Hardness)를 가지는 것이 바람직하다.
상기 보호캡은 상기 박막 반도체 칩의 상면에 증착되거나, 상기 박막 반도체 칩의 상면과 상기 가요성 기판과 상기 박막 반도체 칩의 계면에 형성될 수 있다.
상기 박막 반도체 칩은 TFT, TFD 또는 MIM 이다.
상기 보호캡은 자외선 경화 수지, X선 경화물질, 전자빔 경화물질 또는 이온빔 경화물질로 형성할 수 있다.
상기 가요성 기판은 플라스틱, 금속 박막 또는 100μm 이하의 두께를 가지는 유리 기판으로 형성한다.
상기 반도체칩에 LCD 또는 OLED가 연결되어 구동될 수 있다.
또한, 상기 기술적 과제를 달성하기 위하여 본 발명은,
가요성 기판 상에 박막 반도체 칩을 제조하는 제1단계;
상기 반도체 칩을 감싸도록 보호캡을 도포하는 제2단계;
상기 보호캡을 감싸도록 상기 기판 상에 절연층을 적층하는 제3단계;
상기 절연층 및 상기 보호캡을 차례로 관통하여 상기 반도체 칩의 상면까지 콘택트 호울을 형성하는 제4단계; 및
상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제5단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법을 제공한다.
여기서, 상기 제2단계는,
상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 보호캡을 형성하는 단계;를 포함한다.
상기 제3단계에서,
상기 보호캡을 아르곤 플라즈마 처리 후 상기 보호캡을 도포하도록 상기 기판의 상면에 절연층을 증착한다.
상기 기술적 과제를 달성하기 위하여 본 발명은 또한,
가요성 기판 상에 박막 반도체 칩을 제조하는 제1단계;
상기 반도체 칩을 감싸도록 보호캡을 도포하는 제2단계;
상기 보호캡을 관통하여 상기 반도체 칩의 상면까지 콘택트 호울을 형성하는 제3단계; 및
상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제4단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법을 제공한다.
상기 보호캡은 자외선 경화 수지, X선 경화물질, 전자빔 경화물질 또는 이온빔 경화물질로 형성할 수 있다.
여기서, 상기 제2단계는,
상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 보호캡을 형성하는 단계;를 포함한다.
상기 기술적 과제를 달성하기 위하여 본 발명은 또한,
가요성 기판 상에 제1보호캡을 도포하여 소정 패턴으로 패터닝하는 제1단계;
상기 제1보호캡의 상면에 박막 반도체 칩을 제조하는 제2단계;
상기 반도체 칩을 감싸도록 제2보호캡을 도포하는 제3단계;
상기 제2보호캡 및 상기 기판 상에 절연층을 적층하는 제4단계;
상기 절연층 및 상기 제2보호캡을 차례로 관통하여 상기 반도체 칩의 표면까지 콘택트 호울을 형성하는 제5단계; 및
상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제6단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법을 제공한다.
여기서, 상기 제1단계는,
상기 기판 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음, 고온 가열하여 제1보호캡을 패터닝하는 단계;를 포함한다.
상기 제2단계에서, 상기 제1보호캡을 아르곤 플라즈마 처리 후 상기 제1보호캡의 상면에 상기 반도체 칩을 제조한다.
상기 제3단계는,
상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 제2보호캡을 형성하는 단계;를 포함한다.
상기 제4단계에서, 상기 제2보호캡을 아르곤 플라즈마 처리 후 상기 제2보호캡을 도포하도록 상기 기판의 상면에 절연층을 증착한다.
상기 기술적 과제를 달성하기 위하여 본 발명은 또한,
가요성 기판 상에 제1보호캡을 도포하여 소정 패턴으로 패터닝하는 제1단계;
상기 제1보호캡의 상면에 박막 반도체 칩을 제조하는 제2단계;
상기 반도체 칩을 감싸도록 제2보호캡을 도포하는 제3단계;
상기 제2보호캡을 관통하여 상기 반도체 칩의 표면까지 콘택트 호울을 형성하는 제4단계; 및
상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제5단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법을 제공한다.
여기서, 상기 제1단계는,
상기 기판 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음, 고온 가열하여 제1보호캡을 패터닝하는 단계;를 포함한다.
상기 제2단계에서, 상기 제1보호캡을 아르곤 플라즈마 처리 후 상기 제1보호캡의 상면에 상기 반도체 칩을 제조한다.
상기 제3단계는,
상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 제2보호캡을 형성하는 단계;를 포함한다.
상술한 모든 전자장치 제조방법에 있어서, 상기 보호캡은 30GPa 이상의 강도를 가지는 것이 바람직하다. 또는 상기 보호캡은 200이상의 경도를 가지는 것이 바람직하다. 상기 가요성 기판은 플라스틱, 금속박막 또는 100μm 이하의 두께를 가지는 유리기판으로 형성할 수 있다.
상기 반도체 칩은 TFT, TFD 또는 MIM으로 제조할 수 있다.
상기 피구동부는 LCD의 화소부이거나, OLED의 화소부일 수 있다.
상기 제1 및 제2보호캡은 자외선 경화 수지로 형성하고, 상기 자외선 경화 수지로는 아크릴 수지 또는 에폭시 수지를 이용한다.
본 발명은 무기박막을 이용한 반도체 칩을 보호캡으로 도포하여 박막 반도체 소자와 이를 이용하는 전자장치의 내구성을 향상시킬 수 있다.
이하 본 발명의 실시예에 따른 박막 반도체 소자 및 이를 이용한 전자장치 및 그 제조방법을 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 제1실시예에 따른 박막 반도체 소자 및 이를 이용한 전자장치의 일 구현예로서 TFT-LCD의 화소부와 구동부를 간략히 나타낸 단면도이다.
도 2를 참조하면, 화소부로서 LCD가 채용되고, 상기 화소부는 제1전극(67)과 제2전극(71)을 구비하고 제1 및 제2전극(67, 71) 사이에 개재되는 액정층(69)을 포함한다. 여기서, 화소부로서 LCD 대신 OLED를 구비할 수 있다.
상기 화소부를 구동하는 구동부는 스위칭 소자로서 TFT 박막 반도체 칩을 채용된다. 상기 구동부는 가요성 기판(51)과, 기판(51)의 상면에 형성되며 소스 및 드레인 영역(S, D)을 가지는 활성층(53)과, 활성층(53)의 상면에 증착되는 제1절연층(55) 및, 게이트 전극(57)과, 게이트 전극(57)의 표면과 활성층(53)의 일부를 도포하는 제2절연층(59)과, 활성층(53)의 소스 및 드레인 영역(S, D)과 연결되어 전자 및 정공을 이송하도록 제2절연층(59)상에 형성되는 소스 전극(61a), 드레인 전극(61b) 및, 이러한 전체 구조를 보호하도록 기판(51), 활성층(53), 제2절연층(59) 및, 소스 전극(61a)과 드레인 전극(61b)의 표면에 도포되는 보호캡(63)을 구비한다.
제3절연층(65)은 상기 화소부와 구동부 사이에 개재되어 기판(51)과, 보호캡(63)의 표면상에 형성되어 TFT 소자를 외부로부터 보호하고 동시에 상기 화소부와 구동부를 절연한다. 제3절연층(65)과 보호캡(63)에는 전극(61)의 표면까지 관통하는 콘택트 호울(73)이 형성되고 그 내부에 제1전극(67)을 형성하는 물질이 채워진다. 화소부와 구동부 전체는 시일링 캡(79)으로 밀봉되고 백라이트(미도시)와 연결되어 TFT-LCD가 완성된다. 여기서, TFT 대신 TFD(Thin Film Diode)를 채용할 수도 있다.
보호캡(63)은 30GPa이상의 인장강도와 200이상의 경도(Brinell Hardness)를 가지는 물질로 형성하는 것이 바람직하다. 보호캡 형성시 이용할 수 있는 물질은 경화방식에 따라 자외선에 경화되는 물질, X-ray에 경화되는 물질, 이온빔에 경화되는 물질, 전자빔에 경화되는 물질로 나뉜다. 자외선에 경화 방식을 선택하는 경우 poly vinylcinnamate derivatrires, allylesterprepolymer, cyclized polyisoprene, 2.3-dichloro-1-prophyacrylate, polyvinylphenol, polyimide precursor로서 allylic 군 또는 acrylic 군 등의 물질을 이용할 수 있다.
X-ray에 경화방식을 선택하는 경우, PDOP(poly(dially-orthophathalate)), COP(poly(glycidylmethacrylate-co-ethylacrylate), DCPA(poly(2,3-dichloro-1-propylacrylate), DCOPA(DCPA+COP), DCPA+N-vynyl carbazole, Poly (2,3-dibromo-1-propylacrylate-co-glycidylacrylate), Poly(chloroethylvinylether-co-vinyloxyethylacrylate), AgBr emuls, Brominated tetrathia-fulvalene-fuctionalized polystyrene, Hydrocarboa resist, Metal acrylate, PGMA-EA(poly(glcidyl methacrylate-EA), SEL-N, OEBR, CER, DCPA-Monomer mixtures, DCPA-BABTDS, DCPA-DPDVS, DCPA-BMBTDS, DCPA-NVC, DCPA-NVC-DPDVS, DCPA-(2-(1-naphthyl)-ethl methacrylate and acrylate), DCPA-NVC-DMPSS(dimethylphenylstyrylsilane), DCPA-NPM(N-phenyl maleimide), DCPA-NPM-DMPSS(dimethylphenylsilylstyrene), polymer containing N-vinyl carbazole monomer, poly (2,3-dichloro-1-propyl methacrylate), poly (2-chloroehylacrylate), poly(2,2,2-trichloroethylacrylate), poly(1,3-dichloro-2-propylacrylate), poly(2,3-dichloro-1-propylacrylate) 등을 이용할 수 있다.
이온빔 경화방식을 사용하는 경우, cyclized rubber with N-phenylmaleimide, Novolac, PVC(poly(vinyl chloride)), PVF(poly(vinyl formal), PMMA(poly(methyl methacrylate)), SiO2, Ag2Se/GeSe2, Poly(2,3-dibromo-1-propylacrylate-co-2,3-dichloro-propylacrylate), Poly(vinyl carbazole)-trinitro fluorenone complex 등을 이용할 수 있다.
전자빔 경화방식을 사용하는 경우, PS(poly(styrene)), COP(poly(glycidil methacrylate-co-ethylate), PGMA(poly(gylcidil methacrylate)), PDOP(poly(diallylphthalate)), P(4Cl-Sty)(poly 4-chlorostyrene), P(2Cl-Sty)(poly(2-chlorostyrene)), P(2&4-ClSty)(poly(2,4-chlorostyrene)), poly (vinylacetate), poly(methylvinylketone), poly(vinylcinamate), P(VC)(poly vinyl chloride), poly vinyl pyrrolidone, P(VT)(poly vinyl toluene),P(VBCI)(poly vinylbenzylchloride), P(VBSA)(poly (vinylbenzene sulfonic acid), poly(4-iso-propolystyrene), poly(4-terbutylstyrene), P(4Br-Sty)(poly(4-bromostyrene)), Copolymers-P(4Cl-Sty-CO-GMA)(copolymer of 4-chlorostyrene and glycidyl methacrylate), P(3Cl-Sty-CO-GMA)(copolymer of 3-chlorostyrene and glycidyl methacrylate), P(ClSty-Co-GMA)(copolymer of chlorostyrene and glycidyl methacrylate), P(VBCI-CO-GMA)(copolymer of vinyl benzylchloride and glycidyl methacrylate), P(VT-CO-GMA)(copolymer of vinyl and glycidyl methacrylate), EPB(epoxidized polybutadiene), CPB, CMS(chloromethylated polystyrene), αM-CMS(chloromethylated poly-α-methylstyrene), SEL-N, OEBR-100, Photoresist AZ 1350; Shipley 등을 이용할 수 있다.
보호캡을 형성하는 방식은 스핀 코팅 또는 프린팅을 이용하여 소정의 유기 물질을 코팅한 다음 자외선, X-ray, 이온 빔, 전자빔 등을 이용해 경화시키는 방식과, 스퍼터링(sputtering) 또는 이베포레이션(evaporation)을 포함하는 PVD법 또는, PECVD(Plasma Enhanced Chemical Vapor Deposition), HDP-CVD(High Density Plasma Chemical Vapor Deposition), ALD(Atomic Layer Depostion), MOCVD(Metal Organic Chemical Vapor Deposition)등을 이용한 CVD 법을 이용하여 소정의 유기 물질을 증착한 다음 일반적인 광식각 방식에 의한 패터닝을 하는 방식이 있다.
도 3a 내지 3p는 본 발명의 제1실시예에 따른 반도체 소자 제조방법을 나타낸 공정도이다. 여기서는, 자외선 경화 방식을 이용하여 보호캡을 형성한다.
먼저 도 3a에 도시된 바와 같이 가요성 기판(51) 상에 rf 스퍼터를 이용하여50nm 정도의 두께로 비정질 실리콘막(53a)을 증착한 다음, 포토공정을 실행한다. 포토공정은 비정질 실리콘막(53a)의 상면에 감광제(44)를 도포하는 단계, 마스크(42a)를 그 상부에 위치시키고 노광하는 단계, 현상 및 식각 단계를 거쳐 실행한다. 가요성 기판(51)으로는 polyehersulphone(PES), polyacrylate(PAR), polyethylenenaphthelate(PEN), poly methyl methacrylate(PMMA) polyimide(PI), polycarbonate(PC), polyethylenetherephehalate(PET) 등의 플라스틱 기판 또는 Al 또는 SUS(Steel Use Stainless) 박막 등의 금속박막 또는 100μm 이하의 얇은 유리 기판을 이용할 수 있으나, 200℃ 이상의 공정온도를 요구하는 경우 PES를 기판(51)으로 이용하는 것이 바람직하다.
포토공정을 실행하면, 도 3b에 도시된 바와 같이, 기판(51) 상에 비정질 실리콘막(53a)이 마스크(42a)의 형태대로 패터닝된다. 다음 도 3c에 도시된 바와 같이, 308nm 엑시머 레이저를 95% 중복률을 가지고 조사하여 비정질 실리콘막(53a)을 결정질 실리콘막으로 변화시켜 활성층(53)을 형성한다.
도 3c에 도시된 구조의 표면에 CVD(Chemical Vapor Deposition) 공법을 이용하여 SiO2등으로 이루어지는 제1절연층(55)을 증착하고 그 상면에 DC 스퍼터를 이용하여 Al로 이루어지는 게이트 전극(57)을 증착한다. 게이트 전극(57)의 상면에 감광제(44)를 연속하여 도포한 다음 마스크(42b)를 그 상부에 위치시키고 노광, 현상 및 식각 단계를 포함하는 포토공정을 실행하면, 도 3e에 도시된 바와 같이 게이트 전극(57)과 제1절연층(55)이 패터닝된다.
패터닝 후, 이온 주입 공정을 실행하여 도 3f에 도시된 바와 같이, 활성층(53)에 소스 및 드레인 영역(S, D)을 형성하고 엑시머 레이저를 이용하여 상기 소스 및 드레인 영역(S, D)을 활성화시킨다. 도 3f에 도시된 구조 상에 ILD(Interlevel Dielectric)층으로서 제2절연층(59)을 증착한 다음, 그 상면에 감광제(44)를 도포하고 소정 형태의 마스크(42c)를 위치시켜 포토공정을 실행하면 도 3h에 도시된 바와 같이, 활성층(53)의 소스 및 드레인 영역(S, D)의 일부가 노출되는 형태로 제2절연층(59)이 패터닝된다.
도 3h에 도시된 구조체 상에 도 3i에 도시된 바와 같이, Al과 같은 금속으로 전극막(61)을 증착하여 전극(61)이 소스 및 드레인 영역(S, D)과 전기적으로 접촉하도록 한다. 다음, 그 상면에 감광제(44)를 도포하고 소정 형태의 마스크(42d)를 위치시켜 포토공정을 실행하여 도 3j에 도시된 바와 같이, 전극막(61)의 중심부를 식각하여 소스 및 드레인 전극(61a, 61b)으로 분리시킨다. 소스 전극 및 드레인 전극(61a, 61b)은 소스 및 드레인 영역(S, D)과 각각 전기적으로 연결된다.
도 3j에 도시된 공정까지 실행하여 제조된 박막 반도체 칩을 보호하고 소스 및 드레인 전극(61a, 61b)을 절연하도록 도 3k에 도시된 바와 같이, 보호캡(63)을 그 상부에 스핀 코팅한다. 보호캡(63)은 아크릴 수지(acrylinc resin) 또는 에폭시 수지(epoxy resin)와 같은 자외선 경화 수지로 형성한다.
보호캡(63)을 90℃ 정도에서 3분 정도 소프트 베이킹(soft baking)한 다음 도 3l에 도시된 바와 같이, 소정 형태의 마스크(42e)를 상부에 위치시키고 자외선을 조사한다. 자외선 조사 후 현상하면 도 3m에 도시된 바와 같이, 보호캡(63)이패터닝된다. 보호캡(63)을 150℃ 정도에서 10분 정도 하드 베이킹(hard baking)한 다음 아르곤 플라즈마 처리 후 도 3n에 도시된 바와 같이 기판(51)과 보호캡(63)의 상부에 제3절연층(65)을 증착한다. 아르곤 플라즈마 처리 공정은 유기물질로 형성된 보호캡(63) 상에 무기물질로 제3절연층(65)을 증착하는 경우 접착력이 약해지는 것을 방지하기 위해서이다.
다음 도 3o에 도시된 바와 같이, 제3절연층(65)과 보호캡(63)을 관통하는 콘택트 호울(73)을 형성한다. 그 상부에 화소부의 표시전극으로서 ITO(Indium Tin Oxide)를 증착하여 제1전극(67)을 형성하고, 제1전극(67)의 상부에 액정층(69) 및, 제2전극(71)을 순서대로 형성하여 화소부를 성형한다. 화소부와 구동부를 실장하는 시일링 캡(79)을 도포하여, 도 3p에 도시된 바와 같이, TFT-LCD(70)를 제조한다.
도 4는 본 발명의 제2실시예에 따른 반도체 소자 및 이를 이용한 전자장치의 일 구현예로서 TFT-LCD를 간략히 보인 단면도이다.
도 4의 TFT-LCD(100)은 도 2에 도시된 TFT-LCD(70)의 구조와 유사한 구조를 가진다. 다만, 본 발명의 제2실시예에 따른 반도체 소자는 제3절연층(95)의 하부에 형성되는 제2보호캡(93b) 이외에 기판(81)과 활성층(83) 사이에 제1보호캡(93a)이 더 구비되는 점이 본 발명의 제1실시예에 따른 반도체 소자와 상이하다. 참조부호 85는 제1절연층, 87은 게이트 전극, 89는 제2절연층, 91a는 소스 전극, 91b는 드레인 전극, 95는 제3절연층, 97은 제1전극, 99는 액정층, 101은 제2전극을 각각 나타낸다. 본 발명의 제2실시예에 따른 반도체 소자 및 이를 이용한 전자장치는 제2보호캡(93b)과 함께 기판(81)과 활성층(93) 사이에 제1보호캡(93a)을 더 형성함으로써 기판(81)의 벤딩시 발생하는 응력에 대한 내구성을 더욱 강화시킬 수 있다.
도 5a 내지 5s는 본 발명의 제2실시예에 따른 반도체 소자 제조방법을 나타낸 공정도이다.
먼저 도 5a에 도시된 바와 같이, 가요성 기판(81) 상에 스핀 코팅을 이용하여 자외선 경화 수지를 도포하여 제1보호캡(93a)을 형성하고 90℃ 정도에서 3분 정도 소프트 베이킹한다. 이후 도 5b에 도시된 바와 같이, 미리 제작된 마스크(72a)를 제1보호캡(93a)의 상부에 위치시키고 원하는 부분에만 10초 정도 자외선을 조사한다. 자외선 조사 후 제1보호캡(93a)을 현상액에 디핑(dipping)하여 노광되지 않은 부분을 제거한다. 패터닝된 제1보호캡(93a)을 도 5c에 도시된 바와 같이, 150℃ 정도에서 10분 정도 하드 베이킹한 다음, 5분 정도 아르곤 플라즈마 처리한다.
제1보호캡(93a)의 처리공정이 완료되면, 도 5d에 도시된 바와 같이, 제1보호캡(93a)의 상부에 rf 스퍼터를 이용하여 비정질 실리콘막(83a)을 50nm 두께정도로 증착하고 증착된 비정질 실리콘막(83a)에 포토공정을 실행한다. 도 5e는 패터닝된 비정질 실리콘막(83a)을 보이고 있다. 도 5d에서, 참조부호 72b는 마스크이고, 84는 감광제이다.
도 5f는 비정질 실리콘막(83a)에 308nm 엑시머 레이저를 95% 중복률을 가지고 조사하여 결정화시키는 과정을 보이고 있다. 결절질 실리콘으로 활성층(83)을 형성한 다음, 도 5g에 도시된 바와 같이, 활성층(83)과 제1보호캡(93a) 및, 기판(81)의 노출된 표면 상에 CVD 공법을 이용하여 제2절연층(85)을 증착하고 그 상면에 DC 스퍼터를 이용하여 게이트 전극(87)을 증착한다. 게이트 전극(87)의 상면에 감광제(84)를 도포하고 포토공정을 실행하여 도 5h에 도시된 바와 같이, 제2절연층(85)과 게이트 전극(87)을 패터닝함으로써 채널 영역을 형성한다. 도 5l에서 참조부호 72c는 마스크를 나타낸다.
도 5i는 이온주입을 하여 활성층(83)에 소스 및 드레인 영역(S, D)을 형성하는 과정을 보인다. 이온주입 후 엑시머 레이저를 조사하여 소스 및 드레인 영역(S, D)을 활성화시킨다. 이후 도 5j에 도시된 바와 같이 도 5i에 도시된 구조체의 상면에 ILD막으로 제2절연층(89)을 증착한 다음 포토공정을 실행하여, 도 5k에 도시된 바와 같이, 제2절연층(89)이 소스 및 드레인 영역(S, D)과 접촉하는 일부분을 제거한다. 도 5j에서, 참조부호 72d는 마스크이다. 상기 제2절연층(89)이 제거된 영역에는 소스 및 드레인 전극(61a, 61b)이 형성되어 소스 및 드레인 영역(S, D)과 전기적으로 접촉한다.
도 5k에 도시된 구조체의 상면에, 도 5l에 도시된 바와 같이 금속으로 게이트 전극(89)막을 증착하고 포토공정을 실행하여, 도 5m에 도시된 바와 같이 패터닝하여 소스 및 드레인 전극(91a, 91b)을 형성한다. 도 5n은 도 5m에 도시된 구조체의 상면에 제2보호캡(93b)을 스핀 코팅을 이용하여 증착하고 소프트 베이킹하는 단계를 보이고 있으며, 도 5o는 상부에 소정 형태의 마스크(72f)를 위치시키고 원하는 부분에만 자외선을 조사하는 단계를 보이고 있다. 자외선 조사 후 현상단계를 거치면 도 5p에 도시된 바와 같이, 제2보호캡(93b)이 패터닝되는데, 이를 다시 하드 베이킹하고 아르곤 플라즈마 처리한다. 제2보호캡(93b)을 패터닝하는 공정은 제1보호캡(93a)을 패터닝하는 공정과 동일한 조건으로 베이킹, 노광 및, 플라즈마처리를 실시한다.
도 5p에 도시된 공정까지 실행하여 본 발명의 제2실시예에 따른 반도체 소자의 일 구현예로서 TFT를 제조한 다음, 도 5q에 도시된 바와 같이, 기판(81)과, 제2보호캡(93b)의 표면에 제3절연층(95)을 증착하고, 도 5r에 도시된 바와 같이, 제3절연층(95)과 제2보호캡(93b)에 콘택트 호울(103)을 형성하여 드레인 전극(91b)의 표면까지 관통시킨다.
도 5s에 도시된 바와 같이, 제3절연층(95)의 상면에 표시전극으로 ITO로 제1전극(97)을 형성하고 상면에 순서대로 액정층(99) 및, ITO 제2전극(101)을 형성하여 화소부를 형성하고 화소부와 구동부를 시일링 캡(109)으로 실장하여 TFT-LCD를 완성한다.
본 발명의 제1 및 제2실시예에 따른 반도체 소자로서 TFT를 일 구현예로 예시하였으나, 다른 구현예로서 TFD(Thin Film Diode) 또는 MIM(Metal Insulator Metal)을 채용할 수 있으며 유사하게 박막 반도체 소자를 보호하는 보호캡을 형성하여 반도체 소자 및 이를 이용하는 전자장치의 내구성을 향상시킬 수 있다.
도 6은 본 발명의 제1실시예에 따른 박막 반도체 소자 및 이를 이용한 전자장치의 다른 구현예로서 TFT-LCD를 간략히 나타낸 단면도이며, 도 7은 본 발명의 제2실시예에 따른 박막 반도체 소자 및 이를 이용한 전자장치의 다른 구현예로서 TFT-LCD를 간략히 나타낸 단면도이다.
도 6 및 도 7에 도시된 TFT-LCD는 도 2 및 도 4에 도시된 TFT-LCD와 달리 제3절연층을 구비하지 않고 표시전극으로서 제1전극(127)(157)이 보호캡(123) 및제2보호캡(153b)을 관통하는 관통홀(133)(163)에 채워져 드레인 전극(121b)(151b)과 전기적으로 연결되고 있다. 참조부호 111, 141은 가요성 기판, 113, 143은 활성층, 115, 145는 제1절연층, 117, 147은 게이트 전극, 119, 149는 제2절연층, 121a, 151a는 소스 전극, 129, 159는 액정층, 131, 161은 제2전극, 139, 169는 시일링 캡을 각각 나타낸다.
본 발명의 박막 반도체 소자 및 그 제조방법 및 이를 이용한 전자장치는, 박막 반도체 소자를 캡핑하는 보호캡을 채용하여 외부에서 인가되는 응력에 대한 내구성을 증가시킨 잇점을 가진다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다.
예를 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 박막 반도체 소자를 이용하는 다양한 전자장치에 보호캡을 형성할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 박막 반도체 소자 및 이를 이용한 전자장치 및 그 제조방법의 장점은, 가요성 기판에 설치되는 박막 반도체 소자를 캡핑하도록 보호캡을 형성하여 기판의 벤딩시 발생하는 응력에 대한 내구성을 향상시킬 수 있다는 것이다.

Claims (43)

  1. 가요성 기판;
    상기 가요성 기판 상에 형성되는 반도체 칩; 및
    상기 반도체 칩을 감싸는 보호캡;을 구비하는 것을 특징으로 하는 박막 반도체 소자.
  2. 제 1 항에 있어서,
    상기 보호캡은 30GPa 이상의 인장 강도를 가지는 것을 특징으로 하는 박막 반도체 소자.
  3. 제 1 항에 있어서,
    상기 보호캡은 200이상의 경도를 가지는 것을 특징으로 하는 박막 반도체 소자.
  4. 제 1 항에 있어서,
    상기 보호캡은 상면에만 증착되는 것을 특징으로 하는 박막 반도체 소자.
  5. 제 1 항에 있어서,
    상기 보호캡은 상면과 상기 가요성 기판과의 계면에 형성되는 것을 특징으로 하는 박막 반도체 소자.
  6. 제 1 항에 있어서,
    상기 박막 반도체 칩은 TFT, TFD 또는 MIM 인 것을 특징으로 하는 박막 반도체 소자.
  7. 제 1 항에 있어서,
    상기 보호캡은 자외선 경화 수지, X선 경화 물질, 전자빔 경화 물질, 또는, 이온빔 경화 물질로 형성되는 것을 특징으로 하는 박막 반도체 소자.
  8. 제 1 항에 있어서,
    상기 가요성 기판은 플라스틱 또는 금속박막으로 형성되는 것을 특징으로 하는 박막 반도체 소자.
  9. 제 1 항에 있어서,
    상기 가요성 기판은 100μm 이하의 두께를 가지는 유리 기판으로 형성되는 것을 특징으로 하는 박막 반도체 소자.
  10. 가요성 기판과 상기 가요성 기판 상에 형성되는 반도체 칩을 포함하는 전자장치에 있어서,
    상기 반도체 칩을 감싸는 보호캡을 구비하는 것을 특징으로 하는 전자장치.
  11. 제 10 항에 있어서,
    상기 보호캡은 30GPa 이상의 인장 강도를 가지는 것을 특징으로 하는 전자장치.
  12. 제 10 항에 있어서,
    상기 보호캡은 200이상의 경도를 가지는 것을 특징으로 하는 전자장치.
  13. 제 10 항에 있어서,
    상기 보호캡은 상기 박막 반도체 칩의 상면에 증착되는 것을 특징으로 하는 전자장치.
  14. 제 10 항에 있어서,
    상기 보호캡은 상기 박막 반도체 칩의 상면과 상기 가요성 기판과 상기 박막 반도체 칩의 계면에 형성되는 것을 특징으로 하는 전자장치.
  15. 제 10 항에 있어서,
    상기 박막 반도체 칩은 TFT, TFD 또는 MIM 인 것을 특징으로 하는 전자장치.
  16. 제 10 항에 있어서,
    상기 보호캡은 자외선 경화 수지, X선 경화물질, 전자빔 경화물질, 또는 이온빔 경화물질로 형성되는 것을 특징으로 하는 전자장치.
  17. 제 10 항에 있어서,
    상기 가요성 기판은 플라스틱 또는 금속 박막으로 형성되는 것을 특징으로 하는 전자장치.
  18. 제 10 항에 있어서,
    상기 가요성 기판은 100μm 이하의 두께를 가지는 유리 기판으로 형성되는 것을 특징으로 하는 전자장치.
  19. 제 10 항에 있어서,
    상기 반도체칩에 연결되는 LCD 또는 OLED를 더 구비하는 것을 특징으로 하는 전자장치.
  20. 가요성 기판 상에 박막 반도체 칩을 제조하는 제1단계;
    상기 반도체 칩을 감싸도록 보호캡을 도포하는 제2단계;
    상기 보호캡을 감싸도록 상기 기판 상에 절연층을 적층하는 제3단계;
    상기 절연층 및 상기 보호캡을 차례로 관통하여 상기 반도체 칩의 상면까지 콘택트 호울을 형성하는 제4단계; 및
    상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제5단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  21. 가요성 기판 상에 박막 반도체 칩을 제조하는 제1단계;
    상기 반도체 칩을 감싸도록 보호캡을 도포하는 제2단계;
    상기 보호캡을 관통하여 상기 반도체 칩의 상면까지 콘택트 호울을 형성하는 제3단계; 및
    상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제4단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  22. 가요성 기판 상에 제1보호캡을 도포하여 소정 패턴으로 패터닝하는 제1단계;
    상기 제1보호캡의 상면에 박막 반도체 칩을 제조하는 제2단계;
    상기 반도체 칩을 감싸도록 제2보호캡을 도포하는 제3단계;
    상기 제2보호캡 및 상기 기판 상에 절연층을 적층하는 제4단계;
    상기 절연층 및 상기 제2보호캡을 차례로 관통하여 상기 반도체 칩의 표면까지 콘택트 호울을 형성하는 제5단계; 및
    상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제6단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  23. 가요성 기판 상에 제1보호캡을 도포하여 소정 패턴으로 패터닝하는 제1단계;
    상기 제1보호캡의 상면에 박막 반도체 칩을 제조하는 제2단계;
    상기 반도체 칩을 감싸도록 제2보호캡을 도포하는 제3단계;
    상기 제2보호캡을 관통하여 상기 반도체 칩의 표면까지 콘택트 호울을 형성하는 제4단계; 및
    상기 콘택트 호울을 통해 상기 반도체 칩과 전기적으로 접촉하는 전극을 형성한 다음, 상기 전극의 상부에 상기 반도체 칩에 의해 구동되는 피구동부를 형성하는 제5단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  24. 제 20 항 내지 제23 항 중 어느 한 항에 있어서,
    상기 보호캡은 30GPa 이상의 인장 강도를 가지는 것을 특징으로 하는 전자장치 제조방법.
  25. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 보호캡은 200이상의 경도를 가지는 것을 특징으로 하는 전자장치 제조방법.
  26. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 가요성 기판은 플라스틱 또는 금속박막으로 형성하는 것을 특징으로 하는 전자장치 제조방법.
  27. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 가요성 기판은 100μm 이하의 두께를 가지는 유리기판으로 형성하는 것을 특징으로 하는 전자장치 제조방법.
  28. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 반도체 칩은 TFT, TFD 또는 MIM으로 제조하는 것을 특징으로 하는 전자장치 제조방법.
  29. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 피구동부는 LCD의 화소부인 것을 특징으로 하는 전자장치 제조방법.
  30. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 피구동부는 OLED의 화소부인 것을 특징으로 하는 전자장치 제조방법.
  31. 제 20 항 또는 제 21 항에 있어서,
    상기 보호캡은 자외선 경화 수지, X선 경화물질, 전자빔 경화물질 또는, 이온빔 경화물질로 형성하는 것을 특징으로 하는 전자장치 제조방법.
  32. 제 20 항에 있어서, 상기 제2단계는,
    상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
    상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
    현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 보호캡을 형성하는 단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  33. 제 21 항에 있어서, 상기 제2단계는,
    상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
    상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
    현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 보호캡을 형성하는 단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  34. 제 32 항에 있어서, 상기 제3단계에서,
    상기 보호캡을 아르곤 플라즈마 처리 후 상기 보호캡을 도포하도록 상기 기판의 상면에 절연층을 증착하는 것을 특징으로 하는 전자장치 제조방법.
  35. 제 22 항 또는 제 23 항에 있어서,
    상기 제1 및 제2보호캡은 자외선 경화 수지, X선 경화물질, 전자빔 경화물질 또는 이온빔 경화물질로 형성하는 것을 특징으로 하는 전자장치 제조방법.
  36. 제 35 항에 있어서,
    상기 자외선 경화 수지는 아크릴 수지 또는 에폭시 수지인 것을 특징으로 하는 전자장치 제조방법.
  37. 제 22 항에 있어서, 상기 제1단계는,
    상기 기판 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
    상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
    현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음, 고온 가열하여 제1보호캡을 패터닝하는 단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  38. 제 23 항에 있어서, 상기 제1단계는,
    상기 기판 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
    상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
    현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음, 고온 가열하여 제1보호캡을 패터닝하는 단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  39. 제 37 항에 있어서, 상기 제2단계에서,
    상기 제1보호캡을 아르곤 플라즈마 처리 후 상기 제1보호캡의 상면에 상기 반도체 칩을 제조하는 것을 특징으로 하는 전자장치 제조방법.
  40. 제 38 항에 있어서, 상기 제2단계에서,
    상기 제1보호캡을 아르곤 플라즈마 처리 후 상기 제1보호캡의 상면에 상기 반도체 칩을 제조하는 것을 특징으로 하는 전자장치 제조방법.
  41. 제 39 항에 있어서, 상기 제3단계는,
    상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
    상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
    현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 제2보호캡을 형성하는 단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  42. 제 40 항에 있어서, 상기 제3단계는,
    상기 반도체 칩 상에 상기 자외선 경화 수지를 스핀코팅하는 단계;
    상기 자외선 경화 수지를 저온 가열한 다음, 소정 부위에 자외선을 조사하는 단계; 및
    현상액 처리하여 잔류하는 자외선 경화 수지를 제거한 다음 고온 가열하여 제2보호캡을 형성하는 단계;를 포함하는 것을 특징으로 하는 전자장치 제조방법.
  43. 제 41 항에 있어서, 상기 제4단계에서,
    상기 제2보호캡을 아르곤 플라즈마 처리 후 상기 제2보호캡을 도포하도록 상기 기판의 상면에 절연층을 증착하는 것을 특징으로 하는 전자장치 제조방법.
KR10-2002-0087940A 2002-12-31 2002-12-31 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법 KR100528326B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0087940A KR100528326B1 (ko) 2002-12-31 2002-12-31 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
EP03258178A EP1435661B1 (en) 2002-12-31 2003-12-24 Thin film transistor with protective cap over flexible substrate, electronic device using the same, and manufacturing method thereof
US10/748,271 US7176488B2 (en) 2002-12-31 2003-12-31 Thin film transistor with protective cap over flexible substrate, electronic device using the same, and manufacturing method thereof
CNB2003101249028A CN100462823C (zh) 2002-12-31 2003-12-31 薄膜晶体管及其电子器件和制造方法
JP2004000067A JP4991092B2 (ja) 2002-12-31 2004-01-05 可撓性基板上に保護キャップを具備する薄膜半導体素子、これを利用する電子装置及びその製造方法
US11/702,057 US7767502B2 (en) 2002-12-31 2007-02-05 Method for manufacturing electronic device using thin film transistor with protective cap over flexible substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087940A KR100528326B1 (ko) 2002-12-31 2002-12-31 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040061656A true KR20040061656A (ko) 2004-07-07
KR100528326B1 KR100528326B1 (ko) 2005-11-15

Family

ID=32501463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0087940A KR100528326B1 (ko) 2002-12-31 2002-12-31 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7176488B2 (ko)
EP (1) EP1435661B1 (ko)
JP (1) JP4991092B2 (ko)
KR (1) KR100528326B1 (ko)
CN (1) CN100462823C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR20180098363A (ko) * 2016-02-29 2018-09-03 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. 박막 트랜지스터와 이를 위한 제조 방법, 디스플레이 패널 및 디스플레이 장치

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263903A1 (en) * 2003-08-30 2005-12-01 Visible Tech-Knowledgy, Inc. Method for pattern metalization of substrates
WO2005022966A2 (en) * 2003-08-30 2005-03-10 Visible Tech-Knowledgy, Inc. A method for pattern metalization of substrates
EP1678551B1 (en) * 2003-10-27 2017-03-01 E Ink Corporation Electro-optic displays
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
KR20070016772A (ko) * 2005-08-05 2007-02-08 삼성전자주식회사 가요성 표시 장치용 접착 테이프 및 이를 이용한 가요성표시 장치의 제조 방법
KR100751453B1 (ko) * 2006-06-14 2007-08-23 삼성전자주식회사 표시장치와 이의 제조방법
KR101446226B1 (ko) * 2006-11-27 2014-10-01 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
US7629206B2 (en) * 2007-02-26 2009-12-08 3M Innovative Properties Company Patterning self-aligned transistors using back surface illumination
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8363189B2 (en) * 2007-12-18 2013-01-29 Rockwell Collins, Inc. Alkali silicate glass for displays
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
US20110068332A1 (en) * 2008-08-04 2011-03-24 The Trustees Of Princeton University Hybrid Dielectric Material for Thin Film Transistors
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
US8288857B2 (en) * 2010-09-17 2012-10-16 Endicott Interconnect Technologies, Inc. Anti-tamper microchip package based on thermal nanofluids or fluids
KR101788317B1 (ko) * 2010-10-28 2017-11-15 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8492874B2 (en) 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
KR101922603B1 (ko) * 2011-03-04 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 조명 장치, 기판, 기판의 제작 방법
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
KR101942515B1 (ko) * 2012-05-03 2019-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US8932945B2 (en) * 2012-07-09 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment system and method
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
JP2014138179A (ja) * 2013-01-18 2014-07-28 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタアレイ基板及び表示装置
TWI613709B (zh) 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
KR102034253B1 (ko) 2013-04-12 2019-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102089246B1 (ko) * 2013-07-19 2020-03-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법
CN103545320B (zh) 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
TWI555150B (zh) 2014-05-27 2016-10-21 財團法人工業技術研究院 電子元件及其製法
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
US9391208B2 (en) * 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
CN104895885B (zh) * 2015-05-19 2017-11-03 浙江水晶光电科技股份有限公司 一种组立件的固化方法和装置
US10083989B2 (en) 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device
US10429892B1 (en) 2016-01-12 2019-10-01 Apple Inc. Electronic devices with thin display housings
KR102559838B1 (ko) * 2016-04-08 2023-07-27 삼성디스플레이 주식회사 디스플레이 장치
CN106129096B (zh) * 2016-08-29 2019-08-20 武汉华星光电技术有限公司 一种柔性背板及其制作方法、柔性显示装置
CN108122927B (zh) * 2016-11-29 2021-01-29 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法、显示面板及显示装置
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
CN109427911B (zh) * 2017-08-31 2021-12-14 昆山国显光电有限公司 一种柔性薄膜晶体管及其制备方法
KR102620972B1 (ko) * 2018-10-23 2024-01-05 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125087A (ja) * 1992-10-12 1994-05-06 Ricoh Co Ltd 半導体装置
US6344883B2 (en) * 1996-12-20 2002-02-05 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JP2000101091A (ja) 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2001284342A (ja) * 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US6633121B2 (en) * 2000-01-31 2003-10-14 Idemitsu Kosan Co., Ltd. Organic electroluminescence display device and method of manufacturing same
KR100348284B1 (ko) 2000-02-24 2002-08-09 엘지전자 주식회사 박막 트랜지스터 및 그의 제조방법
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP3838849B2 (ja) * 2000-03-28 2006-10-25 株式会社東芝 Ｘ線平面検出器
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002203682A (ja) * 2000-10-26 2002-07-19 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2002182587A (ja) * 2000-12-15 2002-06-26 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2002196688A (ja) * 2000-12-25 2002-07-12 Sony Corp 画像表示装置
US7439096B2 (en) * 2001-02-21 2008-10-21 Lucent Technologies Inc. Semiconductor device encapsulation
US6992439B2 (en) * 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
KR100390457B1 (ko) 2001-06-01 2003-07-07 엘지.필립스 엘시디 주식회사 박막트랜지스터의 구조 및 제조 방법
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7855503B2 (en) 2005-03-30 2010-12-21 Samsung Mobile Display Co., Ltd. Flat panel display and method of manufacturing the same
KR20180098363A (ko) * 2016-02-29 2018-09-03 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. 박막 트랜지스터와 이를 위한 제조 방법, 디스플레이 패널 및 디스플레이 장치
US10424667B2 (en) 2016-02-29 2019-09-24 Kunshan New Flat Panel Display Technology Center Co., Ltd. Thin film transistor with a protective layer, and manufacturing method therefor, display panel and display apparatus

Also Published As

Publication number Publication date
EP1435661A2 (en) 2004-07-07
US20040149987A1 (en) 2004-08-05
CN1527115A (zh) 2004-09-08
US20070172999A1 (en) 2007-07-26
US7767502B2 (en) 2010-08-03
JP2004214683A (ja) 2004-07-29
EP1435661B1 (en) 2012-05-02
JP4991092B2 (ja) 2012-08-01
US7176488B2 (en) 2007-02-13
KR100528326B1 (ko) 2005-11-15
EP1435661A3 (en) 2006-01-18
CN100462823C (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
KR100528326B1 (ko) 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
US8081266B2 (en) Thin film transistor device, liquid crystal display device using the same, and method of fabricating the same
US8324033B2 (en) TFT array substrate and manufacturing method thereof
KR101137865B1 (ko) 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
KR101774278B1 (ko) 플렉서블 표시장치의 제조방법
US7344931B2 (en) Semiconductor device, method of manufacturing the same, and electro-optical device
US8053295B2 (en) Liquid crystal display device and method of fabricating the same
CN101097924B (zh) 薄膜晶体管阵列基板及其制造方法
US20100244016A1 (en) Display substrate and method of manufacturing the same
US20070284777A1 (en) Fabrication apparatus and method of fabricating a soft mold
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
JP2002258486A (ja) パターン形成方法及びそれを用いた液晶表示装置の製造方法
US6734460B2 (en) Active matrix substrate and method of fabricating the same
KR20070081416A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100988084B1 (ko) 박막 트랜지스터 제조방법
KR20020002655A (ko) 박막 트랜지스터 액정표시 소자의 제조방법
KR100776753B1 (ko) 액정표시장치용 다결정실리콘 박막 트랜지스터의 제조방법
KR20070120766A (ko) 유기 박막트랜지스터 액정표시장치 및 그 제조방법
KR101495921B1 (ko) 액상제조 공정을 이용한 박막 트랜지스터의 게이트 절연막 및 전극 형성방법
KR20080048257A (ko) 박막 트랜지스터의 제조방법 및 박막 트랜지스터 어레이기판의 제조방법
KR20080046442A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR20080023472A (ko) 박막 트랜지스터 제조방법
KR20080040158A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 13