JPH06125087A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06125087A JPH06125087A JP29921692A JP29921692A JPH06125087A JP H06125087 A JPH06125087 A JP H06125087A JP 29921692 A JP29921692 A JP 29921692A JP 29921692 A JP29921692 A JP 29921692A JP H06125087 A JPH06125087 A JP H06125087A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- alumina
- substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ構造上に高集積デバイスを形成する場
合にも、デバイス動作に伴って発生する熱による温度上
昇を抑え、デバイスの基本動作特性や電気的信頼性の低
下を防止可能である。 【構成】 この半導体装置は、シリコン基板１上にＳｉ
Ｏ2層２が形成されて、絶縁性基板３が構成され、ＳＯ
Ｉ構造のものとなっている。絶縁性基板３上には、デバ
イス（ＭＯＳ・ＦＥＴ）４が形成され、デバイス４全体
が絶縁膜５で覆われている。ここで、絶縁膜５は、アル
ミナ（Ａｌ2Ｏ3）により形成されており、アルミナ（Ａ
ｌ2Ｏ3）は、熱伝導率が２１Ｗ／ｍＫと大きいので、デ
バイス４の下層がＳｉＯ2層２となっている場合にも、
デバイス動作に伴って発生する熱は、このアルミナ（Ａ
ｌ2Ｏ3）の絶縁膜５を通して放熱される。これにより、
高集積化がなされる場合も、デバイスの温度上昇を抑え
ることができる。
合にも、デバイス動作に伴って発生する熱による温度上
昇を抑え、デバイスの基本動作特性や電気的信頼性の低
下を防止可能である。 【構成】 この半導体装置は、シリコン基板１上にＳｉ
Ｏ2層２が形成されて、絶縁性基板３が構成され、ＳＯ
Ｉ構造のものとなっている。絶縁性基板３上には、デバ
イス（ＭＯＳ・ＦＥＴ）４が形成され、デバイス４全体
が絶縁膜５で覆われている。ここで、絶縁膜５は、アル
ミナ（Ａｌ2Ｏ3）により形成されており、アルミナ（Ａ
ｌ2Ｏ3）は、熱伝導率が２１Ｗ／ｍＫと大きいので、デ
バイス４の下層がＳｉＯ2層２となっている場合にも、
デバイス動作に伴って発生する熱は、このアルミナ（Ａ
ｌ2Ｏ3）の絶縁膜５を通して放熱される。これにより、
高集積化がなされる場合も、デバイスの温度上昇を抑え
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁性基板上にデバイ
スが形成されるＳＯＩ（シリコン・オン・インシュレー
タ）構造の半導体装置に関する。
スが形成されるＳＯＩ（シリコン・オン・インシュレー
タ）構造の半導体装置に関する。
【０００２】
【従来の技術】絶縁性基板上にデバイスが形成されるＳ
ＯＩ構造の半導体装置は、シリコン基板（Ｓｉ基板）上
に直接デバイスが形成される半導体装置に比べて高集積
化に伴い生ずるラッチアップによる異常動作を完全に防
止することができるなどの点で優れており、近年着目さ
れている。この種のＳＯＩ構造の半導体装置では、ＳＯ
Ｓ（シリコン・オン・サファイア）構造を除いて、一般
に、シリコン基板上にＳｉＯ2層を形成して、これを絶
縁性基板として得るようになっている。そして、この絶
縁性基板上，すなわちＳｉＯ2層上に多結晶あるいは非
晶質のシリコン層を形成した後、この多結晶あるいは非
晶質のシリコン層を例えばレーザービーム等の照射によ
って溶融し、再結晶化させて、電気的特性に優れた単結
晶シリコン層とし、これにデバイスを形成してＳＯＩ構
造の半導体装置を作製することができる。
ＯＩ構造の半導体装置は、シリコン基板（Ｓｉ基板）上
に直接デバイスが形成される半導体装置に比べて高集積
化に伴い生ずるラッチアップによる異常動作を完全に防
止することができるなどの点で優れており、近年着目さ
れている。この種のＳＯＩ構造の半導体装置では、ＳＯ
Ｓ（シリコン・オン・サファイア）構造を除いて、一般
に、シリコン基板上にＳｉＯ2層を形成して、これを絶
縁性基板として得るようになっている。そして、この絶
縁性基板上，すなわちＳｉＯ2層上に多結晶あるいは非
晶質のシリコン層を形成した後、この多結晶あるいは非
晶質のシリコン層を例えばレーザービーム等の照射によ
って溶融し、再結晶化させて、電気的特性に優れた単結
晶シリコン層とし、これにデバイスを形成してＳＯＩ構
造の半導体装置を作製することができる。
【０００３】
【発明が解決しようとする課題】ところで、シリコン基
板上に直接デバイスが形成される従来のＬＳＩでは、シ
リコンの熱伝導率が１６８Ｗ／ｍＫと大きいので、隣接
トランジスタ間の分離を、１〜２Ｗ／ｍＫ程度の小さな
熱伝導率をもつシリコン酸化膜（ＳｉＯ2）で行なう場
合にも、デバイス動作に伴って発生する熱は、シリコン
基板に放熱し易く、従って、デバイスの温度が上昇する
という事態は差程生じない。
板上に直接デバイスが形成される従来のＬＳＩでは、シ
リコンの熱伝導率が１６８Ｗ／ｍＫと大きいので、隣接
トランジスタ間の分離を、１〜２Ｗ／ｍＫ程度の小さな
熱伝導率をもつシリコン酸化膜（ＳｉＯ2）で行なう場
合にも、デバイス動作に伴って発生する熱は、シリコン
基板に放熱し易く、従って、デバイスの温度が上昇する
という事態は差程生じない。
【０００４】しかしながら、ＳＯＩ構造の半導体装置で
は、隣接トランジスタ間の分離をシリコン酸化膜（Ｓｉ
Ｏ2）により行なうとすると、デバイス動作に伴って発
生する熱は絶縁性基板のＳｉＯ2層によって基板側にも
放熱されず、シリコン酸化膜で囲まれた領域内にこもる
ので、デバイスの温度が上昇して、その基本動作特性や
電気的信頼性を低下させるという問題があった。
は、隣接トランジスタ間の分離をシリコン酸化膜（Ｓｉ
Ｏ2）により行なうとすると、デバイス動作に伴って発
生する熱は絶縁性基板のＳｉＯ2層によって基板側にも
放熱されず、シリコン酸化膜で囲まれた領域内にこもる
ので、デバイスの温度が上昇して、その基本動作特性や
電気的信頼性を低下させるという問題があった。
【０００５】本発明は、ＳＯＩ構造上に高集積デバイス
を形成する場合にも、デバイス動作に伴って発生する熱
による温度上昇を抑え、デバイスの基本動作特性や電気
的信頼性の低下を防止することの可能な半導体装置を提
供することを目的としている。
を形成する場合にも、デバイス動作に伴って発生する熱
による温度上昇を抑え、デバイスの基本動作特性や電気
的信頼性の低下を防止することの可能な半導体装置を提
供することを目的としている。
【０００６】
【課題を解決するための手段および作用】上記目的を達
成するために、請求項１乃至請求項６記載の発明は、絶
縁性基板上にデバイスが形成されるＳＯＩ構造の半導体
装置において、デバイスに対する層間絶縁膜または配線
保護膜の少なくとも一部がアルミナ（Ａｌ2Ｏ3）により
形成されていることを特徴としている。これにより、デ
バイスで発生した熱を熱伝導率の良いアルミナで形成さ
れた層間絶縁膜または配線保護膜を通して放熱すること
ができ、高集積化がなされる場合も、デバイスの温度上
昇を抑え、デバイスの基本動作特性や電気的信頼性が低
下するのを防止することができる。
成するために、請求項１乃至請求項６記載の発明は、絶
縁性基板上にデバイスが形成されるＳＯＩ構造の半導体
装置において、デバイスに対する層間絶縁膜または配線
保護膜の少なくとも一部がアルミナ（Ａｌ2Ｏ3）により
形成されていることを特徴としている。これにより、デ
バイスで発生した熱を熱伝導率の良いアルミナで形成さ
れた層間絶縁膜または配線保護膜を通して放熱すること
ができ、高集積化がなされる場合も、デバイスの温度上
昇を抑え、デバイスの基本動作特性や電気的信頼性が低
下するのを防止することができる。
【０００７】また、請求項３記載の発明では、絶縁性基
板が、プラスチック基板上にＳｉＯ2層が形成され、さ
らにＳｉＯ2層上にアルミナ（Ａｌ2Ｏ3）層が形成され
たものであることを特徴としている。これにより、熱に
よる基板の変形を抑え、より軽量の半導体装置を提供す
ることができる。
板が、プラスチック基板上にＳｉＯ2層が形成され、さ
らにＳｉＯ2層上にアルミナ（Ａｌ2Ｏ3）層が形成され
たものであることを特徴としている。これにより、熱に
よる基板の変形を抑え、より軽量の半導体装置を提供す
ることができる。
【０００８】また、請求項４乃至請求項６記載の発明
は、上記層間絶縁膜または配線保護膜が多層構造となっ
ており、該多層構造のうちの少なくとも一層がアルミナ
（Ａｌ2Ｏ3）層で形成され、該アルミナ層の膜厚が層間
絶縁膜または配線保護膜の全膜厚の８０％以上であるこ
とを特徴としている。これにより、アルミナ層以外の層
が熱伝導率の小さいものである場合でも、アルミナ層が
全膜厚の８０％以上を占めることにより、デバイスから
発生する熱を十分に放熱することができる。特に、請求
項５記載の発明では、上記アルミナ（Ａｌ2Ｏ3）層のデ
バイスと接する側にはＳｉＯ2層が形成されているの
で、シリコン層への応力を緩和し、シリコン層へのひず
みを低減することができる。また、アルミナ層からシリ
コン層へのＡｌのオ−トド−プをもこのＳｉＯ2層によ
って防ぐことができる。また、請求項６記載の発明で
は、上記アルミナ（Ａｌ2Ｏ3）層上には、マグネシアス
ピネル（ＭｇＯ・Ａｌ2Ｏ3）層が形成されており、この
マグネシアピネル層上に良好な結晶性のシリコン層を得
ることができるので、絶縁膜上にさらにデバイスを良好
に形成することができ、３次元素子を実現することが可
能となる。
は、上記層間絶縁膜または配線保護膜が多層構造となっ
ており、該多層構造のうちの少なくとも一層がアルミナ
（Ａｌ2Ｏ3）層で形成され、該アルミナ層の膜厚が層間
絶縁膜または配線保護膜の全膜厚の８０％以上であるこ
とを特徴としている。これにより、アルミナ層以外の層
が熱伝導率の小さいものである場合でも、アルミナ層が
全膜厚の８０％以上を占めることにより、デバイスから
発生する熱を十分に放熱することができる。特に、請求
項５記載の発明では、上記アルミナ（Ａｌ2Ｏ3）層のデ
バイスと接する側にはＳｉＯ2層が形成されているの
で、シリコン層への応力を緩和し、シリコン層へのひず
みを低減することができる。また、アルミナ層からシリ
コン層へのＡｌのオ−トド−プをもこのＳｉＯ2層によ
って防ぐことができる。また、請求項６記載の発明で
は、上記アルミナ（Ａｌ2Ｏ3）層上には、マグネシアス
ピネル（ＭｇＯ・Ａｌ2Ｏ3）層が形成されており、この
マグネシアピネル層上に良好な結晶性のシリコン層を得
ることができるので、絶縁膜上にさらにデバイスを良好
に形成することができ、３次元素子を実現することが可
能となる。
【０００９】また、請求項７乃至請求項１１記載の発明
は、デバイスで発生する熱を分散するための熱分散用パ
ターンが形成されていることを特徴としている。これに
より、デバイスによって発生した熱を熱分散用パターン
によって分散させることができ、高集積化がなされる場
合も、デバイスの温度上昇を抑え、デバイスの基本動作
特性や電気的信頼性が低下するのを防止することができ
る。
は、デバイスで発生する熱を分散するための熱分散用パ
ターンが形成されていることを特徴としている。これに
より、デバイスによって発生した熱を熱分散用パターン
によって分散させることができ、高集積化がなされる場
合も、デバイスの温度上昇を抑え、デバイスの基本動作
特性や電気的信頼性が低下するのを防止することができ
る。
【００１０】また、請求項８記載の発明では、上記熱分
散用パターンが、デバイスの電極配線部と同一の金属材
料で島状のパターンに形成されていることを特徴として
いる。これにより、電極配線間の信号の相互作用，すな
わちノイズの影響をなくすことができる。
散用パターンが、デバイスの電極配線部と同一の金属材
料で島状のパターンに形成されていることを特徴として
いる。これにより、電極配線間の信号の相互作用，すな
わちノイズの影響をなくすことができる。
【００１１】また、請求項９記載の発明では、絶縁性基
板がシリコン基板上に絶縁層の形成されたもので構成さ
れている場合、熱分散用パターンは、前記絶縁性基板の
絶縁層が一部除去されて露出したシリコン基板に接して
形成されているので、熱をさらに熱分散用パターンから
シリコン基板へ良好に放熱させることができ、これによ
り、デバイスの温度上昇を一層抑えることができる。
板がシリコン基板上に絶縁層の形成されたもので構成さ
れている場合、熱分散用パターンは、前記絶縁性基板の
絶縁層が一部除去されて露出したシリコン基板に接して
形成されているので、熱をさらに熱分散用パターンから
シリコン基板へ良好に放熱させることができ、これによ
り、デバイスの温度上昇を一層抑えることができる。
【００１２】また、請求項１０記載の発明では、絶縁性
基板がシリコン基板上に絶縁層の形成されたもので構成
され、シリコン基板を種結晶として絶縁層上のシリコン
を再結晶化する場合、熱分散用パターンは、前記シリコ
ン基板の凸形のシード部に接して形成されているので、
絶縁膜がＳｉＯ2層と異なる材質で形成される場合に
も、工程を増加させることなく、熱分散用パターンをシ
リコン基板に容易に接続することができ、また、シード
部が凸形状となっているので、金属材料の成膜時にカバ
レッジが良く、熱分散用パターンとシリコン基板とを確
実に信頼性高く接続することができる。
基板がシリコン基板上に絶縁層の形成されたもので構成
され、シリコン基板を種結晶として絶縁層上のシリコン
を再結晶化する場合、熱分散用パターンは、前記シリコ
ン基板の凸形のシード部に接して形成されているので、
絶縁膜がＳｉＯ2層と異なる材質で形成される場合に
も、工程を増加させることなく、熱分散用パターンをシ
リコン基板に容易に接続することができ、また、シード
部が凸形状となっているので、金属材料の成膜時にカバ
レッジが良く、熱分散用パターンとシリコン基板とを確
実に信頼性高く接続することができる。
【００１３】また、請求項１１記載の発明では、絶縁性
基板上にＣＭＯＳデバイスが形成されるＳＯＩ構造の半
導体装置において、ＣＭＯＳデバイスは、ＰチャネルＭ
ＯＳデバイス（またはＮチャネルＭＯＳデバイス）上に
ＮチャネルＭＯＳデバイス（またはＰチャネルＭＯＳデ
バイス）が配置されて三次元素子として形成され、該三
次元回路素子上に熱分散用パターンが形成されており、
一方のデバイス（例えばＰチャネルＭＯＳデバイス）が
動作しているときには、他方のデバイス（ＮチャネルＭ
ＯＳデバイス）は動作せず、従って、一方のデバイスで
発熱しているときには、電極配線等を介して他方のデバ
イスへ放熱することが可能となる。また、三次元素子に
上部に熱分散用パターンが形成されることにより、この
三次元素子のいずれかのデバイスの動作時に発生する熱
をさらに熱分散用パターンにより分散させることができ
る。
基板上にＣＭＯＳデバイスが形成されるＳＯＩ構造の半
導体装置において、ＣＭＯＳデバイスは、ＰチャネルＭ
ＯＳデバイス（またはＮチャネルＭＯＳデバイス）上に
ＮチャネルＭＯＳデバイス（またはＰチャネルＭＯＳデ
バイス）が配置されて三次元素子として形成され、該三
次元回路素子上に熱分散用パターンが形成されており、
一方のデバイス（例えばＰチャネルＭＯＳデバイス）が
動作しているときには、他方のデバイス（ＮチャネルＭ
ＯＳデバイス）は動作せず、従って、一方のデバイスで
発熱しているときには、電極配線等を介して他方のデバ
イスへ放熱することが可能となる。また、三次元素子に
上部に熱分散用パターンが形成されることにより、この
三次元素子のいずれかのデバイスの動作時に発生する熱
をさらに熱分散用パターンにより分散させることができ
る。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係る半導体装置の第１の実施例の
構成図である。図１を参照すると、この半導体装置は、
ＳＯＩ構造のものとなっており、シリコン基板１上にＳ
ｉＯ2層２が形成されて、絶縁性基板３が構成されてい
る。また、絶縁性基板３上には、デバイス（ＭＯＳ・Ｆ
ＥＴ）４が形成され、デバイス４の全体が絶縁膜５で覆
われている。ここで、絶縁膜５は、その全部または一部
がアルミナ（Ａｌ2Ｏ3）により形成されている。
する。図１は本発明に係る半導体装置の第１の実施例の
構成図である。図１を参照すると、この半導体装置は、
ＳＯＩ構造のものとなっており、シリコン基板１上にＳ
ｉＯ2層２が形成されて、絶縁性基板３が構成されてい
る。また、絶縁性基板３上には、デバイス（ＭＯＳ・Ｆ
ＥＴ）４が形成され、デバイス４の全体が絶縁膜５で覆
われている。ここで、絶縁膜５は、その全部または一部
がアルミナ（Ａｌ2Ｏ3）により形成されている。
【００１５】上記半導体装置は、例えば次のような工程
により作製される。すなわち、先づ、シリコン基板１上
に約１μｍ程度の厚さのＳｉＯ2層２を形成し、絶縁性
基板３を形成した後、この絶縁性基板３上にＣＶＤ法等
の方法でアモルファスシリコン（ａ−Ｓｉ）層を形成す
る。次いで、レーザービームの走査によってこのアモル
ファスシリコンを加熱，溶融し、再結晶化して単結晶シ
リコン層とし、これに既知の工程を施して、デバイス
（ＭＯＳ・ＦＥＴ）４を形成する。具体的には、このデ
バイス（ＭＯＳ・ＦＥＴ）４の形成には、従来良く知ら
れているＴＦＴ（薄膜トランジスタ）の形成方法を用い
ることができる。すなわち、例えば、単結晶シリコン層
４ａ上にゲート酸化膜４ｂを介してゲート電極４ｃを形
成し、しかる後、単結晶シリコン層４ａにイオン注入を
行なってソース・ドレイン４ｄを形成する。次いで、ソ
ース・ドレイン４ｄに接してソース電極，ドレイン電極
４ｅを形成することにより、デバイス４を作成すること
ができる。
により作製される。すなわち、先づ、シリコン基板１上
に約１μｍ程度の厚さのＳｉＯ2層２を形成し、絶縁性
基板３を形成した後、この絶縁性基板３上にＣＶＤ法等
の方法でアモルファスシリコン（ａ−Ｓｉ）層を形成す
る。次いで、レーザービームの走査によってこのアモル
ファスシリコンを加熱，溶融し、再結晶化して単結晶シ
リコン層とし、これに既知の工程を施して、デバイス
（ＭＯＳ・ＦＥＴ）４を形成する。具体的には、このデ
バイス（ＭＯＳ・ＦＥＴ）４の形成には、従来良く知ら
れているＴＦＴ（薄膜トランジスタ）の形成方法を用い
ることができる。すなわち、例えば、単結晶シリコン層
４ａ上にゲート酸化膜４ｂを介してゲート電極４ｃを形
成し、しかる後、単結晶シリコン層４ａにイオン注入を
行なってソース・ドレイン４ｄを形成する。次いで、ソ
ース・ドレイン４ｄに接してソース電極，ドレイン電極
４ｅを形成することにより、デバイス４を作成すること
ができる。
【００１６】次いで、ＣＶＤ法あるいは反応性スパッタ
リング等の方法により、このデバイス４全体をアルミナ
（Ａｌ2Ｏ3）の絶縁膜５で覆う。この際、この絶縁膜５
は、層間絶縁膜または配線保護膜（パッシベーション
膜）として機能するようになっている。
リング等の方法により、このデバイス４全体をアルミナ
（Ａｌ2Ｏ3）の絶縁膜５で覆う。この際、この絶縁膜５
は、層間絶縁膜または配線保護膜（パッシベーション
膜）として機能するようになっている。
【００１７】このような構成のＳＯＩ構造の半導体装置
では、層間絶縁膜または配線保護膜がアルミナ（Ａｌ2
Ｏ3）の絶縁膜５として形成され、アルミナ（Ａｌ
2Ｏ3）は、熱伝導率が２１Ｗ／ｍＫと大きいので、デバ
イス４の下層がＳｉＯ2層２となっている場合にも、デ
バイス動作に伴って発生する熱は、このアルミナ（Ａｌ
2Ｏ3）の絶縁膜５を通して放熱される。これにより、高
集積化がなされる場合も、デバイスの温度上昇を抑え、
デバイスの基本動作特性や電気的信頼性が低下するのを
防止することができる。
では、層間絶縁膜または配線保護膜がアルミナ（Ａｌ2
Ｏ3）の絶縁膜５として形成され、アルミナ（Ａｌ
2Ｏ3）は、熱伝導率が２１Ｗ／ｍＫと大きいので、デバ
イス４の下層がＳｉＯ2層２となっている場合にも、デ
バイス動作に伴って発生する熱は、このアルミナ（Ａｌ
2Ｏ3）の絶縁膜５を通して放熱される。これにより、高
集積化がなされる場合も、デバイスの温度上昇を抑え、
デバイスの基本動作特性や電気的信頼性が低下するのを
防止することができる。
【００１８】図２は本発明に係る半導体装置の第２の実
施例の構成図である。なお、図２において図１と同様の
箇所には同じ符号を付している。図２の半導体装置で
は、絶縁性基板３上に、デバイス（ＭＯＳ・ＦＥＴ）１
４が形成され、デバイス１４の全体が絶縁膜１５で覆わ
れており、この絶縁膜１５が、多層構造のものとなって
いる。すなわち、絶縁膜１５は、少なくとも１層がアル
ミナ（Ａｌ2Ｏ3）層１６となっている。また、デバイス
１４が形成されるシリコン層とアルミナ層１６との間に
は、ＳｉＯ2層１７が形成され、また、アルミナ層１６
上には、マグネシアスピネル（ＭｇＯ・Ａｌ2Ｏ3）層１
８が形成されている。このように、図２の例では、Ｓｉ
Ｏ2層１７とアルミナ層１６とマグネシアスピネル層１
８とにより、絶縁膜１５が形成されている。なお、この
多層構造の絶縁膜１５において、アルミナ層１６の膜厚
が絶縁膜１５全体の膜厚の８０％以上となっているのが
好ましい。
施例の構成図である。なお、図２において図１と同様の
箇所には同じ符号を付している。図２の半導体装置で
は、絶縁性基板３上に、デバイス（ＭＯＳ・ＦＥＴ）１
４が形成され、デバイス１４の全体が絶縁膜１５で覆わ
れており、この絶縁膜１５が、多層構造のものとなって
いる。すなわち、絶縁膜１５は、少なくとも１層がアル
ミナ（Ａｌ2Ｏ3）層１６となっている。また、デバイス
１４が形成されるシリコン層とアルミナ層１６との間に
は、ＳｉＯ2層１７が形成され、また、アルミナ層１６
上には、マグネシアスピネル（ＭｇＯ・Ａｌ2Ｏ3）層１
８が形成されている。このように、図２の例では、Ｓｉ
Ｏ2層１７とアルミナ層１６とマグネシアスピネル層１
８とにより、絶縁膜１５が形成されている。なお、この
多層構造の絶縁膜１５において、アルミナ層１６の膜厚
が絶縁膜１５全体の膜厚の８０％以上となっているのが
好ましい。
【００１９】上記半導体装置は、例えば次のような工程
により作製される。すなわち、先づ、図１の半導体装置
を作成する場合と同様の工程により、絶縁性基板３を形
成し、この絶縁性基板３上に、ＣＶＤ法等の方法でアモ
ルファスシリコン（ａ−Ｓｉ）層を形成する。次いで、
このアモルファスシリコン層をレーザービームの走査に
より加熱，溶融し、再結晶化して単結晶シリコン層と
し、これに既知の工程，例えばＴＦＴの形成方法を用い
てデバイス（ＭＯＳ・ＦＥＴ）１４を形成する。すなわ
ち、例えば、単結晶シリコン層１４ａ上にゲート酸化膜
１４ｂを介してゲート電極１４ｃを形成し、しかる後、
単結晶シリコン層１４ａにイオン注入を行ってソース・
ドレイン１４ｄを形成する。次いで、ソース・ドレイン
１４ｄに接してソース電極・ドレイン電極１４ｅを形成
することにより、デバイス１４を形成することができ
る。なお、ＳｉＯ2層１７は、デバイス１４のゲート酸
化膜１４ｂの形成時に、または、電極配線１４ｅを形成
した後に、シリコン層の表面を熱酸化することによって
形成される。前者の場合には、ＳｉＯ2層１７は、ゲー
ト酸化膜１４ｂをも兼ねたものとなる。
により作製される。すなわち、先づ、図１の半導体装置
を作成する場合と同様の工程により、絶縁性基板３を形
成し、この絶縁性基板３上に、ＣＶＤ法等の方法でアモ
ルファスシリコン（ａ−Ｓｉ）層を形成する。次いで、
このアモルファスシリコン層をレーザービームの走査に
より加熱，溶融し、再結晶化して単結晶シリコン層と
し、これに既知の工程，例えばＴＦＴの形成方法を用い
てデバイス（ＭＯＳ・ＦＥＴ）１４を形成する。すなわ
ち、例えば、単結晶シリコン層１４ａ上にゲート酸化膜
１４ｂを介してゲート電極１４ｃを形成し、しかる後、
単結晶シリコン層１４ａにイオン注入を行ってソース・
ドレイン１４ｄを形成する。次いで、ソース・ドレイン
１４ｄに接してソース電極・ドレイン電極１４ｅを形成
することにより、デバイス１４を形成することができ
る。なお、ＳｉＯ2層１７は、デバイス１４のゲート酸
化膜１４ｂの形成時に、または、電極配線１４ｅを形成
した後に、シリコン層の表面を熱酸化することによって
形成される。前者の場合には、ＳｉＯ2層１７は、ゲー
ト酸化膜１４ｂをも兼ねたものとなる。
【００２０】このようにして、デバイス１４およびＳｉ
Ｏ2層１７を形成後、ＣＶＤ法あるいは反応性スパッタ
リング等の方法によりアルミナ（Ａｌ2Ｏ3）層１６を形
成し、次いで、マグネシアスピネル（ＭｇＯ・Ａｌ
2Ｏ3）層１８を形成し、図２の半導体装置を作成するこ
とができる。なお、マグネシアスピネル層１８は、Ａｌ
ｃｌ3，Ｍｇｃｌ2，ＣＯ2系のガスを用いて、ＣＶＤ法
によりＭｇＯ・Ａｌ2Ｏ3を成長させることによって形成
される。
Ｏ2層１７を形成後、ＣＶＤ法あるいは反応性スパッタ
リング等の方法によりアルミナ（Ａｌ2Ｏ3）層１６を形
成し、次いで、マグネシアスピネル（ＭｇＯ・Ａｌ
2Ｏ3）層１８を形成し、図２の半導体装置を作成するこ
とができる。なお、マグネシアスピネル層１８は、Ａｌ
ｃｌ3，Ｍｇｃｌ2，ＣＯ2系のガスを用いて、ＣＶＤ法
によりＭｇＯ・Ａｌ2Ｏ3を成長させることによって形成
される。
【００２１】このような構成の半導体装置では、絶縁膜
１５がアルミナ層１６とこれ以外の層とによる多層構造
となっており、アルミナ層１６以外の層が熱伝導率の小
さいものである場合でも、アルミナ層１６が全膜厚の８
０％以上を占めることにより、デバイスから発生する熱
を十分に放熱することができる。
１５がアルミナ層１６とこれ以外の層とによる多層構造
となっており、アルミナ層１６以外の層が熱伝導率の小
さいものである場合でも、アルミナ層１６が全膜厚の８
０％以上を占めることにより、デバイスから発生する熱
を十分に放熱することができる。
【００２２】また、図２では、ＳｉＯ2層１７がデバイ
スの形成されるシリコン層とアルミナ層１６との間に形
成されることによって、後工程での熱処理時に発生する
応力を緩和することができる。すなわち、アルミナ（Ａ
ｌ2Ｏ3）の熱膨張係数は、９．５×１０-6／℃あり、シ
リコンの熱膨張係数（４．２×１０-6／℃）の約２倍で
ある。アルミナ層１６は、成膜直後には結晶化していな
いため、その後の熱処理で結晶化すると体積が収縮し、
上記熱膨張係数の差によってシリコン層へひずみを生じ
させるが、これらの間にＳｉＯ2層１７が形成されるこ
とにより、シリコン層への応力を緩和し、シリコン層へ
のひずみを低減することができる。また、アルミナ層１
７からシリコン層へのＡｌのオ−トド−プをもこのＳｉ
Ｏ2層１７によって防ぐことができる。
スの形成されるシリコン層とアルミナ層１６との間に形
成されることによって、後工程での熱処理時に発生する
応力を緩和することができる。すなわち、アルミナ（Ａ
ｌ2Ｏ3）の熱膨張係数は、９．５×１０-6／℃あり、シ
リコンの熱膨張係数（４．２×１０-6／℃）の約２倍で
ある。アルミナ層１６は、成膜直後には結晶化していな
いため、その後の熱処理で結晶化すると体積が収縮し、
上記熱膨張係数の差によってシリコン層へひずみを生じ
させるが、これらの間にＳｉＯ2層１７が形成されるこ
とにより、シリコン層への応力を緩和し、シリコン層へ
のひずみを低減することができる。また、アルミナ層１
７からシリコン層へのＡｌのオ−トド−プをもこのＳｉ
Ｏ2層１７によって防ぐことができる。
【００２３】また、マグネシアスピネル層１８が形成さ
れていることによって、この上にさらにシリコン層を形
成することができる。すなわち、アルミナ（Ａｌ2Ｏ3）
とシリコン（Ｓｉ）とは結晶構造，格子定数が異なるた
め、Ａｌ2Ｏ3上に直接、シリコン層を形成するときに
は、良好な結晶性のシリコン層を得ることは非常に難し
いが、アルミナ（Ａｌ2Ｏ3）層１６上にマグネシアスピ
ネル層１８が形成されている場合には、このマグネシア
ピネル層１８上に良好な結晶性のシリコン層を得ること
ができる。従って、この絶縁膜１５上にさらにデバイス
を良好に形成することができ、３次元素子を実現するこ
とが可能となる。
れていることによって、この上にさらにシリコン層を形
成することができる。すなわち、アルミナ（Ａｌ2Ｏ3）
とシリコン（Ｓｉ）とは結晶構造，格子定数が異なるた
め、Ａｌ2Ｏ3上に直接、シリコン層を形成するときに
は、良好な結晶性のシリコン層を得ることは非常に難し
いが、アルミナ（Ａｌ2Ｏ3）層１６上にマグネシアスピ
ネル層１８が形成されている場合には、このマグネシア
ピネル層１８上に良好な結晶性のシリコン層を得ること
ができる。従って、この絶縁膜１５上にさらにデバイス
を良好に形成することができ、３次元素子を実現するこ
とが可能となる。
【００２４】図３は本発明に係る半導体装置の第３の実
施例の構成図である。図３を参照すると、この半導体装
置は、シリコン基板２１上にＳｉＯ2層２２が形成され
て、絶縁性基板２３が構成されている。また、絶縁性基
板２３上には、デバイス２４が形成され、デバイス２４
上には絶縁膜２５が形成されている。
施例の構成図である。図３を参照すると、この半導体装
置は、シリコン基板２１上にＳｉＯ2層２２が形成され
て、絶縁性基板２３が構成されている。また、絶縁性基
板２３上には、デバイス２４が形成され、デバイス２４
上には絶縁膜２５が形成されている。
【００２５】ところで、この半導体装置においては、絶
縁膜２５およびＳｉＯ2層２２の一部に窓２６が開けら
れ、この窓２６に、シリコン基板２１と接してＡｌある
いはＡｌ合金等の熱分散用パターン２８が形成されてい
る。
縁膜２５およびＳｉＯ2層２２の一部に窓２６が開けら
れ、この窓２６に、シリコン基板２１と接してＡｌある
いはＡｌ合金等の熱分散用パターン２８が形成されてい
る。
【００２６】上記半導体装置は、例えば次のような工程
により作製される。すなわち、先づ、シリコン基板２１
上に約１μｍ程度の厚さのＳｉＯ2層２２を形成し、絶
縁性基板２３を形成した後、この絶縁性基板２３上にＣ
ＶＤ法等の方法でアモルファスシリコン（ａ−Ｓｉ）層
を形成する。次いで、レーザービームの走査によってこ
のアモルファスシリコンを加熱，溶融し、再結晶化して
単結晶シリコン層とし、これに既知の工程を施して、デ
バイス（ＭＯＳ・ＦＥＴ）２４を形成する。具体的に
は、このデバイス（ＭＯＳ・ＦＥＴ）２４の形成には、
従来良く知られているＴＦＴ（薄膜トランジスタ）の形
成方法を用いることができる。すなわち、例えば、単結
晶シリコン層２４ａ上にゲート酸化膜２４ｂを介してゲ
ート電極２４ｃを形成し、しかる後、単結晶シリコン層
２４ａにイオン注入を行なってソース・ドレイン２４ｄ
を形成する。
により作製される。すなわち、先づ、シリコン基板２１
上に約１μｍ程度の厚さのＳｉＯ2層２２を形成し、絶
縁性基板２３を形成した後、この絶縁性基板２３上にＣ
ＶＤ法等の方法でアモルファスシリコン（ａ−Ｓｉ）層
を形成する。次いで、レーザービームの走査によってこ
のアモルファスシリコンを加熱，溶融し、再結晶化して
単結晶シリコン層とし、これに既知の工程を施して、デ
バイス（ＭＯＳ・ＦＥＴ）２４を形成する。具体的に
は、このデバイス（ＭＯＳ・ＦＥＴ）２４の形成には、
従来良く知られているＴＦＴ（薄膜トランジスタ）の形
成方法を用いることができる。すなわち、例えば、単結
晶シリコン層２４ａ上にゲート酸化膜２４ｂを介してゲ
ート電極２４ｃを形成し、しかる後、単結晶シリコン層
２４ａにイオン注入を行なってソース・ドレイン２４ｄ
を形成する。
【００２７】しかる後、層間絶縁膜または配線保護膜
（パッシベーション膜）として機能する絶縁膜２５を形
成する。次いで、絶縁膜２５の一部をエッチングするこ
とによって、ソース・ドレイン２４ｄ上にコンタクトホ
ールを開け、また、これと同時に、絶縁膜２５およびＳ
ｉＯ2層２２の一部をエッチングすることによって、シ
リコン基板２１上に窓２６を開ける。
（パッシベーション膜）として機能する絶縁膜２５を形
成する。次いで、絶縁膜２５の一部をエッチングするこ
とによって、ソース・ドレイン２４ｄ上にコンタクトホ
ールを開け、また、これと同時に、絶縁膜２５およびＳ
ｉＯ2層２２の一部をエッチングすることによって、シ
リコン基板２１上に窓２６を開ける。
【００２８】しかる後、ＡｌあるいはＡｌ−Ｓｉ−Ｃｕ
等のＡｌ合金を成膜し、パターニングすることによっ
て、ソース・ドレイン２４ｄと接してソース電極・ドレ
イン電極２４ｅ，すなわち電極配線を形成し、また、シ
リコン基板２１と接して熱分散用パターン２８（２８
ａ，２８ｂ）を形成することができる。すなわち、デバ
イス２４の電極配線と同一金属材料で熱分散用パターン
２８を形成することができる。なお、図３では、半導体
装置が断面で図示されているため、熱分散用パターン２
８ａと２８ｂとは分離した形で示されているが、これら
は実際には互いに接続しており、シリコン基板２１上に
設けられた熱分散用パターン２８（２８ａ）は所定のレ
イアウト，すなわち島状パターンで２８ｂの位置に，す
なわちゲート電極２４ｄの上方に延びて形成されてい
る。
等のＡｌ合金を成膜し、パターニングすることによっ
て、ソース・ドレイン２４ｄと接してソース電極・ドレ
イン電極２４ｅ，すなわち電極配線を形成し、また、シ
リコン基板２１と接して熱分散用パターン２８（２８
ａ，２８ｂ）を形成することができる。すなわち、デバ
イス２４の電極配線と同一金属材料で熱分散用パターン
２８を形成することができる。なお、図３では、半導体
装置が断面で図示されているため、熱分散用パターン２
８ａと２８ｂとは分離した形で示されているが、これら
は実際には互いに接続しており、シリコン基板２１上に
設けられた熱分散用パターン２８（２８ａ）は所定のレ
イアウト，すなわち島状パターンで２８ｂの位置に，す
なわちゲート電極２４ｄの上方に延びて形成されてい
る。
【００２９】このような構成のＳＯＩ構造の半導体装置
では、デバイス２４によって発生した熱を熱分散用パタ
ーン２８によって分散させることができる。さらにこの
熱分散用パターン２８はシリコン基板２１と接続されて
いるので、熱を熱分散用パターン２８からシリコン基板
２１へ良好に放熱させることができる。これにより、高
集積化がなされる場合も、デバイスの温度上昇を抑え、
デバイスの基本動作特性や電気的信頼性が低下するのを
防止することができる。また、熱分散用パターン２８を
島状のものとすることによって、電極配線間の信号の相
互作用，すなわちノイズの影響をなくすことができる。
では、デバイス２４によって発生した熱を熱分散用パタ
ーン２８によって分散させることができる。さらにこの
熱分散用パターン２８はシリコン基板２１と接続されて
いるので、熱を熱分散用パターン２８からシリコン基板
２１へ良好に放熱させることができる。これにより、高
集積化がなされる場合も、デバイスの温度上昇を抑え、
デバイスの基本動作特性や電気的信頼性が低下するのを
防止することができる。また、熱分散用パターン２８を
島状のものとすることによって、電極配線間の信号の相
互作用，すなわちノイズの影響をなくすことができる。
【００３０】図４は図３に示した半導体装置の変形例を
示す図である。なお、図４において図３と同様の箇所に
は同じ符号を付している。図４の半導体装置は、絶縁性
基板３３のシリコン基板３１の部分が、シード部２７を
種結晶としてレーザ再結晶化法により作られたものであ
る。図４の半導体装置では、このシード部２７と接して
熱分散用パターン３８（３８ａ，３８ｂ）が形成されて
おり、これにより、シリコン基板３１への放熱が可能と
なる。なお、この場合、シード部２７上に熱分散用パタ
ーン３８が形成されるので、絶縁膜２５がＳｉＯ2層２
２と異なる材質で形成される場合にも、工程を増加させ
ることなく、熱分散用パターン３８をシリコン基板３１
に容易に接続することができる。また、シード部２７は
凸形状となっているので、金属材料の成膜時にカバレッ
ジが良く、熱分散用パターン３８とシリコン基板３１と
を確実に信頼性高く接続することができる。
示す図である。なお、図４において図３と同様の箇所に
は同じ符号を付している。図４の半導体装置は、絶縁性
基板３３のシリコン基板３１の部分が、シード部２７を
種結晶としてレーザ再結晶化法により作られたものであ
る。図４の半導体装置では、このシード部２７と接して
熱分散用パターン３８（３８ａ，３８ｂ）が形成されて
おり、これにより、シリコン基板３１への放熱が可能と
なる。なお、この場合、シード部２７上に熱分散用パタ
ーン３８が形成されるので、絶縁膜２５がＳｉＯ2層２
２と異なる材質で形成される場合にも、工程を増加させ
ることなく、熱分散用パターン３８をシリコン基板３１
に容易に接続することができる。また、シード部２７は
凸形状となっているので、金属材料の成膜時にカバレッ
ジが良く、熱分散用パターン３８とシリコン基板３１と
を確実に信頼性高く接続することができる。
【００３１】また、図５は絶縁性基板上に三次元素子と
してＣＭＯＳデバイスが形成された半導体装置の構成例
を示す図である。すなわち、図５の半導体装置では、絶
縁性基板２３上には、ＰチャネルＭＯＳデバイス４４ａ
と、ＮチャネルＭＯＳデバイス４４ｂとが三次元的に積
層配置され、これらが電極配線４５により接続されてＣ
ＭＯＳデバイスが実現されている。また、このような三
次元素子に対し、熱分散用パターン４８（４８ａ，４８
ｂ）が、絶縁性基板２３のシリコン基板２１上から上記
三次元素子の側部に沿って延び（４８ａ）、さらに、三
次元素子の上部に沿って延びている（４８ｂ）。この熱
分散用パターン４８（４８ａ，４８ｂ）は、図３，図４
の例と同様に、電極配線４５と同一の金属材料で島状パ
ターンに形成されているのが良い。
してＣＭＯＳデバイスが形成された半導体装置の構成例
を示す図である。すなわち、図５の半導体装置では、絶
縁性基板２３上には、ＰチャネルＭＯＳデバイス４４ａ
と、ＮチャネルＭＯＳデバイス４４ｂとが三次元的に積
層配置され、これらが電極配線４５により接続されてＣ
ＭＯＳデバイスが実現されている。また、このような三
次元素子に対し、熱分散用パターン４８（４８ａ，４８
ｂ）が、絶縁性基板２３のシリコン基板２１上から上記
三次元素子の側部に沿って延び（４８ａ）、さらに、三
次元素子の上部に沿って延びている（４８ｂ）。この熱
分散用パターン４８（４８ａ，４８ｂ）は、図３，図４
の例と同様に、電極配線４５と同一の金属材料で島状パ
ターンに形成されているのが良い。
【００３２】図５の構成の半導体装置では、三次元素子
がＣＭＯＳデバイスとして構成されているため、一方の
デバイス（例えばＰチャネルＭＯＳデバイス４４ａ）が
動作しているときには、他方のデバイス（ＮチャネルＭ
ＯＳデバイス４４ｂ）は動作せず、従って、一方のデバ
イスで発熱しているときには、電極配線４５等を介して
他方のデバイスへ放熱することが可能となる。また、三
次元素子に上部に熱分散用パターン４８が形成されるこ
とにより、この三次元素子のいずれかのデバイスの動作
時に発生する熱をさらに熱分散用パターン４８により分
散させることができる。さらに、図５の例では、熱分散
用パターン４８は、シリコン基板２１に接しているの
で、デバイスで発生する熱をさらに熱分散用パターン４
８からシリコン基板２１へ放熱させることができる。
がＣＭＯＳデバイスとして構成されているため、一方の
デバイス（例えばＰチャネルＭＯＳデバイス４４ａ）が
動作しているときには、他方のデバイス（ＮチャネルＭ
ＯＳデバイス４４ｂ）は動作せず、従って、一方のデバ
イスで発熱しているときには、電極配線４５等を介して
他方のデバイスへ放熱することが可能となる。また、三
次元素子に上部に熱分散用パターン４８が形成されるこ
とにより、この三次元素子のいずれかのデバイスの動作
時に発生する熱をさらに熱分散用パターン４８により分
散させることができる。さらに、図５の例では、熱分散
用パターン４８は、シリコン基板２１に接しているの
で、デバイスで発生する熱をさらに熱分散用パターン４
８からシリコン基板２１へ放熱させることができる。
【００３３】なお、この第３の実施例においても、前述
した第１および第２の実施例のように、絶縁膜２５の少
なくとも一部にアルミナ（Ａｌ2Ｏ3）を用いることがで
きる。この場合には、より一層放熱効率を高めることが
できる。
した第１および第２の実施例のように、絶縁膜２５の少
なくとも一部にアルミナ（Ａｌ2Ｏ3）を用いることがで
きる。この場合には、より一層放熱効率を高めることが
できる。
【００３４】また、上述の各実施例においては、絶縁性
基板３，２３として、シリコン基板１，２１上にＳｉＯ
2層２，２２を形成したものを用いたが、これのかわり
に、プラスチック基板上にＳｉＯ2層を形成し、さらに
ＳｉＯ2層上にアルミナ（Ａｌ2Ｏ3）層を形成したもの
を絶縁性基板として用いることもできる。ここで、プラ
スチック基板としては、耐熱性に優れたポリイミド基板
等を用いることができる。また、アルミナ（Ａｌ2Ｏ3）
層は、この絶縁性基板上のシリコン層をレーザービーム
等で加熱するときに発生する熱を分散させて、絶縁性基
板の局所的な温度上昇を防ぐために設けられている。す
なわち、プラスチック基板として、耐熱性に優れたポリ
イミド基板等を用いる場合にも、耐熱性は３００〜４０
０℃程度であるため、局所的な高温には耐えることがで
きないが、アルミナ（Ａｌ2Ｏ3）層が設けられているこ
とにより、プラスチック基板での局所的な温度上昇を抑
え、基板変形等を防ぐことができる。また、ＳｉＯ2層
は、アルミナ（Ａｌ2Ｏ3）層とプラスチック基板との密
着性を良くし、また、プラスチック基板からのガスや水
分をシリコン層に向けて透過させないために設けられて
いる。
基板３，２３として、シリコン基板１，２１上にＳｉＯ
2層２，２２を形成したものを用いたが、これのかわり
に、プラスチック基板上にＳｉＯ2層を形成し、さらに
ＳｉＯ2層上にアルミナ（Ａｌ2Ｏ3）層を形成したもの
を絶縁性基板として用いることもできる。ここで、プラ
スチック基板としては、耐熱性に優れたポリイミド基板
等を用いることができる。また、アルミナ（Ａｌ2Ｏ3）
層は、この絶縁性基板上のシリコン層をレーザービーム
等で加熱するときに発生する熱を分散させて、絶縁性基
板の局所的な温度上昇を防ぐために設けられている。す
なわち、プラスチック基板として、耐熱性に優れたポリ
イミド基板等を用いる場合にも、耐熱性は３００〜４０
０℃程度であるため、局所的な高温には耐えることがで
きないが、アルミナ（Ａｌ2Ｏ3）層が設けられているこ
とにより、プラスチック基板での局所的な温度上昇を抑
え、基板変形等を防ぐことができる。また、ＳｉＯ2層
は、アルミナ（Ａｌ2Ｏ3）層とプラスチック基板との密
着性を良くし、また、プラスチック基板からのガスや水
分をシリコン層に向けて透過させないために設けられて
いる。
【００３５】このようにして、絶縁性基板３，２３にプ
ラスチック基板を用いることにより、一層の軽量化が可
能となる。
ラスチック基板を用いることにより、一層の軽量化が可
能となる。
【００３６】
【発明の効果】以上に説明したように、請求項１乃至請
求項６記載の発明によれば、絶縁性基板上にデバイスが
形成されるＳＯＩ構造の半導体装置において、デバイス
に対する層間絶縁膜または配線保護膜の少なくとも一部
がアルミナ（Ａｌ2Ｏ3）により形成されているので、デ
バイスで発生した熱を熱伝導率の良いアルミナで形成さ
れた層間絶縁膜または配線保護膜を通して放熱すること
ができ、これにより、高集積化がなされる場合も、デバ
イスの温度上昇を抑え、デバイスの基本動作特性や電気
的信頼性が低下するのを防止することができる。
求項６記載の発明によれば、絶縁性基板上にデバイスが
形成されるＳＯＩ構造の半導体装置において、デバイス
に対する層間絶縁膜または配線保護膜の少なくとも一部
がアルミナ（Ａｌ2Ｏ3）により形成されているので、デ
バイスで発生した熱を熱伝導率の良いアルミナで形成さ
れた層間絶縁膜または配線保護膜を通して放熱すること
ができ、これにより、高集積化がなされる場合も、デバ
イスの温度上昇を抑え、デバイスの基本動作特性や電気
的信頼性が低下するのを防止することができる。
【００３７】また、請求項３記載の発明によれば、絶縁
性基板は、プラスチック基板上にＳｉＯ2層が形成さ
れ、さらにＳｉＯ2層上にアルミナ（Ａｌ2Ｏ3）層が形
成されたものであるので、熱による基板の変形を抑え、
より軽量の半導体装置を提供することができる。
性基板は、プラスチック基板上にＳｉＯ2層が形成さ
れ、さらにＳｉＯ2層上にアルミナ（Ａｌ2Ｏ3）層が形
成されたものであるので、熱による基板の変形を抑え、
より軽量の半導体装置を提供することができる。
【００３８】また、請求項４乃至請求項６記載の発明に
よれば、上記層間絶縁膜または配線保護膜が多層構造と
なっており、該多層構造のうちの少なくとも一層がアル
ミナ（Ａｌ2Ｏ3）層で形成され、該アルミナ層の膜厚が
層間絶縁膜または配線保護膜の全膜厚の８０％以上であ
るので、アルミナ層以外の層が熱伝導率の小さいもので
ある場合でも、アルミナ層が全膜厚の８０％以上を占め
ることにより、デバイスから発生する熱を十分に放熱す
ることができる。特に、請求項５記載の発明では、上記
アルミナ（Ａｌ2Ｏ3）層のデバイスと接する側にはＳｉ
Ｏ2層が形成されているので、シリコン層への応力を緩
和し、シリコン層へのひずみを低減することができる。
また、アルミナ層からシリコン層へのＡｌのオ−トド−
プをもこのＳｉＯ2層によって防ぐことができる。ま
た、請求項６記載の発明では、上記アルミナ（Ａｌ
2Ｏ3）層上には、マグネシアスピネル（ＭｇＯ・Ａｌ2
Ｏ3）層が形成されており、このマグネシアピネル層上
に良好な結晶性のシリコン層を得ることができるので、
絶縁膜上にさらにデバイスを良好に形成することがで
き、３次元素子を実現することが可能となる。
よれば、上記層間絶縁膜または配線保護膜が多層構造と
なっており、該多層構造のうちの少なくとも一層がアル
ミナ（Ａｌ2Ｏ3）層で形成され、該アルミナ層の膜厚が
層間絶縁膜または配線保護膜の全膜厚の８０％以上であ
るので、アルミナ層以外の層が熱伝導率の小さいもので
ある場合でも、アルミナ層が全膜厚の８０％以上を占め
ることにより、デバイスから発生する熱を十分に放熱す
ることができる。特に、請求項５記載の発明では、上記
アルミナ（Ａｌ2Ｏ3）層のデバイスと接する側にはＳｉ
Ｏ2層が形成されているので、シリコン層への応力を緩
和し、シリコン層へのひずみを低減することができる。
また、アルミナ層からシリコン層へのＡｌのオ−トド−
プをもこのＳｉＯ2層によって防ぐことができる。ま
た、請求項６記載の発明では、上記アルミナ（Ａｌ
2Ｏ3）層上には、マグネシアスピネル（ＭｇＯ・Ａｌ2
Ｏ3）層が形成されており、このマグネシアピネル層上
に良好な結晶性のシリコン層を得ることができるので、
絶縁膜上にさらにデバイスを良好に形成することがで
き、３次元素子を実現することが可能となる。
【００３９】また、請求項７乃至請求項１１記載の発明
では、デバイスで発生する熱を分散するための熱分散用
パターンが形成されているので、デバイスによって発生
した熱を熱分散用パターンによって分散させることがで
き、これにより、高集積化がなされる場合も、デバイス
の温度上昇を抑え、デバイスの基本動作特性や電気的信
頼性が低下するのを防止することができる。
では、デバイスで発生する熱を分散するための熱分散用
パターンが形成されているので、デバイスによって発生
した熱を熱分散用パターンによって分散させることがで
き、これにより、高集積化がなされる場合も、デバイス
の温度上昇を抑え、デバイスの基本動作特性や電気的信
頼性が低下するのを防止することができる。
【００４０】また、請求項８記載の発明では、上記熱分
散用パターンが、デバイスの電極配線部と同一の金属材
料で島状のパターンに形成されているので、電極配線間
の信号の相互作用，すなわちノイズの影響をなくすこと
ができる。
散用パターンが、デバイスの電極配線部と同一の金属材
料で島状のパターンに形成されているので、電極配線間
の信号の相互作用，すなわちノイズの影響をなくすこと
ができる。
【００４１】また、請求項９記載の発明では、絶縁性基
板がシリコン基板上に絶縁層の形成されたもので構成さ
れている場合、熱分散用パターンは、前記絶縁性基板の
絶縁層が一部除去されて露出したシリコン基板に接して
形成されているので、熱をさらに熱分散用パターンから
シリコン基板へ良好に放熱させることができ、これによ
り、デバイスの温度上昇を一層抑えることができる。
板がシリコン基板上に絶縁層の形成されたもので構成さ
れている場合、熱分散用パターンは、前記絶縁性基板の
絶縁層が一部除去されて露出したシリコン基板に接して
形成されているので、熱をさらに熱分散用パターンから
シリコン基板へ良好に放熱させることができ、これによ
り、デバイスの温度上昇を一層抑えることができる。
【００４２】また、請求項１０記載の発明では、絶縁性
基板がシリコン基板上に絶縁層の形成されたもので構成
され、シリコン基板を種結晶として絶縁層上のシリコン
を再結晶化する場合、熱分散用パターンは、前記シリコ
ン基板の凸形のシード部に接して形成されているので、
絶縁膜がＳｉＯ2層と異なる材質で形成される場合に
も、工程を増加させることなく、熱分散用パターンをシ
リコン基板に容易に接続することができ、また、シード
部が凸形状となっているので、金属材料の成膜時にカバ
レッジが良く、熱分散用パターンとシリコン基板とを確
実に信頼性高く接続することができる。
基板がシリコン基板上に絶縁層の形成されたもので構成
され、シリコン基板を種結晶として絶縁層上のシリコン
を再結晶化する場合、熱分散用パターンは、前記シリコ
ン基板の凸形のシード部に接して形成されているので、
絶縁膜がＳｉＯ2層と異なる材質で形成される場合に
も、工程を増加させることなく、熱分散用パターンをシ
リコン基板に容易に接続することができ、また、シード
部が凸形状となっているので、金属材料の成膜時にカバ
レッジが良く、熱分散用パターンとシリコン基板とを確
実に信頼性高く接続することができる。
【００４３】また、請求項１１記載の発明では、絶縁性
基板上にＣＭＯＳデバイスが形成されるＳＯＩ構造の半
導体装置において、ＣＭＯＳデバイスは、ＰチャネルＭ
ＯＳデバイス（またはＮチャネルＭＯＳデバイス）上に
ＮチャネルＭＯＳデバイス（またはＰチャネルＭＯＳデ
バイス）が配置されて三次元素子として形成され、該三
次元回路素子上に熱分散用パターンが形成されており、
一方のデバイス（例えばＰチャネルＭＯＳデバイス）が
動作しているときには、他方のデバイス（ＮチャネルＭ
ＯＳデバイス）は動作せず、従って、一方のデバイスで
発熱しているときには、電極配線等を介して他方のデバ
イスへ放熱することが可能となる。また、三次元素子に
上部に熱分散用パターンが形成されることにより、この
三次元素子のいずれかのデバイスの動作時に発生する熱
をさらに熱分散用パターンにより分散させることができ
る。
基板上にＣＭＯＳデバイスが形成されるＳＯＩ構造の半
導体装置において、ＣＭＯＳデバイスは、ＰチャネルＭ
ＯＳデバイス（またはＮチャネルＭＯＳデバイス）上に
ＮチャネルＭＯＳデバイス（またはＰチャネルＭＯＳデ
バイス）が配置されて三次元素子として形成され、該三
次元回路素子上に熱分散用パターンが形成されており、
一方のデバイス（例えばＰチャネルＭＯＳデバイス）が
動作しているときには、他方のデバイス（ＮチャネルＭ
ＯＳデバイス）は動作せず、従って、一方のデバイスで
発熱しているときには、電極配線等を介して他方のデバ
イスへ放熱することが可能となる。また、三次元素子に
上部に熱分散用パターンが形成されることにより、この
三次元素子のいずれかのデバイスの動作時に発生する熱
をさらに熱分散用パターンにより分散させることができ
る。
【図１】本発明に係る半導体装置の第１の実施例の構成
図である。
図である。
【図２】本発明に係る半導体装置の第２の実施例の構成
図である。
図である。
【図３】本発明に係る半導体装置の第３の実施例の構成
図である。
図である。
【図４】図３に示した半導体装置の変形例を示す図であ
る。
る。
【図５】絶縁性基板上に三次元素子としてＣＭＯＳデバ
イスが形成された半導体装置の構成例を示す図である。
イスが形成された半導体装置の構成例を示す図である。
１，２１，３１ シリコン基板 ２，２２ ＳｉＯ2層 ３，２３ 絶縁性基板 ４，１４，２４ デバイス ５，１５，２５ 絶縁膜 １６ アルミナ層 １７ ＳｉＯ2層 １８ マグネシアスピネル層 ２６ 窓 ２７ シード部 ２８，３８，４８ 熱分散用パターン ４４ａ，４４ｂ ＭＯＳデバイス
Claims (11)
- 【請求項１】 絶縁性基板上にデバイスが形成されるＳ
ＯＩ構造の半導体装置において、前記デバイスに対する
層間絶縁膜または配線保護膜の少なくとも一部がアルミ
ナ（Ａｌ2Ｏ3）により形成されていることを特徴とする
半導体装置。 - 【請求項２】 前記絶縁性基板は、シリコン基板上に絶
縁層が形成されたものであることを特徴とする半導体装
置。 - 【請求項３】 前記絶縁性基板は、プラスチック基板上
にＳｉＯ2層が形成され、さらにＳｉＯ2層上にアルミナ
（Ａｌ2Ｏ3）層が形成されたものであることを特徴とす
る半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、前
記層間絶縁膜または配線保護膜が多層構造となってお
り、該多層構造のうちの少なくとも一層がアルミナ（Ａ
ｌ2Ｏ3）層で形成され、該アルミナ層の膜厚が層間絶縁
膜または配線保護膜の全膜厚の８０％以上であることを
特徴とする半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、前
記アルミナ（Ａｌ2Ｏ3）層のデバイスと接する側にはＳ
ｉＯ2層が形成されていることを特徴とする半導体装
置。 - 【請求項６】 請求項４記載の半導体装置において、前
記アルミナ（Ａｌ2Ｏ3）層上には、マグネシアスピネル
（ＭｇＯ・Ａｌ2Ｏ3）層が形成されていることを特徴と
する半導体装置。 - 【請求項７】 絶縁性基板上にデバイスが形成されるＳ
ＯＩ構造の半導体装置において、デバイスで発生する熱
を分散するための熱分散用パターンが形成されているこ
とを特徴とする半導体装置。 - 【請求項８】 請求項７記載の半導体装置において、前
記熱分散用パターンは、デバイスの電極配線部と同一の
金属材料で島状のパターンに形成されていることを特徴
とする半導体装置。 - 【請求項９】 請求項７記載の半導体装置において、前
記絶縁性基板がシリコン基板上に絶縁層の形成されたも
ので構成されている場合、前記熱分散用パターンは、前
記絶縁性基板の絶縁層が一部除去されて露出したシリコ
ン基板に接して形成されていることを特徴とする半導体
装置。 - 【請求項１０】 請求項７記載の半導体装置において、
前記絶縁性基板がシリコン基板上に絶縁層の形成された
もので構成され、前記シリコン基板を種結晶として絶縁
層上のシリコンを再結晶化する場合、前記熱分散用パタ
ーンは、前記シリコン基板の凸形のシード部に接して形
成されていることを特徴とする半導体装置。 - 【請求項１１】 絶縁性基板上にＣＭＯＳデバイスが形
成されるＳＯＩ構造の半導体装置において、前記ＣＭＯ
Ｓデバイスは、ＰチャネルＭＯＳデバイス（またはＮチ
ャネルＭＯＳデバイス）上にＮチャネルＭＯＳデバイス
（またはＰチャネルＭＯＳデバイス）が配置されて三次
元素子として形成されており、該三次元回路素子上に熱
分散用パターンが形成されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29921692A JPH06125087A (ja) | 1992-10-12 | 1992-10-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29921692A JPH06125087A (ja) | 1992-10-12 | 1992-10-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125087A true JPH06125087A (ja) | 1994-05-06 |
Family
ID=17869659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29921692A Pending JPH06125087A (ja) | 1992-10-12 | 1992-10-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125087A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214683A (ja) * | 2002-12-31 | 2004-07-29 | Samsung Electronics Co Ltd | 可撓性基板上に保護キャップを具備する薄膜半導体素子、これを利用する電子装置及びその製造方法 |
| JP2008072771A (ja) * | 2007-12-05 | 2008-03-27 | Oki Electric Ind Co Ltd | 弾性表面波フィルタ |
| JP2013084941A (ja) * | 2011-09-26 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、および半導体装置の作製方法 |
| JP2016066810A (ja) * | 2000-08-25 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
-
1992
- 1992-10-12 JP JP29921692A patent/JPH06125087A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016066810A (ja) * | 2000-08-25 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| JP2004214683A (ja) * | 2002-12-31 | 2004-07-29 | Samsung Electronics Co Ltd | 可撓性基板上に保護キャップを具備する薄膜半導体素子、これを利用する電子装置及びその製造方法 |
| JP2008072771A (ja) * | 2007-12-05 | 2008-03-27 | Oki Electric Ind Co Ltd | 弾性表面波フィルタ |
| JP2013084941A (ja) * | 2011-09-26 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、および半導体装置の作製方法 |
| US9905516B2 (en) | 2011-09-26 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191405A (en) | Three-dimensional stacked lsi | |
| US5510642A (en) | Semiconductor device | |
| JPH06125087A (ja) | 半導体装置 | |
| US7932142B2 (en) | Transistor in a wiring interlayer insulating film | |
| JP3196229B2 (ja) | 半導体装置 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JP3463961B2 (ja) | 半導体装置 | |
| JP2001298169A (ja) | 半導体装置とその製造方法 | |
| JP3391321B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2001176976A (ja) | 半導体装置及びその製造方法 | |
| JPH023301B2 (ja) | ||
| JPH04233758A (ja) | 半導体装置とその製造方法 | |
| JP2002050768A (ja) | 半導体装置 | |
| US20160322301A1 (en) | Semiconductor integrated circuit device | |
| JP2004253488A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6247151A (ja) | 相互接続部を基板に形成する方法 | |
| US20170062302A1 (en) | Dielectric thermal conductor for passivating efuse and metal resistor | |
| TWI685105B (zh) | 半導體設備及其製造方法 | |
| JPH0395937A (ja) | Ｓｏｉ型半導体装置及びその製造方法 | |
| JPH0744253B2 (ja) | 積層集積回路 | |
| JPH049387B2 (ja) | ||
| JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6229910B2 (ja) | ||
| JP2002033485A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 | |
| JPS6362893B2 (ja) |