KR20040058308A - 전기 광학 장치의 제조 방법, 그 제조 방법으로 제조되는전기 광학 장치 및 전자기기 - Google Patents

전기 광학 장치의 제조 방법, 그 제조 방법으로 제조되는전기 광학 장치 및 전자기기 Download PDF

Info

Publication number
KR20040058308A
KR20040058308A KR10-2004-7007726A KR20047007726A KR20040058308A KR 20040058308 A KR20040058308 A KR 20040058308A KR 20047007726 A KR20047007726 A KR 20047007726A KR 20040058308 A KR20040058308 A KR 20040058308A
Authority
KR
South Korea
Prior art keywords
substrate
electro
circuit
pixel
pixel circuit
Prior art date
Application number
KR10-2004-7007726A
Other languages
English (en)
Other versions
KR100599546B1 (ko
Inventor
기무라무츠미
하라히로유키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040058308A publication Critical patent/KR20040058308A/ko
Application granted granted Critical
Publication of KR100599546B1 publication Critical patent/KR100599546B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치의 제조 방법에서의 비용 절감을 도모하기 위하여, 제 1 기판(100) 위에 소정의 에너지를 부여함으로써 박리하는 박리층(101)을 형성하는 공정(ST1), 박리층(101) 위에, 전기 광학 장치의 각 화소를 구동하기 위한 화소 회로(102)를 복수 형성하는 공정(ST2), 화소 회로(102)를 배치시키기 위한 제 2 기판(200) 위의, 화소 회로를 배치하여야 할 위치에, 제 1 기판(100) 위에 형성된 어느 1개의 화소 회로(102)를 대향시키고, 상기 화소 회로(102)를 제 2 기판(200)과 전기적으로 접속하는 공정(ST3) 및 박리시켜야 할 화소 회로(102)를 제 1 기판(100)으로부터 제 2 기판(200)과 함께 박리하는 공정(ST4)을 구비한다.

Description

전기 광학 장치의 제조 방법, 그 제조 방법으로 제조되는 전기 광학 장치 및 전자 기기{ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, ELECTRO-OPTICAL DEVICE MANUFACTURED BY THE MANUFACTURING METHOD, AND ELECTRONIC DEVICE}
일렉트로루미네선스(이하, 「EL」이라고 함) 소자를 이용하여, 중간 계조(階調)를 표시하기 위한 디지털 구동 방법으로서, 시분할(時分割) 계조 구동 방식이 있었다. 이 시분할 계조 구동 방식은, 예를 들어 논문「액티브형 유기 EL 디스플레이」(2001 FPD Technology 0ut1ook, PP747-762), 일본국 특개 2001-166730호 공보, 특개 2001-166749호 공보 등에 개시(開示)되어 있다. 상기 시분할 계조 구동 방식에 의하면, 비교적 단순한 구성으로 고화질을 얻을 수 있다.
시분할 계조 구동 방식에 있어서, 각 화소에 설치된 전기 광학 소자를 구동하기 위한 화소 회로로서는, 전기 광학 소자가 액정인 경우의 회로예로서 상기 논문에는 박막 트랜지스터(이하, 「TFT」라고 함)를 1개 이용한 회로가 개시되어 있다. 또 전기 광학 소자로서 EL 소자를 이용한 경우의 회로예로서, 일본국 특개 2001-166730호 공보에는 TFT를 3개 이용한 회로가 개시되어 있다. 시분할 계조 구동 방식을 이용한 표시 장치에서는 회로 구성이 단순해지기 때문에 TFT 등의 소자수가 적어지는 장점이 있다.
종래, 시분할 계조 구동 방식과 같이 회로 소자수가 적은 경우의 매우 적절한 표시 장치의 제조 방법은 없었다. 표시 장치의 표시 영역을 형성하기 위해서는, 통상의 반도체 프로세스를 적용하여 TFT를 포함하는 화소 회로를 제조하게 되지만, 화상 표시에 기여하는 면적에 대해 화소 회로 형성에 필요한 영역은 사소함에도 불구하고, 기판 전체에 반도체 프로세스를 적용하여야 했다. 이 때문에 제조에 이용되는 재료의 대부분이 쓸모없게 되어, 제조 비용의 상승을 초래하는 한 요인이 되고 있었다.
또 EL 소자는 TFT 형성에 필요한 고온에 의해 특성 악화를 초래하는 경우도 생각할 수 있기 때문에, TFT를 먼저 제조한 뒤, EL 소자를 형성해야만 한다는 제조 공정상의 제약도 있었다. 이 문제는, 일본국 특개평 10-125929호, 특개평 10-125930호, 특개평 10-125931호에「박리 방법」으로서 상세하게 설명되어 있는, 제 1 기판에 형성한 TFT 층을 박리하고, 이것을 제 2 기판에 전사해서 장치를 제조하는 기판 간(間) 전사 기술을 이용함으로써 해결하는 것이 가능하다. 그러나, 이 기술을 이용해도 넓은 표시 영역의 일부에 밖에 이용할 수 없는 TFT를 위해서, 대면적 기판의 박리 전사를 행하지 않으면 안되기 때문에, 재료의 낭비나 제조 비용의 상승을 초래하고 있었다.
상기 과제를 감안하여, 본 발명은 화소 회로의 소자수의 감소에 부응한 제조 비용으로 표시 장치를 제조하기 위한 제조 방법을 제공하는 것을 과제로 한다.
본 발명은, 기판의 부분 박리 전사(轉寫) 기술을 응용한 것으로, 비용을 절감할 수 있는 표시 장치의 제조 방법에 관한 것이다.
도 1은 본 발명에서의 전자 광학 장치의 제조 방법의 개요를 설명하는 도면.
도 2는 실시예 1에서의 화소 회로의 구체적인 예로서, (a)는 유기 EL 소자용의 화소 회로예, (b)는 액정 소자용의 화소 회로예.
도 3은 실시예 1의 표시 장치의 제조 방법을 설명하는 제조 공정 단면도.
도 4는 화소 회로의 상세한 제조 공정 단면도.
도 5는 중계 기판의 개략도로서, (a)는 화소 회로를 접속하는 면의 배선 패턴, (b)는 전기 광학 소자 기판을 접속하는 면의 배선 패턴.
도 6은 화소 회로를 접속한 뒤의 중계 기판을 나타내는 평면도.
도 7은 전기 광학 소자 기판과 화소 회로의 접속 공정의 상세한 확대 단면도.
도 8은 실시예 2의 표시 장치의 제조 방법을 설명하는 제조 공정 단면도.
도 9는 실시예 3의 표시 장치의 제조 방법을 설명하는 제조 공정 단면도.
도 10은 실시예 3의 표시 장치에서의 밀봉 공정을 설명하는 제조 공정 단면도.
도 11은 실시예 4의 컬러 화소 회로를 단위로 하는 중계 기판을 나타내는 평면도.
도 12는 실시예 5에서의 표시 장치의 블록도.
도 13은 실시예 5에서의 표시 장치의 시분할 계조 구동 방식의 구동 타이밍을 나타내는 타이밍 차트.
도 14는 실시예 5에서의 전자 기기의 예로서, 도 14의 (a)는 휴대 전화, 도 14의 (b)는 비디오 카메라, 도 14의 (c)는 휴대형 퍼스널 컴퓨터, 도 14의 (d)는 헤드 마운트 디스플레이, 도 14의 (e)는 리어형 프로젝터, 도 14의 (f)는 프런트형 프로젝터로의 본 발명의 표시 패널의 적용예이다.
본 발명은, 제 1 기판 위에 소정의 에너지를 부여함으로써 박리되는 박리층을 형성하는 공정과, 박리층 위에 전기 광학 장치의 각 화소를 구동하기 위한 화소 회로를 복수 형성하는 공정과, 화소 회로를 배치시키기 위한 제 2 기판 위의 화소 회로를 배치하여야 할 위치에, 제 1 기판 위에 형성된 어느 1개의 화소 회로를 대향시키고, 상기 화소 회로를 제 2 기판과 접속하는 공정과, 박리시켜야 할 화소 회로가 설치되어 있는 박리층의 일부에 대해 에너지를 부여하고, 1개의 화소 회로를 제 1 기판으로부터 제 2 기판과 함께 박리하는 공정을 구비한다.
상기 구성에 의하면, 제 1 기판 위에는 화소 회로가 집적(集積)하여 형성되어 있다. 제 2 기판에 있어서 화소 회로를 배치시킨 위치에, 집적 형성되어 있는 1개의 화소 회로를 대향시켜 에너지를 부여함으로써 상기 화소 회로를 제 2 기판에 전사할 수 있다. 즉 비교적 넓은 제 2 기판 안에서 필요한 장소에 화소 회로를 전사해 갈 수 있기 때문에, 필요 최소한의 박리용 재료의 사용과 박리 작업으로 충분하다.
여기서「제 1 기판」으로서는, 화소 회로의 형성 공정에 견딜 수 있는 열적 내성(耐性)이 있는 것이 바람직하고, 예를 들면 석영 유리 등의 기판을 적용할 수 있다. 에너지를 효율적으로 부여하는 관점에서는, 광투과성이 있는 기판인 것이 바람직하다.
그리고「에너지」에 한정은 없지만, 예를 들면 빛의 조사에 의한 에너지 부여는 바람직하다. 빛을 이용함으로써, 임의의 영역으로의 에너지 부여가 행해지고, 아울러 정확한 위치 맞춤이 가능하기 때문에, 특히 피전사체(被轉寫體)가 미소한 크기인 경우에 유리하다. 이 빛에는 특히 한정은 없지만, 예를 들면 레이저 광을 이용하면, 간섭성(coherent) 광이기 때문에 효율적으로 에너지를 부여할 수 있고, 아울러 정확한 위치에 에너지를 부여할 수 있다.
여기서「박리층」이라 함은, 에너지의 부여에 의해 기재(基材)와 피전사체의 결합력이 약해지는 재료로 형성되어 있으면 되고, 예를 들면 아모퍼스 실리콘, 수소를 함유한 아모퍼스 실리콘, 질소를 함유한 아모퍼스 실리콘, 수소 함유 합금, 질소 함유 합금, 다층막, 세라믹스, 금속, 유기 고분자 재료 등을 이용할 수 있다.
여기서, 「전기 광학 장치」라 함은, 전기 광학 소자를 구비하고 일정한 기능을 갖춘 장치 일반을 말하며, 예를 들어 표시 장치를 말한다. 예를 들면, 전기 광학 소자로서 EL 소자를 이용한 전기 광학 장치라면, EL 소자의 제조 시에 발광층 및 반사 방지층에 열적 손상을 주지 않고 EL 소자를 전사에 의해 실장할 수 있는 동시에, 종래와 같이 기판과 발광층 사이에 소자를 형성하는 경우와 비교하여 소자가 표시의 방해가 되지 않기 때문에, 표시 성능이 향상된다.
또 화소 회로와 제 2 기판의 접속이라 함은, 전기적인 접속 또는 물리적인 접속을 포함한다. 예를 들면 제 2 기판이 최종적으로 화소 회로 등의 회로를 설치하는 기판은 아니고, 게다가 다른 기판에 재차 화소 회로를 전사하기 위하여 일시적으로 제 2 기판을 보유 지지하는 중개 기판인 경우도 포함하는 취지이다.
또한 본 발명은, 제 1 기판 위에 소정의 에너지를 부여함으로써 박리되는 박리층을 형성하는 공정과, 박리층 위에 화소 회로를 구동하기 위한 주사선 구동 회로 또는 데이터선 구동 회로의 적어도 한쪽을 형성하는 공정과, 제 2 기판 위의, 주사선 구동 회로 또는 데이터선 구동 회로를 배치하여야 할 위치에, 제 1 기판 위에 형성된 상기 주사선 구동 회로 또는 상기 데이터선 구동 회로의 적어도 한쪽을 대향시키고, 상기 주사선 구동 회로 또는 상기 데이터선 구동 회로의 적어도 한쪽을 제 2 기판과 접속하는 공정과, 주사선 구동 회로 또는 데이터선 구동 회로가 설치되어 있는 박리층의 일부에 에너지를 부여하고, 상기 주사선 구동 회로 또는 상기 데이터선 구동 회로의 적어도 한쪽을 제 1 기판으로부터 제 2 기판과 함께 박리하는 공정을 구비하고 있어도 좋다.
상기 구성에 의하면, 제 1 기판 위에는 주사선 구동 회로 또는 데이터선 구동 회로가 집적해 형성되어 있다. 제 2 기판에 있어서 어느 것인가의 구동 회로를 배치시키고 싶은 위치에, 집적 형성되어 있는 1개의 구동 회로를 대향시켜서 에너지를 부여함으로써 상기 구동 회로를 제 2 기판에 전사할 수 있다. 즉 비교적 넓은 제 2 기판 안에서 필요한 장소에 구동 회로를 전사해 갈 수 있기 때문에, 필요 최소한의 박리용 재료의 사용과 박리 작업으로 충분하다.
여기서, 주사선 구동 회로 또는/및 데이터선 구동 회로는, 화소 회로와 동일한 기판 위에 형성되는 것이라도, 별개의 기판에 형성되는 것이라도 좋다. 또한, 이들 주사선 구동 회로 또는 데이터선 구동 회로에 대한 형성 공정, 제 2 기판과의 접속 공정, 또는/및 박리 공정은, 전술한 화소 회로에서의 형성 공정, 제 2 기판과 접속 공정, 또는/및 박리 공정과 동시에 행해져도, 별개로 행해져도 좋다. 또 별개로 실시하는 경우에, 서로 대응하는 이들 공정을 실시하는 순서는, 화소 회로에대한 공정이 주사선 구동 회로 또는 데이터선 구동 회로에 대한 공정에 앞서 행해져도, 후에 행해져도 좋다.
예를 들면, 박리층을 형성하는 공정 후에, 박리해야 할 회로의 형상에 대응시켜 박리해야 할 회로를 박리시키기 위한 박리층의 일부와 다른 부분 사이에 경계를 형성하는 공정을 더 구비한다. 이러한 공정에 의하면, 박리시킬 회로의 주변에 경계가 형성되므로, 상기 경계를 따라 박리하기 쉬워지고, 적은 힘으로 확실하게 원하는 회로만을 박리시킬 수 있다. 여기서「박리해야 할 회로」라 함은, 화소 회로, 주사선 구동 회로 또는/및 데이터선 구동 회로를 의미한다.
예를 들면, 제 2 기판과 접속하는 공정 전에, 박리층 위에 형성된 복수의 회로를 서로 분리하는 공정을 더 구비한다. 이러한 공정에 의하면, 박리시킬 회로가 서로 분리되어 있으므로, 적은 힘으로 확실히 원하는 회로만을 박리시킬 수 있다. 여기서「복수의 회로」라 함은, 화소 회로, 주사선 구동 회로 또는/및 데이터선 구동 회로를 의미한다.
예를 들면, 제 2 기판은, 각 화소 영역에 전기 광학 소자를 형성하는 공정과, 전기 광학 소자와 화소 회로를 접속하기 위한 배선을 형성하는 공정에 의해서 형성된다. 이러한 공정에 의하면, 제 2 기판에 전기 광학 소자 및 배선이 미리 형성되고, 제 1 기판으로부터 화소 회로를 적절한 위치에 전사하면 전기 광학 소자를 구동하기 위한 배선이 완료한다.
여기서, 「전기 광학 소자」는, 전기적 작용에 의해서 발광하는 혹은 외부로부터의 빛의 상태를 변화시키는 소자 일반을 말하며, 스스로 빛을 발하는 것과 외부로부터의 빛의 통과를 제어하는 것 쌍방을 포함한다. 예를 들면, 전기 광학 소자에는 EL 소자, 액정 소자, 전기 영동 소자, 전계의 인가에 의해 발생된 전자를 발광판에 부딪혀 발광시키는 전자 방출 소자가 포함된다.
여기서, 상기 전기 광학 소자는, 전류 구동 소자, 예를 들면 일렉트로루미네선스(EL) 소자인 것이 바람직하다. 「일렉트로루미네선스 소자」라 함은, 그 발광성 물질이 유기인지 무기인지(Zn:S 등)를 불문하고, 전계의 인가에 따라 양극으로부터 주입된 정공과 음극으로부터 주입된 전자가 재결합할 때에 재결합 에너지에 의해 발광성 물질을 발광시키는 일렉트로루미네선스 현상을 이용한 것 일반을 말한다. 또 일렉트로루미네선스 소자는, 그 전극 사이에 끼는 층 구조로서, 발광성 물질로 이루어지는 발광층 외에, 정공 수송층 및 전자 수송층의 어느 하나 또는 쌍방을 구비하고 있어도 좋다. 구체적으로는, 층 구조로서, 음극/발광층/양극 외에, 음극/발광층/정공 수송층/양극, 음극/전자 수송층/발광층/양극, 또는 음극/전자 수송층/발광층/정공 수송층/양극 등의 층 구조를 적용할 수 있다.
본 발명에서는, 예를 들면 제 2 기판은, 전기 광학 소자가 화소에 대응되어 형성되어 있는 제 3 기판과 접속 가능하게 구성되어 있고, 박리하는 공정 뒤에, 제 2 기판을 제 3 기판과 접속하는 공정을 더 구비하고 있어도 좋다.
또 본 발명은, 제 2 기판을, 제 3 기판에 형성된 전기 광학 소자와 제 2 기판의 화소 회로를 접속하기 위한 배선을 형성하는 공정과, 배선과 제 3 기판에 형성된 전기 광학 소자를 전기적으로 접속하기 위한 범프를 형성하는 공정에 의해 형성해도 좋다.
즉, 제 2 기판과 제 3 기판의 관계는 다양하게 생각할 수 있다. 예를 들면, 제 2 기판에 배선 및 전기 광학 소자를 형성하고, 이것에 제 1 기판으로부터 전사된 화소 회로를 전사하여 전기 광학 장치를 제조하는 경우, 제 2 기판에 배선을, 제 3 기판에 전기 광학 소자를 형성하고, 제 1 기판으로부터 제 2 기판에 전사된 화소 회로와 제 3 기판의 전기 광학 소자를 접속해서 전기 광학 장치를 제조하는 등의 경우이다.
또한, 주사선 구동 회로 또는/및 데이터선 구동 회로를 전사하는 경우, 제 2 기판에 이들 회로를 전사해도 좋다.
게다가, 또 하나의 발명은, 본 발명의 전기 광학 장치의 제조 방법에 의해 제조되는 전기 광학 장치이다.
이 전기 광학 장치에 있어서, 주사선 구동 회로 및 데이터선 구동 회로는 시분할 계조 구동 방식에 의해 화소 회로를 구동하도록 구성되어 있다. 시분할 계조 구동 방식에서는, 화소 회로의 소자수가 적어지는 것이 기대되고, 본 발명에서의 비용 절감의 효과가 높아지기 때문이다. 또한, 이러한 시분할 계조 구동 방식은, 예를 들면 출원인에 의한 선출원 일본국 특개 2001-166730호 공보 등에 기재되어 있다.
또한, 제 2 기판과 제 3 기판을 접속하는 공정에서는, 제 3 기판 중에 화소 영역에서의 발광을 방해하지 않는 영역에 있어서 제 2 기판과 제 3 기판을 접속하는 것은 바람직하다. 상기 공정에 의하면, 화소 영역에서의 발광을 방해할 것 같은 위치에는 접속 구조를 설치할 수 없게 되므로, 밝은 전기 광학 장치를 제공할수 있다.
그리고 또한, 제 3 기판은 전기 광학 소자에 의한 발광 영역 이외의 영역에 제 2 기판과 접속하기 위한 영역이 형성되어 있어도 좋다. 상기 공정에 의하면, 발광 영역으로부터의 빛을 접속에 관련된 구조가 방해하는 일이 없기 때문에, 밝은 전기 광학 장치를 제공할 수 있다.
각 화소는, 컬러 표시를 행하기 위한 복수의 원색의 각각에 대응하고 있고, 상기 복수의 원색에 대응한 상기 화소의 세트(組)에 의해, 1개의 컬러 화소를 구성하고 있는 것이 바람직하다.
또 다른 하나의 발명은, 본 발명의 전기 광학 장치를 구비하는 전자 기기이기도 하다. 「전자 기기」에는 한정이 없지만, 예를 들면 텔레비전 수상기, 카 네비게이션 장치, P0S, 퍼스널 컴퓨터, 헤드 마운트 디스플레이, 리어형 또는 프런트형 프로젝터, 표시 기능 부착 팩스 장치, 전자 안내판, 수송 차량 등의 인포메이션 패널, 게임 장치, 공작기계의 조작판, 전자북, 및 디지털 카메라나 휴대형 TV, DSP 장치, PDA, 전자 수첩, 휴대 전화, 비디오 카메라 등의 휴대 기기 등을 말한다.
이하, 본 발명의 매우 적절한 실시예에 대해서 도면을 참조하면서 설명한다.
(실시예 1)
본 실시예 1은, EL 소자를 각 화소 영역에 형성된 기판에 대하여, 별도의 기판에 모아서 형성된 화소 회로의 각각을 박리하여 접속하는 표시 장치의 제조 방법에 관한 것이다.
도 1에 본 실시예의 개념도를 나타낸다. 본 발명에서는, 우선 기판(100) 위의 화소 회로 형성 영역(A)에 박리층을 통해서 복수의 화소 회로(102)를 연속하여 고밀도로 형성한다. 그 다음에, 각 화소 회로(102)를 기판(100)으로부터 박리하고, 별도 형성해 둔 배선(201)이 패터닝된 기판(200) 위의, 본래의 화소 회로의 형성 위치에 배치하는 것이다.
도 2에, 본 실시예에서 형성되는 화소 회로로서 적절한 회로의 구성예를 나타낸다. 도 2의 (a)는 전기 광학 소자로서 유기 EL 소자(0ELD)를 이용한 경우의 회로예이며, 도 2의 (b)는 전기 광학 소자로서 액정 소자(L)를 이용한 경우의 회로예이다.
도 2의 (a)에 나타내는 회로는, 화소 회로(102)로서, 트랜지스터(T1 및 T2), 콘덴서(C1)를 구비하고, 전기 광학 소자로서 유기 EL 소자(0ELD)를 구비한다. 이 화소 영역(Pmn)(1≤m≤M(M은 최대 데이터선수); 1≤n≤N(N은 최대 주사선수))에 있어서, 데이터선(Idatam)에는, 시분할 계조 구동 방식(12)에 따라서 공급되는 디지털 값, 즉 온 또는 오프의 어느 쪽인가의 상태의 전압값이 출력되어 있다. 주사선(셀렉트선)(Vsn)이 선택되면, 트랜지스터(T1)가 온 상태로 되어, 콘덴서(C1)에 데이터선의 전압이 기록된다. 그 때의 데이터선 전압의 온 또는 오프의 상태에따라 드라이브 트랜지스터(T2)가 온이 될지 오프가 될지가 정해진다. 드라이브 트랜지스터(T2)가 오프의 경우(디지털 값“0”)에는, 유기 EL 소자(0ELD)에 전류가 공급되지 않고, 그 화소는 발광하지 않는다. 한편 드라이브 트랜지스터(T2)가 온이 되면(디지털 값“1”), 전류가 전원선(Vcc)으로부터 유기 EL 소자(0ELD)에 공급되고, 그 화소가 발광한다. 이와 같이 시분할 계조 구동 방식에 의하면, 데이터선의 값이 온이나 오프의 2상태로 한정되고, 트랜지스터(T2)의 임계값 전압의 편차에 영향을 받지 않기 때문에, 도 2의 (a)에 나타난 바와 같은 간단한 회로라도 높은 화질로, 즉 정확한 계조로 화상을 표시할 수 있는 것이다.
도 2의 (b)에 나타내는 회로는, 화소 회로(102)로서 트랜지스터(T3), 콘덴서(C2)를 구비한다. 이 화소 영역(Pmn)에 있어서, 데이터선(Datam)에는 시분할 계조 구동 방식에 따라 공급되는 디지털 값, 즉 온 또는 오프의 어느 쪽인가의 상태의 전압값이 출력되어 있다. 주사선(Vsn)이 선택되면, 트랜지스터(T3)가 구동되고, 데이터선의 온 또는 오프의 상태에 대응한 전압이 액정 소자(L)의 화소 전극에 공급된다. 즉 데이터선의 디지털 값의 상태에 대응해서 액정 소자(L)가 구동되는 것이다. 상기 회로에 있어서도, 데이터선(Datam)에 공급되는 데이터는 온이나 오프의 디지털 데이터이며, 트랜지스터(T3)의 포화 영역에서 구동되고 그 임계값에 영향을 주는 일이 없기 때문에, 높은 화질로써, 즉 정확한 계조로 화상을 표시할 수 있다.
도 2의 (a) 및 도 2의 (b)에 나타난 바와 같은 회로는 어느 쪽이나 TFT의 소자수가 적고, 화소 회로를 형성한 경우의 전유(專有) 면적이 작다. 이러한 화소회로 제조에 본 발명을 적용하면, 반도체를 형성하기 위한 전용 기판 위에 고밀도로 다수를 한번에 형성할 수 있게 되어, 제조 비용을 대폭 삭감할 수 있다.
도 3에, 본 실시예 1에서의 표시 장치의 제조 방법을 설명하기 위한, 제조 공정 단면도를 나타낸다.
우선, 기판(100) 위에 에너지를 부여하여 박리를 생기게 하기 위한 박리층(101)을 형성한다(ST1). 기판(100)으로서는, 신뢰성이 높은 재료로 구성되어 있는 것이 바람직하고, 특히 내열성이 뛰어난 재료로 구성되어 있는 것이 바람직하다. 그 이유는, 화소 회로(102)를 형성할 때에 그 종류나 형성 방법에 따라서는 프로세스 온도가 높아지는(예를 들면 350∼1000℃ 정도) 일이 있지만, 기판(100)이 내열성에 뛰어나다면 성막 조건의 설정의 폭이 넓어지기 때문이다. 이것에 의해 기판(100) 위에 다수의 소자나 회로를 제조할 때, 원하는 고온 처리가 가능해지고 신뢰성이 높고 고성능의 소자나 회로를 제조할 수 있다. 따라서, 기판(100)은 화소 회로(102)의 형성 시의 최고 온도를 Tmax로 했을 때, 왜곡점이 Tmax 이상의 재료로 구성되어 있는 것이 바람직하다. 구체적으로는, 기판(100)의 구성 재료는 왜곡점이 350℃이상의 것이 바람직하고, 500℃ 이상의 것이 보다 바람직하다. 이러한 것으로서는, 예를 들면 석영 유리, 코닝 7059, 일본 전기 유리 0A-2 등의 내열성 유리를 들 수 있다.
박리층(101)은, 레이저 광조사(光照射)나 가열 등에 의해서 일정한 에너지를 부여하면, 원자나 분자간의 결합력이 저하하거나, 가스가 발생하거나 하여 결합력이 저하되고 박리를 생기게 하는 성질을 갖고 있다. 박리층(101)은, 1층 혹은복수층에 의해서 구성되고, 박리가 박리층(101)의 경계 혹은 박리층의 내부에서 생기도록 설정할 수 있다. 박리층의 재료로서는, 예를 들면 CVD법에 의해서 형성되는 수소를 포함하는 아모퍼스 실리콘 등을 사용할 수 있지만, 이것으로 한정되지 않고 금속층 등도 이용할 수 있다.
구체적인 박리층의 조성으로서는, 이하를 생각할 수 있다.
1) 비정질 실리콘(a-Si)
이 비정질 실리콘 중에는 H(수소)가 함유되어 있어도 좋다. 수소의 함유량은, 2at%정도 이상인 것이 바람직하고, 2∼20at%인 것이 더욱 바람직하다. 수소가 함유되어 있으면, 빛의 조사(照射)에 의해 수소가 방출됨으로써 박리층에 내압이 발생하고, 이것이 박리를 촉진하기 때문이다. 수소의 함유량은 성막 조건, 예를 들면 CVD법을 이용한 경우에는 그 가스 조성, 가스 압력, 가스 분위기, 가스 유량, 가스 온도, 기판 온도, 투입하는 빛의 파워 등의 조건을 적절하게 설정함으로써 조정한다.
2) 산화 규소 혹은 규산 화합물, 산화 티탄 혹은 티탄산 화합물, 산화 지르코늄 또는 지르콘산 화합물, 산화 란탄 또는 란탄산 화합물 등의 각종 산화물 세라믹스, 또는 유전체 혹은 반도체
산화 규소로서는, Si0, Si02, Si302를 들 수 있다. 규산 화합물로서는, 예를 들면 K2Si3, Li2Si03, CaSi03, ZrSi04, Na2S03을 들 수 있다.
산화 티탄으로서는, Ti0, Ti203, Ti02를 들 수 있다. 티탄산 화합물로서는,예를 들면 BaTi04, BaTi03, Ba2Ti9020, BaTi5011, CaTi03, SrTi03, PbTi3, MgTi03, ZrTi2, SnTi04, Al2Ti5, FeTi03을 들 수 있다.
산화 지르코늄으로서는 Zr02를 들 수 있다. 지르콘산 화합물로서는, 예를 들면 BaZr03, ZrSi04, PbZr03, MgZr03, K2Zr03을 들 수 있다.
3) 질화 규소, 질화 알루미늄, 질화 티탄 등의 질화물 세라믹스
4) 유기 고분자 재료
유기 고분자 재료로서는, -CH2-, -C0-(케톤), -C0NH-(아도), -NH-(이미드), -C00-(에스테르), -N=N-(아조), -CH=N-(시프) 등의 결합(빛의 조사에 의해 이들 원자간 결합이 절단됨)을 갖는 것, 특히 이들의 결합을 많이 갖는 것이면 다른 조성이라 하더라도 좋다.
또한, 유기 고분자 재료는 구성 식 중에, 방향족 탄화수소(1 또는 2이상의 벤젠환(環) 또는 그 축합환)를 갖는 것이라 하더라도 좋다. 이러한 유기 고분자 재료의 구체예로서는, 폴리에틸렌, 폴리프로필렌과 같은 폴리올레핀, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리메틸메타크릴레이트(PMMA), 폴리페닐렌 설파이드(PPS), 폴리에테르설폰(PES), 에폭시 수지 등을 들 수 있다.
5) 금속
금속으로서는, 예를 들면 Al, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd 또는 Sm, 또는 이들 중 적어도 일종류를 포함하는 합금을 들 수 있다.
박리층(101)의 두께로서는, 1nm∼20μm정도인 것이 바람직하고, 10nm∼2μm정도인 것이 보다 바람직하고, 40nm∼1μm정도인 것이 더욱 바람직하다. 박리층의 두께가 너무 얇으면, 형성된 막 두께의 균일성을 잃게 되어 박리에 불균일이 발생하기 때문이며, 박리층의 두께가 너무 두꺼우면, 박리에 필요한 조사광의 파워광량(光量)를 크게 할 필요가 있거나, 또는 박리 후에 남겨진 박리층의 잔사(殘渣)를 제거하는데 시간을 필요로 하거나 하기 때문이다.
박리층의 형성 방법은, 균일한 두께로 박리층을 형성 가능한 방법이면 되고, 박리층의 조성이나 두께 등의 제(諸) 조건에 따라 적절하게 선택할 수 있다. 예를 들면, CVD(M0CCVD, 저압 CVD, ECR-CVD를 포함)법, 증착, 분자선 증착(MB), 스퍼터링법, 이온 플레이팅법, PVD법 등의 각종 기상(氣相) 성막법, 전기 도금, 침지 도금(딥핑), 무전해 도금법 등의 각종 도금법, 랭뮤어ㆍ브로젯(LB)법, 스핀 코팅, 스프레이 코팅법, 롤 코팅법 등의 도포법, 각종 인쇄법, 전사법, 잉크젯법, 분말 제트법 등에 적용할 수 있다. 이들 중 2종류 이상의 방법을 조합하여도 좋다.
특히 박리층의 조성이 비정질 실리콘(a-Si)인 경우에는 CVD, 특히 저압 CVD나 플라즈마 CVD에 의해 성막하는 것이 바람직하다. 그리고 박리층을 졸-겔(sol-gel)법에 의해 세라믹을 이용하여 성막하는 경우나 유기 고분자 재료로 구성하는 경우에는, 도포법, 특히 스핀 코팅에 의해 성막하는 것이 바람직하다.
또한, 기판(100)이나 박리층(101)의 제조 방법이나 대체 재료의 상세에 대해서는, 예를 들면 일본국 특개평 10-125930호, 특개평 10-125931호에 설명되어 있다.
박리층(101) 형성 후에, 표시 장치의 각 화소를 구동하기 위한 화소 회로(102)를 복수 구비하는 소자 형성층을 형성한다(ST2). 화소 회로(102)의 형성에는 공지의 반도체 박막 소자 형성 공정을 다양하게 변형하고 적용하는 것이 가능하지만, 여기에서는 레이저에 의한 다결정 박막 트랜지스터 형성 방법을, 도 4를 참조하면서 설명한다.
도 4는 1개의 화소 회로(102)에 대한 제조 공정 단면도를 확대해 나타내고 있다. 우선, 박리층(101) 위에 SiH4를 이용한 PECVD를 적용하거나, Si2H6을 이용한 LPCVD를 적용하거나 하여, 비정질 실리콘 막(401)을 형성한다. 그 다음에, 레이저(403)를 조사함으로써 표면을 결정시켜 다결정 실리콘 막(402)을 형성한다(ST11). 그 다음에, 공지의 방법에 의해서 다결정 실리콘 막(102)을 트랜지스터(T1 이나 T2)의 반도체 영역의 형상으로 패터닝한 뒤, 절연막(404)을 형성하고, 또 금속층을 패터닝하여 게이트 전극(405)을 형성한다(ST12). 그 다음에, 인이나 붕소 등의 불순물을 다결정 실리콘 막(402)에 자기 정합(整合)적으로 도입해서, 드레인 영역 및 소스 영역(406)을 형성한다. 또 층간 절연막(407)을 형성하고 나서 콘택트 홀을 소스 영역 및 드레인 영역 위에 형성하고, 소스 전극 및 드레인 전극(408)을 형성한다.
또한, 소자 형성층에는, 이와 같이 동일한 기능의 집적회로를 복수 형성하는 경우 외에, 다른 기능의 집적회로를 복수 형성할 수 있고, 다른 종류의 집적회로를 각각 복수개씩 형성하는 것도 가능하다. 또한, 이 박막 트랜지스터 등의 제조 프로세스에 대해서는, 예를 들면 일본국 특공평 2-50630호 등에 기재된 공지 방법을 사용할 수 있다.
상기 화소 회로 형성 공정에 의해서, 박리층(101) 위에 TFT, 배선, 콘덴서 등을 포함한 도 2의 (a)나 도 2의 (b)에 나타난 바와 같은 화소 회로(102)가 다수 형성된 소자 형성층이 형성된다(도 3:ST2).
또한 도 3에 있어서, 화소 회로(102)를 배치시키기 위한 기판(200) 위의, 상기 화소 회로를 배치하여야 할 위치에, 상기 공정에서 형성된 어느 것인가 1개의 화소 회로(102)를 대향시켜, 상기 화소 회로(102)를 중계 기판(200)과 전기적으로 접속한다(ST3). 상기 접속에는 땜납을 이용하는 등의 공지의 전기 접속 방법을 적용한다.
도 5에, 화소 회로(102)가 최종적으로 전사되는 중계 기판(200)의 예를 나타낸다. 이 중계 기판(200)은, 화소 회로(102)를 전사한 뒤, 다시 별도 설치된 전기 광학 소자 기판(300)(도 7 참조)과 접속하기 위한, 말하자면 접속 중개(仲介)용 기판이다.
여기서, 중계(中繼) 기판(200)은 평판이거나 만곡(彎曲)판이라도 좋다. 또한, 중계 기판(200)은 기판(100)과 비교하여 내열성, 내식성 등의 특성이 뒤떨어지는 것이라도 좋다. 그 이유는, 본 발명에서는 기판(100) 쪽에 화소 회로(102)를 형성하고, 그 뒤 화소 회로를 중계 기판(200)에 전사하기 때문에, 중계 기판(200)에 요구되는 특성, 특히 내열성은 화소 회로(102)의 형성 시의 온도 조건 등에 의존하지 않기 때문이다.
따라서, 화소 회로(102)의 형성 시의 최고 온도를 Tmax로 했을 때, 중계 기판(200)의 구성 재료로서, 유리 전이점(轉移点)(Tg) 또는 연화점(軟化点)이 Tmax이하의 것을 이용할 수 있다. 예를 들면 최종 기판(14)은, 유리 전이점(Tg) 또는 연화점이 바람직하게는 800℃이하, 보다 바람직하게는 500℃이하, 더욱 바람직하게는 320℃이하의 재료로 구성할 수 있다.
이 중계 기판(200)에는, 한쪽 면에 표시 장치에 있어서의 전원선, 주사선 및 데이터선 등의 배선(201)이 설치되어 있다. 각 배선(201)은, 화소 회로(102)에 설치되어 있는 각 전극(408)이 접속 가능하도록 화소 회로(102)를 접속하는 화소 회로 영역(204) 주변에 패터닝이 되어 있다. 이들 배선 외에, 필요에 따라서 각 화소 회로를 구동하기 위한 주사선 구동 회로나 데이터선 구동 회로(도 12 참조)를 형성해 두어도 좋다. 중계 기판(201)의 다른 쪽 면에는, 전기 광학 소자 기판(300)에 설치된 전기 광학 소자(310)의 음극(305)과 접속시키기 위한 범프(203)가 형성되어 있다. 이 기판(200) 이면쪽의 범프(203)와 표면쪽의 배선(201) 사이는, 스루홀(202)(도 7 참조)로 접속되어 있다.
이 중계 기판(200)을 제조하기 위해서는, 우선 전기 광학 소자 기판(300)에 형성된 전기 광학 소자(310)와 화소 회로(102)를 접속하기 위한 배선(201)을 형성한다. 상기 공정은, 예를 들면 실리콘 등으로 형성된 기판 본체의, 전기 광학 소자와 접속 위치에, 공지의 기술을 이용하여 스루홀(202)을 형성한다. 표면쪽(화소 회로를 접속하는 쪽)에는 공지의 포토리소그래피 기술과 박막 기술을 이용하여 표시 영역의 주사선, 전원선 및 데이터선이 되는 배선 패턴을 형성한다. 이면쪽(전기 광학 소자 기판과 접속되는 쪽)에는, 전기 광학 소자(310)의 음극(305)과 전기적으로 접속하기 위한 범프(203)를 형성한다. 범프(203)는, 적은 면적으로 전기 광학 소자에 접속되기 때문에, 접촉 저항이 적고, 표면이 산화하기 어려운 재료, 예를 들면 금(Au)으로 형성하는 것이 바람직하다. 범프(203)와 스루홀(202)의 밀착성을 높이기 위한 금속층을 형성하고 나서 범프를 형성해도 좋다.
그런데, 도 3의 스텝(ST3)에 있어서, 화소 회로(102)를 중계 기판(200)으로 전기적으로 접속한 뒤, 떨어지게 할 화소 회로(102)가 설치되어 있는 박리층(101)의 일부에 대해서 에너지를 부여하고, 이 화소 회로(102)를 기판(100)으로부터 중계 기판(200)과 함께 박리한다.
조사광으로서는, 박리층에 층내 박리 및/또는 계면 박리를 일으키게 하는 것이라면 어떠한 것이라도 좋고, 예를 들면 X선, 자외선, 가시광(可視光), 적외선(열선), 레이저광, 밀리미터파, 마이크로파 등의 각 파장의 빛을 적용할 수 있다. 또 전자선이나 방사선(α선, β선, γ선) 등도 좋다. 그 중에서도, 박리층에 애블레이션을 발생시키기 쉽다는 점에서 레이저광이 바람직하다. 빛의 조사(照射)는, 그 조사 영역에서의 조사 강도가 균일하게 되도록 조사하는 것이 바람직하다.
이 레이저광을 발생시키는 레이저 장치로서는, 각종 기체 레이저, 개체 레이저(반도체 레이저) 등을 들 수 있지만, 특히 엑시머 레이저, Nd-YAG 레이저, 아르곤 레이저, C02레이저, C0 레이저, He-Ne 레이저 등이 바람직하고, 그 중에서도 엑시머 레이저가 특히 바람직하다. 엑시머 레이저는, 단파장 영역에서 고에너지를출력하기 때문에, 극히 단시간에 박리층에 애블레이션을 발생시킬 수 있다. 이 때문에 인접한 층이나 근접한 층에 온도 상승을 일으키는 일이 거의 없고, 층의 열화(劣化)나 손상을 가능한 한 적게 해 박리를 달성할 수 있다.
박리층(101)에, 애블레이션을 생기게 하는 파장 의존성(依存性)이 있는 경우, 조사되는 레이저광의 파장은, 100nm∼350nm정도인 것이 바람직하다. 박리층에 가스 방출, 기화 또는 승화 등의 층 변화를 일으키게 하기 위해서는, 조사되는 레이저광의 파장은, 350nm∼1200nm정도인 것이 바람직하다.
또한, 조사되는 레이저광의 에너지 밀도는, 엑시머 레이저의 경우, 10∼5000mJ/㎠정도로 하는 것이 바람직하고, 특히 100∼5299mJ/㎠정도로 하는 것이 보다 바람직하다. 1∼1000nsec정도로 하는 것이 바람직하고, 10∼100nsec정도로 하는 것이 보다 바람직하다. 에너지 밀도가 낮거나 조사 시간이 짧으면, 충분한 애블레이션이 생기지 않고, 에너지 밀도가 높거나 조사 시간이 길면, 박리층이나 중간층을 투과한 조사광에 의해, 피전사층에 악영향을 미칠 수가 있다.
도 6에, 필요한 화소 회로(102)를 모두 박리해서 중계 기판(200) 위에 접속을 완료한 후의 중계 기판의 평면도를 나타낸다. 도 6에 나타내는 바와 같이, 비교적 넓은 영역의 적소(適所)에 화소 회로를 배치할 수 있다.
도 3에 있어서, 화소 회로(102)를 기판(100)으로부터 박리한 후, 중계 기판(200)을 전기 광학 소자 기판(300)과 접속한다(ST4).
도 7에, 이 중계 기판(200)과 전기 광학 소자 기판(300)의 접속 공정의 상세한 단면도를 나타낸다. 도 7은 1개의 화소 회로(102)가 해당하는 전기 광학 소자인 유기 EL 소자(310)와 접속하는 모양을 나타내고 있다.
전기 광학 소자 기판(300)은 미리 형성해 둔다. 여기서, 전기 광학 소자 기판(300)의 제조에는, 공지의 유기 EL 소자의 제조 방법을 다양하게 적용 가능하다. 잉크젯 방식을 이용한 예를 이하에 설명한다.
우선, 석영이나 유리로 된 기판(300) 위에, 투명 전극(301)을 IT0 등의 공지 재료로 성막한다. 그 다음에 뱅크(304)를 폴리이미드나 아크릴 등의 재료를 이용하여 형성하고, 형성해야 할 전기 광학 소자의 발광부에 상당하는 영역을 개구시킨다. 그 다음에, 산소 플라즈마나 CF4플라즈마 등의 플라즈마 처리에 의해서 기판 표면과 투명 전극 표면의 친화성을 조정한 뒤, 정공 주입층(302), 발광층(303)을 스핀 코팅, 스키지(squeegee) 칠, 잉크젯 프로세스 등의 액층 프로세스가나, 스퍼터링, 증착 등의 진공 프로세스에 의해 성막한다. 일함수(函數)를 작게 하기 위해서 알칼리 금속을 포함한 음극(305)을 성막하고, 필요에 따라 밀봉재로 봉입하여 전기 광학 소자 기판(300)을 완성시킨다. 밀봉재로 봉입하더라도 중계 기판(200)의 범프(203)가 접속되는 부분은 개구(開口)하여 둔다. 잉크젯 프로세스의 상세에 대해서는, 예를 들면 시모다(下田)씨 등에 의한 논문, Techn. Dig. IEDM 1999, p289나, 코베(神戶)씨 등에 의한 논문, Proc. Euro Display '99 Late-News Papers, 85에 상세하다.
그런데 도 7:ST21에 있어서, 미리 화소 회로(102)가 해당하는 화소 영역에 상당하는 위치에 전사된 중계 기판(200)의 범프(203)가 형성된 쪽과 전기 광학 소자 기판(300)을 대향시켜 접근시킨다. 이 때 중계 기판(200)의 범프(203)는 전기 광학 소자 기판(300)의 발광부의 최상층에 형성된 음극(305)에 대응하도록 위치 맞춤해 둔다.
그리고 도 7:ST22에 있어서 범프(203)와 음극(305)을 전기적으로 접속한다. 전기적인 접속 방법으로서는, 압착(壓着), 열 압착, 증착(蒸着), 용착(溶着) 등, 저 저항에서 어느 정도의 기계적 강도로 양자를 접속할 수 있는 공지의 기술을 적절하게 적용할 수 있다. 그 후, 필요에 따라서 중계 기판(200)과 전기 광학 소자 기판(300) 사이에 절연막을 형성하거나, 기판 주변에 밀봉 구조를 형성해서 양 기판 사이를 밀봉하거나 해 둔다. 밀봉 방법의 예에 대해서는 실시예 3에서 구체적으로 설명한다.
또한, 상기 공정에서는 화소 회로를 중계 기판에 전사하고, 그 중계 기판을 다시 전기 광학 소자 기판에 접속하고 있었지만, 각 화소 영역(204)에 전기 광학 소자(310)를 형성해 두고, 직접 기판(100) 위에 형성되어 있는 화소 회로(102)와 전기 광학 소자(310)를 접속하도록 구성해도 좋다. 즉, 이 경우는 전기 광학 소자 기판(300)이 불필요하게 된다.
이상, 실시예 1에 의하면, 높은 밀도로 화소 회로를 형성한 뒤, 각 화소 회로를 전기 광학 소자의 위치에 대응시켜 배치시키므로, 화소 회로의 소자 수의 감소에 알맞는 제조 비용으로 표시 장치를 제조할 수 있다.
구체적으로는, 본 실시예 1에 의하면 전사 대상인 화소 회로의 각각을 칩(chip)화하는 다이싱(dicing) 공정이 불필요해지고, 제조 공정이 간략화되고, 재료나 공정수가 저감되므로, 비용 절감이 가능해져, 동일 제품의 대량 생산에 매우 적절하다. 또한, 모든 칩을 전사한 뒤, 투명 기판의 재이용이 가능하고 낭비가 없다.
특히 실시예 1에 의하면, 중계 기판의 한쪽에 화소 회로를 접속하고, 다른 쪽에 전기 광학 소자 기판을 접속하게 했으므로, 돌출한 전극부만을 상대쪽 기판에 전기적으로 접속한다고 하는 비교적 단순한 공정을 2회 반복할 뿐으로, 표시 장치를 완성시킬 수 있으며, 간단하고 신뢰성도 높다고 하는 장점이 있다.
특히 실시예 1에 의하면, 중계 기판(200)과 전기 광학 소자 기판(300)이 접속된 기판을 복수 평면 방향으로 접속함으로써, 대면적의 전기 광학 장치를 제공할 수 있다. 복수의 기판 사이의 접속은 중계 기판의 배선끼리 접속하는 것으로 비교적 간단하게 달성할 수 있기 때문에, 중계 기판을 통해서 기판 끼리 접속하는 것이 바람직하다.
(실시예 2)
본 실시예 2는, 실시예 1과 같이 EL 소자를 각 화소 영역에 형성한 기판에 대해, 다른 기판에 모아 형성한 화소 회로의 각각을 박리해서 접속하는 표시 장치의 제조 방법에 관한 것이지만, 특히 화소 회로를 간단하게 박리하기 위한, 실시예 1의 변형예에 관한 것이다.
도 8에, 본 실시예 2의 제조 공정 단면도를 나타낸다. 도 8에 있어서, 도 3과 대응하는 부분에는 동일 부호를 붙이고, 이러한 부분의 설명은 생략한다.
기판(100) 위에 박리층(101)을 우선 형성하는 공정(ST31)에 대해서는 실시예1과 같다.
박리층(101)을 형성한 후, 화소 회로를 형성하기 전에, 화소 회로(102)의 형상에 대응시켜 화소 회로를 박리시키기 위한 박리층(101)의 일부와 다른 부분 사이에 경계를 형성한다(ST32). 구체적으로는, 박리층(101)에 포토 에칭에 의해서, 미리 그리드(grid) 형상 혹은 격자 모양 등으로 절단선을 넣어, 전사해야 할 화소 회로의 영역이 그 외주(外周)에서 소자 분리층(101)으로부터 깨끗하게 파단(破斷)되도록 하고 있다. 이와 같이 하면, 개개의 화소 회로(102)를 개별로 박리시키는 것을 용이하게 할 수 있게 된다.
또 박리층 뿐만 아니라 소자 형성층 전체도 서로 잘라내어, 박리를 더욱 용이하게 하는 것도 가능하다. 즉, 화소 회로를 형성하는 공정 뒤에, 박리층(101) 위에 형성된 복수의 화소 회로(102)를 서로 분리하는 공정을 더 구비하고 있어도 좋다. 이 화소 회로의 분리에는, 공지의 반도체 웨이퍼의 절단 기술을 이용할 수 있다. 예를 들면, 화소 회로(102)에 상당하는 전사 대상 영역의 외주에 포토에칭 등에 의해 오목부 구조로 된 홈을 형성한다. 이 홈은, 기판의 두께 방향에 있어서, 박리층(101)의 일부 및 소자 형성층의 전부를 컷하고 있다. 이 컷은 소자 형성층만을 대상으로 하는 것보다 얕은 것이라도 좋다. 그리드 형상으로 컷된 소자 형성층의 전사 대상이 되는 영역은, 비교적 용이하게 다른 박막 형성층의 부분으로부터 박리한다.
박리 공정 후는, 상기 실시예 1과 동일하므로 설명을 생략한다(도 8:ST33과 ST34).
상기 실시예 2에 의하면, 실시예 1과 동일한 효과를 나타내는 이외에, 미리 소자 형성층을 컷해 둠으로써, 박리에 수반하는 소자 형성 기판의 파단이 인접하는 비전사 영역에 미치지 않게 하는 것이 가능해진다. 또한, 막 두께 방향으로 컷을 함으로써 화소 회로(408)와 중계 기판(200)의 전기적 접속에 의한 접속이 약한 접착력이라 하더라도 소자 형성층을 용이하게 벗길 수 있게 된다. 또한, 전사 대상 영역의 외관이 명확하므로 기판 사이의 전사시의 위치 맞춤이 용이해진다.
(실시예 3)
본 실시예 3은, 실시예 1에 있어서의 중계 기판(200)과 전기 광학 소자 기판(300)의 접속에 있어서, 발광 효율을 크게 하기 위한 접속 방법을 채용한, 실시예 1의 변형예에 관한 것이다.
상기 실시예 1에서는, 전기 광학 소자 기판(300)의 발광부에 중계 기판(200)의 범프(203)를 접속하고 있었다. 이것에 대해, 본 실시예 3은 전기 광학 소자 기판(300)의 음극을 발광부의 외측으로 신장하고, 발광부 이외의 영역에서 범프를 접속하는 것이다.
즉 도 9:ST21에 나타내는 바와 같이, 전기 광학 소자 기판(300) 중, 전기 광학 소자의 음극(305)을 발광부의 외측으로 연장시킨 접속 영역(306)을 형성해 둔다. 이를 위해, 뱅크(304) 자체를 상기 접속 영역(306)의 영역도 포함한 형상으로 형성해 둔다. 또한, 실시예 1과 동일 부재에 대해서는, 동일한 부호를 붙이고 설명을 생략한다.
그 다음에 도 9:ST22에 나타내는 바와 같이, 중계 기판(200)에 형성된범프(203)를 전기 광학 소자 기판(300)의 접속 영역(306)에 접촉하도록 위치 맞춤해 접근하고, 양자를 전기적으로 접속한다. 전기적인 접속 방법으로서는, 압착, 열 압착, 증착, 용착 등, 저 저항에서 어느 정도의 기계적 강도로 양자를 접속할 수 있는 공지의 기술을 적절하게 적용 가능하다.
여기서, 도 9:ST23에 나타내는 바와 같이, 본 실시예에서는 접속된 중계 기판(200)과 전기 광학 소자 기판(300) 사이를 밀봉한다. 밀봉재로서, 여기에서는 절연막(204)을 이용한다. 절연막으로서는, 전기적으로 충분히 저항이 높은 재료로서 음극(305)의 산화를 방지할 수 있을 정도로 밀봉성이 있는 재료가 좋다. 예를 들면, 산화 규소나 질화규소 등의 일반적인 절연막 재료 외에, 각종 수지류를 이용할 수 있다. 수지를 이용하면 기판 사이의 비교적 좁은 간극에도 주입할 수 있고, 경화시킴으로써 양 기판의 접착을 강고한 것으로 할 수 있다.
또한, 이 밀봉재로서의 수지로서는, 열가소성 수지, 열경화성 수지의 어느 쪽이라도 좋고, 예를 들면 폴리에틸렌, 폴리프로필렌, 에틸렌 프레필렌 공중합체, 에틸렌 초산 비닐 공중합체(EVA) 등의 폴리오레핀, 환상(環狀) 폴리오레핀, 변성 폴리오레핀, 폴리염화비닐, 폴리염화비닐리덴, 폴리스틸렌, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리카보네이트, 폴리(4-메틸 벤텐-1), 아이오노마(ionomer), 아크릴계 수지, 폴리 메틸 메타크릴레이트, 아크릴 스티렌 공중합체(AS 수지), 부타디엔 스티렌 공중합체, 폴리오 공중합체(EV0H), 폴리에틸렌 텔레프탈레이트(PET), 폴리부틸렌 텔레프탈레이트(PBT), 폴리 시클로헥산 텔레프탈레이트(PCT) 등의 폴리에스테르, 폴리에테르, 폴리에테르 케톤(PEK), 폴리에테르에테르 케톤(PEEK), 폴리에테르이미드, 폴리아세탈(P0M), 폴리페닐렌 옥시드, 변성 폴리페닐렌 옥시드, 폴리아릴레이트, 방향족 폴리에스테르(액정 폴리머), 폴리 테트라 플루오로에틸렌, 폴리플루오로화 비닐리덴, 기타 불소계 수지, 스티렌계, 폴리오레핀계, 폴리염화비닐계, 폴리우레탄계, 불소 고무계, 염소화 폴리에틸렌계 등의 각종 열가소성 엘라스토머, 에폭시 수지, 페놀 수지, 우레아(urea) 수지, 멜라민 수지, 불포화 폴리에스테르, 실리콘 수지, 폴리우레탄 등, 또는 이들을 주로 하는 공중합체, 블렌드체, 폴리머 알로이 등을 들 수 있고, 이들 중의 1종류 또는 2종류 이상을 조합하여 (예를 들면 2층 이상의 적층체로 하여) 이용할 수 있다.
또한, 중계 기판(200)과 전기 광학 소자 기판(300) 사이를 절연막으로 밀봉하는 외에, 불활성 가스를 충전하도록 해도 좋다. 즉, 도 10에 나타내는 바와 같이, 중계 기판(200)과 전기 광학 소자 기판(300)을 전기적으로 접속한 후, 그 단면을 밀봉 부재(205)로 밀봉하고, 양 기판 사이에 불활성 가스(206)를 충전하는 것이다. 밀봉 수단으로서는 수지를 설치함으로써 밀봉, 패킹이나 고무에 의한 밀봉 등, 통상의 밀봉 방법이 적용 가능하다. 불활성 가스(206)로서는, 통상 이용되는 He, Ne, Ar, Kr, Xe 등이 적용 가능하다.
이상, 실시예 3에 의하면 상기 실시예 1과 동일한 효과를 나타내는 외에, 전기 광학 소자(310)의 발광부를 회피해서 중계 기판(200)과 전기적으로 접속하므로, 발광부로부터의 빛을 차단하지 않고 발광 효율을 높게 유지할 수 있다.
또한 실시예 3에 의하면, 중계 기판(200)과 전기 광학 소자 기판(300) 사이를 절연막이나 불활성 가스로 충전하고 있기 때문에, 음극(305)에 산화하기 쉬운부재를 이용했다고 하더라도, 음극의 산화를 방지한 내구성이 높은 전기 광학 장치를 제공 가능하다.
(실시예 4)
본 실시예 4는, 실시예 1에서의 중계 기판(200)의 화소 배치 방법의 변형예에 관한 것이다.
상기 실시예 1에서는, 화소 회로가 별개로 독립하고 있었지만, 상기 실시예 4에서는, 복수의 원색에 의해서 1개의 컬러 화소가 구성되고 있는 점에서 다르다. 즉, 도 11에 나타내는 바와 같이, 중계 기판(200)에 있어서, 적색(R)의 화소 회로(102R), 녹색(G)의 화소 회로(102G), 청색(B)의 화소 회로(102B)의 3개의 화소 회로에 의해 1개의 컬러 화소 회로(102C)가 형성되어 있다.
따라서, 본 실시예에서는 기판(100)으로부터 중계 기판(200)으로의 화소 회로의 전사도, 이들 3개의 원색의 화소 회로(102R, 102G, 102B)로 이루어지는 컬러 화소 회로(102C)를 단위로 하여 전사된다. 또한, 상기 중계 기판(200)과 접속되는 전기 광학 소자 기판(300)(도시 생략)도 적색, 녹색, 청색 발광에 대응하도록 구성(예를 들면, 발광부의 발광면에 각각의 원색의 컬러 필터가 대응하여 설치되어 있음)되어 있고, 화소 회로(102)의 색의 할당과 전기 광학 소자마다의 색의 할당이 일치하도록 대응시켜 전기적인 접속이 된다.
그 이외의 구성이나 공정에 대해서는, 상기 실시예 1과 같기 때문에 설명을 생략한다.
이상, 실시예 4에 의하면 상기 실시예 1과 같은 효과를 나타내고, 특히 컬러화소 회로를 단위로 하여 전사되기 때문에, 컬러 표시를 위해서 적절한 전기 광학 장치를 제조할 수 있다. 즉, 컬러 표시 장치에서의 대면적화를 도모할 수 있다.
(실시예 5)
본 발명의 실시예 5는, 실시예 1 내지 4에서 제조된 표시 장치를 포함하는 전기 광학 장치 및 그것을 포함하는 전자 기기에 관한 것이다.
도 12에, 본 실시예의 표시 장치(1)의 표시 영역과 그 주변 회로를 포함한 블록도를 나타낸다. 상기 표시 장치는 전기 광학 소자로서 유기 EL 소자를 사용한 도 2의 (a)에 나타내는 바와 같은 화소 회로(102)를 사용한 회로예이다.
도 12에 나타내는 바와 같이, 표시 장치(1)는 주사선(Vsn)이 표시 영역(5)에 수평 방향으로 연장하고, 데이터선(Idatam)이 표시 영역(5)의 수직 방향으로 연장되어 있다. 전원선(Vcc)은 도시되어 있지 않다. 각 주사선(Vn)과 데이터선(Idatam)이 교차하는 부근에는, 화소 영역(Pmn)이 배치되어 있다. 각 화소 영역(Pmn)에는, 실시예 1에서 설명한 대로의 화소 회로(102)와 유기 EL 소자(0ELD)가 배치되어 있다. 각 주사선(Vsn)은 주사선 구동 회로(2)에 접속되고, 주사 신호가 공급되도록 되어 있다. 각 데이터선(Idatam)은 데이터선 구동 회로(3)에 접속되고, 시분할 계조 구동 방식에 대응하는 디지털 데이터가 공급되도록 되어 있다. 주사선 구동 회로(2)와 데이터선 구동 회로(3)의 신호 송출 타이밍은, 제어 회로(4)에 의해서 제어된다.
여기서, 예를 들면 주사선 구동 회로(2)에는, 시프트 레지스터를 이용하거나, 디코더를 이용할 수 있다.
또한, 실시예 1 내지 4의 제조 방법에 따르면, 화소 회로(102)는 중계 기판(200)에 전사되어 접속되어 있고, 유기 EL 소자(0ELD)는 전기 광학 소자 기판(300)에 형성되고, 중계 기판(200)이 전기 광학 소자 기판(300)과 전기적으로 접속됨으로써 표시 장치(1)가 제조된다. 이 때, 유기 EL 소자(0ELD)는 전기 광학 소자 기판(300)에 설치되게 된다. 여기서 화소 회로(102)는, 실시예 4와 동일하게 컬러 화소 회로(102C)를 단위로 해도 좋다.
또한, 주사선 구동 회로(2)나 데이터선 구동 회로(3)에 대해서는, 화소 회로(102)가 전사되는 제 2 기판(중계 기판(200))에 화소 회로와는 별개로 형성해도, 화소 회로가 형성되는 전사원(元)이 되는 기판(기판(100)) 위에 화소 회로의 제조와 동일 공정으로 또는 다른 공정에 의해 형성하고 나서 화소 회로와 동일하게 중계 기판에 전사하는 것이라도 좋다.
상기 표시 장치의 제어 회로(4)는, 시분할 계조 구동 방식에 근거하는 타이밍으로 데이터선 구동 회로(3)에 dcba의 4비트로 이루어진 디지털 데이터를 시분할 해서 공급하고, 필드 기간이 분할된 서브 필드 기간을 단위로 하여 주사선 구동 회로(2)에 주사 신호를 송출시킨다. 즉, 상기 표시 장치에서는 주사선(Vsn)을 2진 하중마다 선택시켜, 유기 EL 소자의 발광 기간(온 기간)의 길이를 변화시킴으로써 화상의 중간 계조를 표시시킨다.
제어 회로(4)는, 화소 회로나 주사선 구동 회로, 데이터선 구동 회로가 형성되는 기판 위에 설치할 필요는 없고, 외부 회로로 해도 좋다.
도 13에, 본 실시예에서의 구체적인 구동 타이밍을 설명하는 타이밍 차트를나타낸다. 도 13에 나타내는 바와 같이, 본 표시 장치에서의 시분할 계조 표시 방식에서는, 각 화소 회로를 상기 화소에 표시시키는 계조를 나타내는 4비트 계조 데이터(dcba)(d가 MSB, a가 LSB)의 웨이트에 따라서, 1필드(lf)를 분할한 서브 필드(sf1∼sf17)에서 온 또는 오프시키는 동시에, 계조 데이터에 대한 웨이트의 기준시를, 주사선마다 또한 서브 필드마다 시프트시킨다. 이 시분할 계조 구동 방식에 대해서는, 본원 출원인에 관련된 일본국 특개 2001-166730호 공보나 특개 2001-166749호 공보에 자세하게 개시되어 있다.
또한, 본 실시예의 표시 장치(1)는, 다양한 전자 기기에 적용 가능하다. 도 14에, 본 표시 장치(1)를 적용 가능한 전자 기기의 예를 든다.
도 14의 (a)는 휴대 전화로의 적용예로서, 상기 휴대 전화(10)는 안테나부(11), 음성 출력부(12), 음성 입력부(13), 조작부(14) 및 본 발명의 표시 장치(1)를 구비하고 있다. 이와 같이 본 발명의 표시 장치는 표시부로서 이용할 수 있다.
도 14의 (b)는 비디오 카메라로의 적용예로서, 상기 비디오 카메라(20)는 수상부(21), 조작부(22), 음성 입력부(23) 및 본 발명의 표시 장치(1)를 구비하고 있다. 이와 같이 본 발명의 표시 장치는 파인더나 표시부로서 이용할 수 있다.
도 14의 (c)는 휴대형 퍼스널 컴퓨터로의 적용예로서, 상기 컴퓨터(30)는 카메라부(31), 조작부(32) 및 본 발명의 표시 장치(1)를 구비하고 있다. 이와 같이 본 발명의 표시 장치는 표시부로서 이용할 수 있다.
도 14의 (d)는 헤드 마운트 디스플레이로의 적용예로서, 상기 헤드 마운트디스플레이(40)는 밴드(41), 광학계 수납부(42) 및 본 발명의 표시 장치(1)를 구비하고 있다. 이와 같이 본 발명의 표시 장치는 화상 표시원으로서 이용할 수 있다.
도 14의 (e)는 리어형 프로젝터로의 적용예로서, 상기 프로젝터(50)는 하우징(51)에, 광원(52), 합성 광학계(53), 미러(54, 55), 스크린(56) 및 본 발명의 표시 장치(1)를 구비하고 있다. 이와 같이 본 발명의 표시 장치는 화상 표시원으로서 이용할 수 있다.
도 14의 (f)는 프론트형 프로젝터로의 적용예로서, 상기 프로젝터(60)는 하우징(62)에 광학계(61) 및 본 발명의 표시 장치(1)를 구비하고, 화상을 스크린(63)으로 표시 가능하게 되어 있다. 이와 같이 본 발명의 표시 장치는 화상 표시원으로서 이용 가능하다.
상기예에 한정되지 않고 본 발명의 제조 방법으로 제조되는 전기 광학 장치는, 액티브 매트릭스형 표시 장치를 적용 가능한 모든 전자 기기에 적용 가능하다. 예를 들면, 이 외에, 표시 기능 부착 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자 수첩, 전광 게시판, 선전 공고용 디스플레이 등에도 활용할 수 있다.

Claims (13)

  1. 제 1 기판 위에 소정의 에너지를 부여함으로써 박리되는 박리층을 형성하는 공정과,
    상기 박리층 위에, 전기 광학 장치의 각 화소를 구동하기 위한 화소 회로를 복수 형성하는 공정과,
    상기 화소 회로를 배치시키기 위한 제 2 기판 위의, 상기 화소 회로를 배치하여야 할 위치에, 상기 제 1 기판 위에 형성된 적어도 1개의 상기 화소 회로를 대향시키고, 상기 화소 회로를 상기 제 2 기판과 접속하는 공정과,
    박리해야 할 상기 화소 회로가 설치되어 있는 상기 박리층의 일부에 대해서 에너지를 부여하고, 상기 적어도 1개의 상기 화소 회로를 상기 제 1 기판으로부터 상기 제 2 기판과 함께 박리하는 공정을 구비하는 전기 광학 장치의 제조 방법.
  2. 제 1 기판 위에 소정의 에너지를 부여함으로써 박리되는 박리층을 형성하는 공정과,
    상기 박리층 위에, 화소 회로를 구동하기 위한 주사선 구동 회로 또는 데이터선 구동 회로의 적어도 한쪽을 형성하는 공정과,
    상기 화소 회로를 배치시키기 위한 제 2 기판 위의, 상기 주사선 구동 회로 또는 상기 데이터선 구동 회로를 배치하여야 할 위치에, 상기 제 1 기판 위에 형성된 상기 주사선 구동 회로 또는 상기 데이터선 구동 회로의 적어도 한쪽을 대향시키고, 상기 주사선 구동 회로 또는 상기 데이터선 구동 회로의 적어도 한쪽을 상기 제 2 기판과 접속하는 공정과,
    상기 주사선 구동 회로 또는 데이터선 구동 회로가 설치되어 있는 상기 박리층의 일부에 에너지를 부여하고, 상기 주사선 구동 회로 또는 상기 데이터선 구동 회로의 적어도 한쪽을 상기 제 1 기판으로부터 상기 제 2 기판과 함께 박리하는 공정을 구비하는 전기 광학 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 박리층을 형성하는 공정 후에, 박리해야 할 회로의 형상에 대응시켜 상기 박리해야 할 회로를 박리시키기 위한, 상기 박리층의 일부와 다른 부분 사이에 경계를 형성하는 공정을 더 구비하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 기판과 접속하는 공정 전(前)에, 상기 박리층 위에 형성된 복수의 회로를 서로 분리하는 공정을 더 구비하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 2 기판을,
    각 화소 영역에 전기 광학 소자를 형성하는 공정과,
    상기 전기 광학 소자와 상기 화소 회로를 접속하기 위한 배선을 형성하는 공정에 의해 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 기판은, 전기 광학 소자가 화소에 대응되어 형성되어 있는 제 3 기판과 접속 가능하게 구성되어 있고,
    상기 박리하는 공정 후에, 상기 제 2 기판을 상기 제 3 기판과 접속하는 공정을 더 구비하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 2 기판을,
    상기 제 3 기판에 형성된 상기 전기 광학 소자와 상기 제 2 기판의 상기 화소 회로를 접속하기 위한 배선을 형성하는 공정과,
    상기 배선과 상기 제 3 기판에 형성된 상기 전기 광학 소자를 전기적으로 접속하기 위한 범프를 형성하는 공정에 의해서 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 제 2 기판과 상기 제 3 기판을 접속하는 공정에서는, 상기 제 3 기판중 상기 화소 영역에서의 발광을 방해하지 않는 영역에서 상기 제 2 기판과 상기 제 3 기판을 접속하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 제 3 기판은,
    상기 전기 광학 소자에 의한 발광 영역 이외의 영역에 상기 제 2 기판과 접속하기 위한 영역이 형성되어 있는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    각 상기 화소는,
    컬러 표시를 행하기 위하여 복수의 원색의 각각에 대응하고 있고, 상기 복수의 원색에 대응한 상기 화소의 세트에 의해, 1개의 컬러 화소를 구성하고 있는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 전기 광학 장치의 제조 방법에 의해 제조되는 전기 광학 장치.
  12. 제 2 항에 기재된 전기 광학 장치의 제조 방법에 의해서 제조되는 전기 광학 장치로서,
    상기 주사선 구동 회로 및 상기 데이터선 구동 회로는, 시분할 계조 구동 방식에 의해서 상기 화소 회로를 구동하도록 구성되어 있는 전기 광학 장치.
  13. 제 11 항 또는 제 12 항에 기재된 전기 광학 장치를 구비하는 전자 기기.
KR1020047007726A 2002-06-10 2003-06-10 전기 광학 장치의 제조 방법, 그 제조 방법으로 제조되는전기 광학 장치 및 전자기기 KR100599546B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002169314 2002-06-10
JPJP-P-2002-00169314 2002-06-10
PCT/JP2003/007369 WO2003105113A1 (ja) 2002-06-10 2003-06-10 電気光学装置の製造方法、その製造方法で製造される電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20040058308A true KR20040058308A (ko) 2004-07-03
KR100599546B1 KR100599546B1 (ko) 2006-07-13

Family

ID=29727723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047007726A KR100599546B1 (ko) 2002-06-10 2003-06-10 전기 광학 장치의 제조 방법, 그 제조 방법으로 제조되는전기 광학 장치 및 전자기기

Country Status (7)

Country Link
US (1) US7242441B2 (ko)
EP (1) EP1455330A4 (ko)
JP (1) JP4491785B2 (ko)
KR (1) KR100599546B1 (ko)
CN (1) CN100378564C (ko)
TW (1) TWI233075B (ko)
WO (1) WO2003105113A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2005327667A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 有機ｅｌ素子の製造方法、有機ｅｌ素子製造システムおよび電子機器
JP4411598B2 (ja) * 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
US9166197B2 (en) * 2005-08-29 2015-10-20 The Hong Kong University Of Science And Technology Metallic anode treated by carbon tetrafluoride plasma for organic light emitting device
US8480282B2 (en) 2005-08-30 2013-07-09 Lg Display Co., Ltd. Reflective plate and method for manufacturing the same and backlight unit for liquid crystal display device using the same
JP2007283512A (ja) * 2006-04-12 2007-11-01 Canon Inc 画像形成装置、光学走査装置および自動光量制御方法
US8279145B2 (en) * 2009-02-17 2012-10-02 Global Oled Technology Llc Chiplet driver pairs for two-dimensional display
US20120181714A1 (en) * 2011-01-14 2012-07-19 Ritek Corporation Method for manufacturing master plate for optical disc
US11865632B2 (en) 2011-12-12 2024-01-09 View, Inc. Thin-film devices and fabrication
US10295880B2 (en) 2011-12-12 2019-05-21 View, Inc. Narrow pre-deposition laser deletion
US20210394489A1 (en) 2011-12-12 2021-12-23 View, Inc. Thin-film devices and fabrication
US10802371B2 (en) 2011-12-12 2020-10-13 View, Inc. Thin-film devices and fabrication
KR102095605B1 (ko) 2011-12-12 2020-04-16 뷰, 인크. 박막 디바이스 및 제조
WO2016004373A1 (en) * 2014-07-03 2016-01-07 View, Inc. Narrow pre-deposition laser deletion
FR2989483B1 (fr) * 2012-04-11 2014-05-09 Commissariat Energie Atomique Dispositif d'interface utilisateur a electrodes transparentes
FR2995419B1 (fr) 2012-09-12 2015-12-11 Commissariat Energie Atomique Systeme d'interface utilisateur sans contact
SG2012068508A (en) * 2012-09-13 2014-04-28 Schneider Electric South East Asia Hq Pte Ltd A relay and a method for indicating a relay failure
FR2996933B1 (fr) 2012-10-15 2016-01-01 Isorg Appareil portable a ecran d'affichage et dispositif d'interface utilisateur
US10217730B2 (en) * 2016-02-25 2019-02-26 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10930631B2 (en) 2017-11-03 2021-02-23 Shih-Hsien Tseng Display apparatus, pixel array and manufacturing method thereof
TWI688802B (zh) 2017-11-03 2020-03-21 曾世憲 畫素陣列及其製造方法
KR102652723B1 (ko) * 2018-11-20 2024-04-01 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35556A (en) * 1862-06-10 Improvement in preserving grapes and other fruits
JPS59116779A (ja) 1982-12-24 1984-07-05 富士通株式会社 平板状表示装置
JPH0642637B2 (ja) 1988-08-12 1994-06-01 三洋電機株式会社 低周波電力増幅用パワーセイブ回路
JP2961432B2 (ja) 1990-05-28 1999-10-12 株式会社タツノ・メカトロニクス ヘリポート用給油設備
JPH0431299U (ko) * 1990-07-06 1992-03-13
US5475514A (en) * 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
JPH06118441A (ja) * 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
JPH06214254A (ja) 1993-01-14 1994-08-05 Matsushita Electric Ind Co Ltd 反射型薄膜トランジスタアレイ素子
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3454965B2 (ja) * 1995-03-22 2003-10-06 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US6091194A (en) * 1995-11-22 2000-07-18 Motorola, Inc. Active matrix display
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
CN100481560C (zh) * 1996-09-19 2009-04-22 精工爱普生株式会社 矩阵式显示元件及其制造方法
JP3837807B2 (ja) 1996-12-16 2006-10-25 セイコーエプソン株式会社 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP3738798B2 (ja) * 1997-07-03 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JP4058794B2 (ja) * 1998-03-23 2008-03-12 セイコーエプソン株式会社 半導体発光素子の製造方法
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP3823645B2 (ja) 1999-12-09 2006-09-20 セイコーエプソン株式会社 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器
JP3724301B2 (ja) 1999-12-09 2005-12-07 セイコーエプソン株式会社 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器
JP2001195012A (ja) 2000-01-14 2001-07-19 Sharp Corp 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2001249626A (ja) 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
TW514762B (en) * 2000-03-06 2002-12-21 Hitachi Ltd Liquid crystal display element having controlled storage capacitance
JP2001282123A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 表示装置およびその製造方法
JP2002158237A (ja) * 2000-11-20 2002-05-31 Sony Corp 素子の転写方法及び素子の実装方法
JP2002260857A (ja) 2000-12-28 2002-09-13 Semiconductor Energy Lab Co Ltd 発光装置の作製方法および薄膜形成装置
JP2002244576A (ja) 2001-02-21 2002-08-30 Sony Corp 表示装置の製造方法、表示装置及び液晶表示装置
JP2002353235A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
EP2565924B1 (en) * 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
JP2003092192A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法

Also Published As

Publication number Publication date
WO2003105113A1 (ja) 2003-12-18
EP1455330A4 (en) 2008-02-20
KR100599546B1 (ko) 2006-07-13
CN1620678A (zh) 2005-05-25
US20040114061A1 (en) 2004-06-17
JPWO2003105113A1 (ja) 2005-10-13
TWI233075B (en) 2005-05-21
EP1455330A1 (en) 2004-09-08
JP4491785B2 (ja) 2010-06-30
US7242441B2 (en) 2007-07-10
CN100378564C (zh) 2008-04-02
TW200411606A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
KR100599546B1 (ko) 전기 광학 장치의 제조 방법, 그 제조 방법으로 제조되는전기 광학 장치 및 전자기기
JP6997231B2 (ja) 発光装置
US20200294848A1 (en) Semiconductor device and method of manufacturing the same
CN100585908C (zh) 发光器件的制作方法，以及制造装置
KR101216377B1 (ko) 반도체 장치
US7067392B2 (en) Semiconductor apparatus and fabrication method of the same
CN100409401C (zh) 剥离方法以及制造半导体器件的方法
US6876007B2 (en) Light emitting device driving by alternating current in which light emission is always obtained
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US20040232459A1 (en) Semiconductor device and manufacturing method thereof
US20020009538A1 (en) Method of manufacturing a light-emitting device
KR100711745B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및전자 기기
KR20070017073A (ko) 발광 장치 및 발광 장치 제조 방법
KR20040100913A (ko) 유기 ｅｌ 표시 장치, 전자 기기 및 그 제조 방법
JP4792717B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2006120726A (ja) 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4657173B2 (ja) 薄膜トランジスタ
JP2005116924A (ja) 薄膜トランジスタ、発光装置並びに液晶表示装置、及びそれらの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee