KR20040030835A - 피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템및 방법 - Google Patents

피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템및 방법 Download PDF

Info

Publication number
KR20040030835A
KR20040030835A KR10-2004-7000939A KR20047000939A KR20040030835A KR 20040030835 A KR20040030835 A KR 20040030835A KR 20047000939 A KR20047000939 A KR 20047000939A KR 20040030835 A KR20040030835 A KR 20040030835A
Authority
KR
South Korea
Prior art keywords
test
substrate
processed
position correction
correction amount
Prior art date
Application number
KR10-2004-7000939A
Other languages
English (en)
Other versions
KR100778617B1 (ko
Inventor
사까모또고이찌
도네가와야마또
후지따다께히꼬
Original Assignee
도쿄 엘렉트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 엘렉트론 가부시키가이샤 filed Critical 도쿄 엘렉트론 가부시키가이샤
Publication of KR20040030835A publication Critical patent/KR20040030835A/ko
Application granted granted Critical
Publication of KR100778617B1 publication Critical patent/KR100778617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 처리 시스템(10)은 측정부(40), 정보 처리부(51) 및 제어부(52)를 포함한다. 측정부(40)는 반도체 처리가 실시된 피처리 기판(W) 상의 테스트 대상막의 특성을 측정한다. 정보 처리부(51)는 테스트 대상막 상의 복수 위치에 있어서 측정부(40)에 의해 측정된 특성의 값을 기초로 하여, 특성의 면내 균일성을 향상시키는 데 필요한 피처리 기판(W)의 위치 보정량을 산출한다. 제어부(52)는 후속의 피처리 기판(W)을 반도체 처리를 행하기 위해 이동 적재 장치(30)에 의해 지지 부재(17)로 이동 적재할 때, 위치 보정량을 기초로 하여 이동 적재 장치(30)의 구동부(30A, 32A)를 제어한다.

Description

피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR PERFORMING SEMICONDUCTOR PROCESSING ON SUBSTRATE BEING PROCESSED}
반도체 처리에 있어서, 한번에 다수매의 반도체 웨이퍼에 대해 산화, 확산, 어닐링, 성막 등의 열처리를 행하는 배치(batch)식 처리 장치로서 종형 열처리 장치가 공지되어 있다. 종형 열처리 장치로는, 웨이퍼 보트라 칭하는 지지 부재에 다수매의 웨이퍼를 수직 방향으로 간격을 두고 배열하여 유지하고, 이 지지 부재를 종형의 처리실 속으로 반입한다. 그리고, 처리실 주위에 배치한 가열 기구에 의해 웨이퍼를 가열하면서 열처리를 실시한다.
예를 들어, 성막 처리에서는 반응관(처리실) 내에 피처리 기판을 유지하는보트를 수용한 상태에 있어서, 반응관 내를 소정의 감압 분위기로 한다. 또한, 반응관 내에 하방으로부터 소정의 처리 가스, 예를 들어 성막용 가스를 도입한다. 또한, 반응관 주위에 배치된 통형 히터에 의해 소정의 처리 온도로 가열한다. 이에 의해, 피처리 기판 상에 성막을 행한다.
이러한 성막 처리를 행한 경우, 통상 피처리 기판 상에 형성되는 막 두께가 중앙부와 주변부에서 다른 경향이 있다. 구체적으로는, 예를 들어 피처리 기판의 중앙부의 막 두께가 주변부의 막 두께보다 작아지는 경향이 있다. 이로 인해, 피처리 기판을 높은 면내(面內) 균일성으로 처리하는 것이 곤란하다. 이 이유에 대해서는 다음과 같이 고려할 수 있다.
즉, 상기와 같은 종형 열처리 장치에 있어서는 피처리 기판이 그 주위를 둘러싸도록 배치된 통형 히터에 의해 가열된다. 이로 인해, 피처리 기판에 있어서 주변부가 비교적 급속히 승온되는 데 반해, 중앙부가 서서히 승온된다. 그 결과, 피처리 기판의 면 내에 있어서 온도차가 생긴다. 또한, 성막용 가스가 지지 부재에 의해 보유 지지되는 피처리 기판에 대해 상기 피처리 기판의 주변부측으로부터 공급된다. 이로 인해, 피처리 기판에 있어서, 주변부가 성막용 가스의 가스 농도가 높은 상태가 되는 데 반해, 중앙부가 성막용 가스의 가스 농도가 낮은 상태가 된다. 그 결과, 피처리 기판의 면 내에 있어서 성막용 가스의 농도차가 생긴다.
따라서, 피처리 기판에 있어서, 온도가 높고, 게다가 성막용 가스의 가스 농도가 높은 피처리 기판의 주변부에서는 중앙부보다도 성막 반응이 촉진되어 막 두께가 커진다. 이러한 점이 원인으로, 높은 면내 균일성을 얻는 것이 어려워진다.피처리 기판 상의 막 두께 혹은 막질 등의 특성의 면내 불균일이 되는 경향은, 예를 들어 산화 처리 혹은 확산 처리 등에 있어서도 나타난다.
최근, 반도체 장치의 미세화에 수반하여 피처리 기판에 대해, 높은 면내 균일성으로 처리하는 것이 요청되고 있다. 예를 들어, 형성해야 할 막 두께에 대해 허용 폭이 ±1 ％ 이하인 것이 요구되는 경우도 적지 않다.
현재, 피처리 기판에 있어서의 막 두께 및 막질의 면내 균일성을 개선하기 위한 기술의 일례로서, 처리실 내에 있어서 피처리 기판을 보유 지지하는 지지 부재[서셉터(susceptor) 혹은 보트]를 회전시키면서 열처리를 행하는 방법이 있다. 이 경우, 피처리 기판의 기하 중심이 지지 부재의 회전 중심축과 일치하고 있는 것에 의해, 면내 균일성의 향상 효과가 확실하게 발휘된다. 따라서, 지지 부재에 대해 피처리 기판을 이동 적재하는 데 있어서, 지지 부재에 있어서의 피처리 기판의 적재 위치를 적절화하는 것이 행해진다. 이상적으로는 형성된 막 두께 분포의 중심이 피처리 기판의 기하 중심과 일치하도록, 이동 적재 장치의 동작 상태의 제어가 행해진다.
구체적으로는, 예를 들어 피처리 기판에 대해 실제적으로 열처리를 행하고, 형성된 막의 막 두께를 측정하여 피처리 기판의 면 내에 있어서의 막 두께의 분포 정보를 취득한다. 여기서 얻어지는 막 두께의 분포 정보는, 예를 들어 대략 동심원형이며, 막 두께 분포에 있어서의 막 형성 중심에 대해 대칭성이 높은 것이 된다. 다음에, 작업자가, 취득된 막 두께의 분포 정보로부터, 피처리 기판의 기하 중심에 대한 상기 막 두께 분포에 있어서의 막 형성 중심(처리 중심)의 어긋남량(편심량)을 눈으로 확인하여 구한다. 다음에, 작업자가 경험을 기초로 하여, 취득된 어긋남량이 감소되도록, 이동 적재 장치의 제어부의 설정을 행한다. 이와 같이 하여, 이동 적재 장치의 동작을 제어함으로써, 지지 부재에 있어서의 피처리 기판의 적재 위치의 적절화를 도모하는 티칭(teaching) 조작이 행해진다. 이 티칭 조작은, 복수회 예를 들어 3 내지 5회 반복하여 행해지는 것이 필요해진다.
그러나, 상기와 같은 방법에 있어서는 피처리 기판에 형성되는 막의 막 두께측정까지 포함시키면, 티칭 조작에 장시간, 예를 들어 4 내지 5 시간 정도를 요한다. 따라서, 소정의 열처리를 높은 작업 효율로 행하는 것이 곤란하다. 이에 부가하여, 막 두께 분포에 있어서의 막 형성 중심의 위치 변화량은 피처리 기판의 적재 위치의 위치 보정량에 의해 일률적으로 결정되는 것은 아니다. 이로 인해, 상기 막 두께 분포에 있어서의 막 형성 중심과 피처리 기판의 기하 중심을 일치시키는 것이 매우 곤란하다. 그 결과, 피처리 기판을 그 면 내에 있어서 높은 균일성으로 확실하게 열처리하는 것이 곤란해진다.
본 발명은, 반도체 웨이퍼 등의 피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템 및 방법에 관한 것이다. 또, 여기서 반도체 처리라 함은, 반도체 웨이퍼나 LCD 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 장치나, 반도체 장치에 접속되는 배선 및 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 여러 가지 처리를 의미한다.
도1은 본 발명의 실시 형태에 따른 종형 열처리 장치를 개략적으로 도시하는 단면도.
도2는 도1에 도시한 열처리 장치에 있어서, 반응관으로부터 언로드된 웨이퍼 보트와 이동 적재 장치와의 관계를 도시하는 사시도.
도3은 도1에 도시한 열처리 장치의 제어계를 도시하는 블럭도.
도4a 및 도4b는 보편적인 관계를 갖는 곡면을 근사하는 방법을 설명하기 위한 도면.
도5는 반도체 웨이퍼에 있어서의 막 두께의 측정 부위의 일례를 도시하는 도면.
도6은 반도체 웨이퍼 상의 성막 상태(막 두께 분포)를 도시하는 설명도.
도7은 성막 처리에 있어서 실행되는 반응관의 온도 제어에 있어서의 온도 레시피(온도 프로파일)의 일례를 나타내는 도면.
도8은 성막 처리에 있어서 실행되는 반응관의 온도 제어에 있어서의 온도 레시피(온도 프로파일)의 다른 예를 나타내는 도면.
본 발명은 티칭 조작을 개량함으로써, 피처리 기판에 대해 높은 면내 균일성 및 높은 작업 효율로 반도체 처리를 실시하는 것이 가능한 시스템 및 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은 피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템이며,
상기 피처리 기판을 수납하는 처리실과,
상기 처리실 내에서 상기 피처리 기판을 지지하는 지지 부재와,
상기 처리실 내를 배기하기 위한 배기계와,
상기 처리실 내에 처리 가스를 공급하기 위한 공급계와,
상기 지지 부재 상에 상기 피처리 기판을 이동 적재하는 이동 적재 장치와,
상기 이동 적재 장치를 구동하는 구동부와,
상기 반도체 처리가 실시된 상기 피처리 기판 상의 테스트 대상막의 특성을 측정하는 측정부와,
상기 테스트 대상막 상의 복수 위치에 있어서 상기 측정부에 의해 측정된 상기 특성의 값을 기초로 하여, 상기 특성의 면내 균일성을 향상시키는 데 필요한 상기 피처리 기판의 위치 보정량을 산출하는 정보 처리부와,
후속의 피처리 기판을, 상기 반도체 처리를 행하기 위해 상기 이동 적재 장치에 의해 상기 지지 부재로 이동 적재할 때, 상기 위치 보정량을 기초로 하여 상기 구동부를 제어하는 제어부를 구비한다.
여기서, 하나의 태양에 있어서, 상기 정보 처리부는 상기 측정부에 의해 측정된 상기 테스트 대상막 상의 상기 특성의 분포를 기초로 하여 상기 처리실에 있어서의 처리 중심을 구하는 동시에, 상기 처리 중심에 대한 상기 피처리 기판의 기하 중심의 어긋남량으로부터 상기 위치 보정량을 산출한다.
또한, 다른 태양에 있어서, 상기 시스템은 상기 지지 부재 상에 있어서의 상기 피처리 기판의 위치 변화량과, 상기 위치 변화량에 대해 예측되는 상기 특성의 변화량과의 관계를 나타내는 기준 데이터를 기억하는 기준 데이터 기억부를 더 구비하고,
상기 정보 처리부는 상기 기준 데이터와, 상기 피처리 기판의 적어도 주변부의 복수 위치에 있어서의 상기 특성의 값을 기초로 하여, 상기 특성의 값의 차이가 허용 범위 내가 되도록 상기 위치 보정량을 산출한다.
본 발명의 제2 시점은 피처리 기판에 대해 반도체 처리를 실시하기 위한 방법이며,
구동부에 의해 구동되는 이동 적재 장치에 의해, 지지 부재 상에 상기 피처리 기판을 이동 적재하는 공정과,
처리실 내에서 상기 지지 부재 상에 상기 피처리 기판을 지지한 상태로, 상기 피처리 기판에 대해 상기 반도체 처리를 실시하는 공정과,
상기 반도체 처리가 실시된 상기 피처리 기판 상의 테스트 대상막의 특성을 측정부에 의해 측정하는 공정과,
상기 테스트 대상막 상의 복수 위치에 있어서 상기 측정부에 의해 측정된 상기 특성의 값을 기초로 하여, 상기 측정부에 접속된 정보 처리부에 의해, 상기 특성의 면내 균일성을 향상시키는 데 필요한 상기 피처리 기판의 위치 보정량을 산출하는 공정과,
후속의 피처리 기판을 상기 반도체 처리를 행하기 위해 상기 이동 적재 장치에 의해 상기 지지 부재로 이동 적재할 때, 상기 정보 처리부에 접속된 제어부에 의해, 상기 위치 보정량을 기초로 하여 상기 구동부를 제어하는 공정을 구비한다.
본 발명의 실시 형태에 대해 도면을 참조하여 이하에 설명한다. 또, 이하의 설명에 있어서, 대략 동일 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙여 중복 설명은 필요한 경우에만 행한다.
이하의 실시 형태에 있어서, 반도체 처리로서 열처리가 예시된다. 여기서, 열처리라 함은 피처리 기판의 표면에 대해, 각종의 재료막을 형성하는 처리뿐만 아니라, 형성된 막의 막질을 개선하는 처리 등도 의미한다. 예를 들어, 열처리의 예는 고온 하에 있어서 실리콘의 표면을 산화하고, 이에 의해 산화막(절연막)을 형성하는 산화 처리와, 불순물층을 표면에 형성한 실리콘층을 가열하고, 이에 의해 불순물을 실리콘층 내에 열 확산하는 확산 처리와, 특성의 안정화나 물성의 안정화를 목적으로 한 어닐링 처리 등이다. 이들의 처리에 있어서는, 피처리 기판 상에 있어서 막 두께 혹은 막질 등의 물성치 또는 특성치에 대해 분포가 형성된다.
도1은 본 발명의 실시 형태에 따른 종형 열처리 장치를 개략적으로 도시하는 단면도이다. 도2는 도1에 도시한 열처리 장치에 있어서, 반응관으로부터 언로드된 웨이퍼 보트와 이동 적재 장치와의 관계를 도시하는 사시도이다. 이 열처리 장치(10)는 피처리 기판인 반도체 웨이퍼(W) 상에 CVD(Chemical Vapor Deposition)에 의해 막을 형성하기 위해 사용된다.
도1에 도시한 바와 같이, 이 열처리 장치(10)는 높이 방향(도1에 있어서, 상하 방향)으로 신장하도록 배치된 반응관(처리실)(11)을 갖는다. 반응관(11)은 상단부가 개방되는 직관형의 내관(11A)과, 상단부가 폐색되는 외관(11B)으로 이루어지는 이중관 구조를 갖는다. 외관(11B)은 내관(11A)의 주위에 통형 공간(11C)이 형성되도록 소정의 간격을 두고 동심형으로 배치된다. 내관(11A) 및 외관(11B)은, 모두 내열성 및 내식성이 우수한 재료, 예를 들어 고순도의 석영 유리에 의해 형성된다.
반응관(11) 외관(11B)의 하단부에는, 상단부에 플랜지 부분(12A)을 갖는 짧은 원통형의 매니폴드(12)가 배치된다. 플랜지 부분(12A)에는, 예를 들어 O링 등의 밀봉 수단(도시하지 않음)을 거쳐서, 외관(11B)의 하단부에 배치된 하단 플랜지 부분(111)이 접합된다. 이에 의해, 반응관(11)의 외관(11B)이 기밀하게 고정된 상태가 된다.
반응관(11)의 내관(11A)은 외관(11B)의 하단면보다 하방으로 연장되어 매니폴드(12) 내에 삽입된다. 내관(11A)의 하단부는 매니폴드(12)의 내면에 배치된 환형의 내관 지지부(14)에 의해 지지된다.
반응관(11)의 종단면에 도시한 바와 같이, 매니폴드(12)의 한쪽의 측벽에는 가스 공급 배관(15A, 15B)이 배치된다. 가스 공급 배관(15A, 15B)은 매니폴드(12)의 측벽을 기밀하게 관통하여, 내관(11A)의 내측을 상방으로 신장한다. 가스 공급 배관(15A, 15B)은 가스원부(GS)의 성막 가스원 및 불활성 가스원에 각각 접속된다.
매니폴드(12)의 다른쪽의 측벽에는, 내관(11A)과 외관(11B) 사이의 통형 공간(11C)에 연통하도록 배기관(16)이 배치된다. 배기관(16)은, 예를 들어 진공 펌프 및 압력 제어 기구를 갖는 배기부(ES)에 접속된다. 배기부(ES)에 의해, 반응관(11) 내부가 배기되는 동시에 소정의 진공 압력으로 설정된다.
반응관(11)의 하단 개구[매니폴드(12)의 개구](11D)는 원판형의 덮개 부재(20)에 의해 개폐된다. 덮개 부재(20) 상에는 다수의 웨이퍼(W)를 지지하기 위한 지지 부재로서 사용되는 웨이퍼 보트(17)가 보온통(단열 부재)(24)을 거쳐서 지지된다. 덮개 부재(20)는 보트 엘리베이터(26)에 부착된다. 보트 엘리베이터(26)를 거쳐서 덮개 부재(20)를 승강시킴으로써, 웨이퍼 보트(17)가 반응관(11)에 대해 로드/언로드된다. 즉, 웨이퍼 보트(17)는 보트 엘리베이터(26)에의해, 반응관(11) 하방의 로딩 영역 내의 이동 적재 작업 위치(도2에 도시한 위치)와, 반응관(11) 내의 위치(도1에 도시한 위치) 사이로 반송된다.
덮개 부재(20)의 바닥부에는 웨이퍼 보트(17)를 거쳐서 웨이퍼(W)를 수평면 내에서 회전시키기 위한 회전 구동 기구(23)가 배치된다. 회전 구동 기구(23)의 회전 구동축(23A)은 덮개 부재(20)를 기밀하게 관통하여, 보온통(24)의 하면에 접속된다. 웨이퍼 보트(17)는 보온통(24)에 대해 착탈 가능하지만, 회전 방향에 있어서 웨이퍼 보트(17)는 보온통(24)에 대해 고정적이 된다.
웨이퍼 보트(17)는, 예를 들어 고순도의 석영 유리에 의해 형성된다. 웨이퍼 보트(17)는 도2에 도시한 바와 같이, 예를 들어 천정판(17B), 바닥판(17C) 및 그 사이를 연결하는 복수의 지지 기둥(17A)를 갖는다. 지지 기둥(17A)에 상하 방향으로 간격을 두고 복수의 홈이 형성되고, 이들의 홈에 웨이퍼(W)의 에지가 삽입됨으로써 웨이퍼(W)가 수평으로 유지된다. 예를 들어, 웨이퍼 보트(17)에는 100 내지 150매 정도의 웨이퍼(W)가 상하 방향에 있어서 5.2 내지 20.8 ㎜의 간격(피치)으로 수평으로 지지된다.
반응관(11)의 외측에는 통형 히터(25)가 반응관(11)의 주위를 둘러싸는 상태로 배치된다. 히터(25)는 반응관(11)의 측벽을 거쳐서, 반응관(11) 내에 수용된 웨이퍼(W)를 가열한다. 히터(25)는 복수의 선형의 저항 발열체가 내면에 나사선형 또는 사행형으로 배치된 원통형의 단열재(도시하지 않음)를 갖는다. 히터(25)는 상하 방향으로 구분된 복수, 예를 들어 5개의 독립된 히터 세그먼트(251 내지 255)로 이루어진다. 이들의 히터 세그먼트(251 내지 255)에 대한 공급 전력은 히터 제어기(TC1 내지 TC5)에 의해 독립하여 제어된다. 이에 의해, 반응관(11) 내에는 상하 방향으로 구분된 복수의 가열 영역, 예를 들어 5개의 가열 영역(Z1 내지 Z5)이 형성된다.
또, 웨이퍼(W)에 대해 이루어지는 성막 처리의 처리 조건의 일례는 다음과 같다.
반도체 웨이퍼(W)의 직경 : 300 ㎜,
처리 온도 : 540 내지 620 ℃,
처리 압력 : 13 내지 170 Pa(0.1 내지 1.3 Torr).
로딩 영역으로 하강된 웨이퍼 보트(17)에 대해 액세스 가능하게 이동 적재 장치(30)가 배치된다. 이동 적재 장치(30)는 승강 및 회전 가능한 수직 회전축(31)과, 그 정상부에 고정된 가늘고 긴 직사각형의 이동 적재 헤드(32)를 갖는다. 이동 적재 헤드(32)에는, 예를 들어 1 내지 5매의 박판 포크형의 지지 아암(33)이 이동 적재 헤드(32)의 길이 방향으로 진퇴 가능하게 배치된다. 이동 적재 헤드(32)는 회전축(31)의 바닥부에 배치된 헤드 구동부(30A)에 의해 승강 및 회전 구동된다. 각 지지 아암(33)은 이동 적재 헤드(32) 상에 배치된 아암 구동부(32A)에 의해 진퇴 구동된다.
도3은 도1에 도시한 열처리 장치(10)의 제어계를 도시하는 블럭도이다. 가스원부(GS), 배기부(ES), 회전 구동 기구(23), 보트 엘리베이터(26), 히터 제어기( TC1 내지 TC5), 이동 적재 장치(30)는 CPU(5)의 제어 하에 구동된다. CPU(5)에는, 또한 피처리 기판 상의 테스트 대상막의 특성을 측정하는 측정부로서, 웨이퍼(W)에형성된 막의 막 두께 측정기(40)가 접속된다. 막 두께 측정기(40)는 이동 적재 장치(30)에 대한 티칭 조작을 행하기 위해 사용된다.
그런데, 상술한 바와 같이 이동 적재 장치의 티칭 조작이라 함은, 이미 행해진 처리로부터 얻어진 데이터를 기초로 하여 이동 적재 장치의 교육을 행하는 것이다. 여기서,「이미 행해진 처리」라 함은 테스트용의 처리라도, 실제 제품을 제조하기 위한 처리라도 좋다. 그러나, 본 명세서에서는 발명의 이해를 쉽게 하기 위해 티칭 조작 전에 행해지는 처리를 필요에 따라서, 테스트 처리로서 언급한다. 따라서, 예를 들어 제1회째 티칭 조작 전에 행해지는 처리는 제1회째 테스트 처리가 되며, 제2회째 티칭 조작 전에 행해지는 처리는 제2회째 테스트 처리가 된다.
CPU(5)는 정보 처리부(51) 및 동작 제어부(52)를 갖는다. 정보 처리부(51)는, 후술하는 티칭 조작에 관련되는 처리로서, 측정기(40)에서 측정된 막 두께의 값을 기초로 하여, 막 두께의 면내 균일성을 향상시키는 데 필요한 웨이퍼(W)의 위치 보정량을 산출한다. 제어부(52)는, 후술하는 티칭 조작에 관련하는 처리로서, 후속의 웨이퍼(W)를 성막 처리를 행하기 위해 이동 적재 장치(30)에 의해 웨이퍼 보트(17)로 이동 적재할 때, 정보 처리부(51)에서 산출된 위치 보정량을 기초로 하여 이동 적재 장치(30)의 구동부(30A, 32A)를 제어한다.
CPU(5)는 또한, 테스트 데이터 기억부(53) 및 기준 데이터 기억부(54)를 갖는다. 테스트 데이터 기억부(53)는, 후술하는 바와 같이 복수회의 테스트 처리에 걸쳐 상기 정보 처리부에 의해 얻어지는 데이터를 테스트 데이터로서 시계열로 기억한다. 기준 데이터 기억부(54)는, 후술하는 바와 같이 웨이퍼 보트(17) 상에 있어서는 웨이퍼(W)의 위치 변화량과, 이 위치 변화량에 대해 예측되는 막 두께의 변화량과의 관계를 나타내는 기준 데이터를 기억한다.
도1에 도시한 열처리 장치(10)에 있어서는, 이하에 상세하게 설명하는 바와 같이 이동 적재 장치(30)를 위한 티칭 조작이 통상 복수회 행해진다. 각 티칭 조작에 앞서서, 웨이퍼(W)에 대해 실제적으로 테스트 처리가 행해져 형성된 막(테스트 대상막)에 대해 측정기(40)에서 막 두께의 값이 측정된다. 그리고, 측정기(40)에서 측정된 막 두께를 기초로 하여, 막 두께의 면내 균일성을 향상시키는 데 필요한 웨이퍼(W)의 위치 보정량이 산출된다. 이와 같이 하여 산출된 위치 보정량을 기초로 하여, 후속의 웨이퍼(W)를 이동 적재 장치(30)에 의해 웨이퍼 보트(17)로 이동 적재할 때, 이동 적재 장치(30)가 제어된다.
다음에, 도1에 도시한 열처리 장치(10)에 있어서의 성막 처리 및 티칭 조작에 대해 상세하게 서술한다.
우선, 내부에 다수매의 반도체 웨이퍼(W)가 수용되는 수납 용기(웨이퍼 카세트)가 적절한 반송 수단(도시하지 않음)에 의해 열처리 장치(10)로 반송된다. 다음에, 이동 적재 장치(30)에 의해[이동 적재 헤드(32)의 상하 방향 및 회전 방향에 있어서의 이동 및 지지 아암(33)의 진퇴 동작에 의해] 수납 용기로부터 웨이퍼(W)가 취출된다. 취출된 웨이퍼(W)는 로딩 영역에 하강된 덮개 부재(20) 상의 웨이퍼 보트(17)에 대해, 이동 적재 장치(30)에 의해 차례로 이동 적재된다.
웨이퍼 보트(17)에 있어서의 웨이퍼 지지 레벨의 각각에 있어서, 웨이퍼(W)가 이동 적재되는 적재 위치는, 예를 들어 웨이퍼(W)의 기하 중심이 회전 구동 기구(23)에 의해 회전 구동되는 웨이퍼 보트(17)의 회전 중심과 일치하는 상태가 되는 위치이다. 또한, 웨이퍼 보트(17)에 있어서의 최상부 및 최하부의 지지 레벨에는, 예를 들어 모의적인 반도체 웨이퍼(더미 웨이퍼)가 적재된다.
승강 기구에 의해 덮개 부재(20)가 상부 방향으로 구동되어 웨이퍼 보트(17)가 하단 개구(11D)로부터 반응관(11) 내에 로드되는 동시에, 덮개 부재(20)에 의해 반응관(11)의 하단 개구(11D)가 기밀하게 폐색된다. 다음에, 배기부(ES)가 작동되어 반응관(11) 내부가 소정의 압력으로 감압된다. 또한, 통형 히터(25)가 작동되어 반응관(11)에 있어서의 각각의 가열 영역(Z1 내지 Z5)이 웨이퍼(W)가 처리되어야 할 목표 온도로 가열된다. 이 상태에 있어서, 가스 공급 배관(15A)으로부터 반응관(11) 내에 적절한 성막용 가스가 도입됨으로써, 웨이퍼(W)에 대해 성막 처리가 행해진다.
성막된 웨이퍼(W)가 그 표면에 있어서의 막의 면내 균일성이 낮은 것인 경우, 웨이퍼 보트(17)에 있어서의 웨이퍼(W)의 설정 적재 위치[이동 적재 장치(30)에 설정된 피처리 기판의 적재 위치]를 적절화하는 티칭 조작이 필요해진다. 티칭 조작을 행하기 위해 도1에 도시한 열처리 장치에서는, 예를 들어 이하에 나타낸 ① 내지 ③의 공정이 행해진다.
① 막 두께의 분포 정보를 취득하는 공정 : 웨이퍼 보트(17)의 각각의 지지 레벨에 있어서의 설정 적재 위치에 웨이퍼(W)를 적재한 상태에 있어서 성막 처리가 실시된다(테스트 처리). 성막 처리에 의해 웨이퍼(W)의 표면에 형성된 막의 특성인 막 두께가 측정되어 막 두께의 분포 정보가 취득된다.
② 위치 보정 정보를 취득하는 공정 : 막 두께의 분포 정보로부터, 웨이퍼(W)의 표면에 있어서의 성막 상태가 평가된다. 예를 들어, 막 두께가 최소 또는 최대가 되는 부위가 산출되고, 상기 부위의 웨이퍼(W)에 있어서의 좌표 위치가 막 형성 중심(처리 중심)으로서 선정된다. 그리고, 웨이퍼(W)의 기하 중심에 대한 막 형성 중심의 편심 정보를 기초로 하여, 지지 레벨에 있어서의 설정 적재 위치를 보정해야 할 위치 보정 정보가 취득된다.
③ 이동 적재 장치(30)의 동작을 제어하는 공정 : 다음 웨이퍼(W)를 웨이퍼 보트(17)에 이동 적재할 때, 위치 보정 정보에 의해 보정된 후의 목표 적재 위치에 웨이퍼(W)가 이동 적재되도록 이동 적재 장치(30)의 동작이 제어된다.
구체적으로는, 예를 들어 실제적으로 성막 처리가 행해진 웨이퍼(W)에 대해, 그 면 내의 임의의 측정 라인 상에 있어서는 복수 부위에 있어서 막 두께의 측정이 행해진다. 각각의 측정 부위에 있어서 얻어진 실측 막 두께 데이터는, 각각의 측정 부위의 웨이퍼(W)에 있어서의 좌표 위치와 관련된다. 다음에, 모든 실측 막 두께 데이터에 있어서의 관계를 만족하는, 보편적인 관계를 갖는 곡면을 근사함으로써, 막 특성의 분포 정보로서의 웨이퍼(W)에 있어서의 면 내의 막 두께 분포가 취득된다. 이와 같이 하여 취득되는 막 두께 분포는, 예를 들어 대략 동심원형이며, 막 두께 분포에 있어서의 막 형성 중심에 대해 대칭성이 높은 것이 된다.
또, 여기서, 상술한「보편적인 관계를 갖는 곡면을 근사함」이라 함은, 이하와 같은 정보 처리를 의미한다.
우선, 이 근사에 있어서「모든 실측 데이터」라 함은, 2개의 측정점 사이의특성을 계산할 때, 이 2개의 측정점 이외의 측정점 데이터가 포함하는 것도 의미한다. 예를 들어, 막 두께이면, 측정점 데이터라 함은, 막 두께 및 좌표 데이터라 하게 된다.
도4a 및 도4b는 보편적인 관계를 갖는 곡면을 근사하는 방법을 설명하기 위한 도면이다. 도4a 및 도4b에 있어서, 횡축은 좌표 위치(Pc), 종축은 막 두께(Th)를 나타낸다. 도4a에 도시한 바와 같이, 2개의 측정점(Pc1, Pc2) 사이의 막 두께를 2개의 측정점(Pc1, Pc2)의 데이터를 이용하여 보간에 의해 산출하려고 한 경우, 그 최소치는 명확하지 않다. 한편, 도4b에 도시한 바와 같이 또한 2개의 측정점(Pc1, Pc2) 전후의 측정점(Pc3, Pc4)의 데이터를 더 참조함으로써, 도4a에서는 얻어지지 않은 2개의 측정점(Pc1, Pc2) 사이의 막 두께의 최소치에 근사한 값을 보간에 의해 산출할 수 있다. 「보편적인 관계를 갖는 곡면을 근사함」이라 함은, 이러한 처리를 의미한다.
단, 실제적으로는 모든 실측 데이터를 사용하여 측정점과 측정점 사이를 보간하는 것은 아니다. 컴퓨터 그래픽 등으로 사용되고 있는 화상 보간법 중에서 가장 일반적인 바이큐빅법(bi-cubic convolution)의 경우, 주위 16개의 막 두께 데이터로부터 3차 함수를 이용하여 X, Y 좌표와 함께 보간한다. 이러한 보간을 행하기 위한 소프트웨어는 이미 시판되어 있다.
막 두께 분포를 얻기 위한 막 두께의 측정 부위 및 그 수는, 특별히 제한되는 것이 아니며, 막 두께 분포의 정밀도 혹은 시간적 효율을 고려하여 목적에 따라서 적절하게 선택할 수 있다. 도5는 웨이퍼(W)에 있어서의 막 두께의 측정 부위의일례를 도시하는 도면이다.
도5에 있어서는, 측정 부위는 웨이퍼(W)의 기하 중심(C1)에 대해 동심형으로 또한 등간격으로 배치된 복수, 예를 들어 3개의 원형 측정 라인(L1, L2, L3) 상에서 선택된다. 또한, 측정 부위는 측정 라인(L1, L2, L3) 상에 있어서 웨이퍼(W)의 기하 중심(C1)을 중심으로 하여 등각도 간격으로 배치된다. 구체적으로는, 예를 들어 웨이퍼(W)의 기하 중심(C1), 측정 라인(L1) 상에 8 부위, 측정 라인(L2) 상에 16 부위 및 측정 라인 (L3) 상에 24 부위의 합계 49 부위에 있어서 막 두께의 측정이 행해진다. 웨이퍼(W)의 외주연측에 선정되는 측정 라인(L3) 상의 측정 부위의 각각은, 웨이퍼(W)의 외주연보다 예를 들어, 3 ㎜ 정도 내방에 위치하는 것이 바람직하다.
웨이퍼(W)에 있어서의 좌표 위치는, 예를 들어 「X축」 및「Y축」에 의해 규정된다. 「Y축」은 이동 적재 장치(30)의 지지 아암(33)이 웨이퍼 보트(17)의 회전 중심축을 향하여 진퇴 동작할 때, 지지 아암(33)의 진퇴 방향(도5에 있어서는 상하 방향)에 따른 축이다. 「X축」은 웨이퍼(W)의 면 내에 있어서「Y축」과 직교하는 방향(도5에 있어서는 좌우 방향)에 따른 축이다.
상술한 바와 같이, 모든 실측 막 두께 데이터 및 예측 막 두께 데이터에 있어서의 관계를 만족하도록 막 두께 분포를 취득하는 것이 바람직하다. 이로 인해, CPU(5)의 정보 처리부(51)에 있어서, 부여된 측정 데이터(X 좌표, Y 좌표, 막 두께)로부터 2원 데이터 보간이 행해진다. 이 보간 방법에는 선형 보간 방법, 최소 제곱법, 큐빅 보간 방법 등이 있다.
보간된 데이터로부터 최소 또는 최대 막 두께가 발견되어 그 좌표가 중심 좌표가 된다. 또, 이 곡면을 수식 표현하고 미분을 행하여 극소치 또는 극대치를 구함으로써 좌표를 알 수도 있다. 단, 계산기를 사용하여 최소치 또는 최대치를 구하는 경우, 보트의 지지 기둥 근방 등, 외란에 의해 막 두께가 변화되어 있는 부위의 측정 데이터는 미리 제거하거나 혹은 최소치 또는 최대치에 선택하지 않는 등의 조건을 설정할 필요가 있다.
구체적으로는, 예를 들어 최소 제곱법에 의해, 각각의 측정 라인(L1 내지 L3) 상에 있어서는 서로 인접하는 측정 부위 사이에 위치하는 예측 부위에 있어서의 막 두께 데이터가 보간되고, 실측 데이터에 있어서의 관계를 만족하는 예측 막 두께 데이터가 형성된다. 그리고, 모든 실측 막 두께 데이터 및 예측 막 두께 데이터에 있어서의 관계를 만족하는 막 두께 분포가 취득된다. 이에 의해, 웨이퍼(W)에 있어서의 면 내의 막 두께 분포를 보다 높은 신뢰성으로 취득할 수 있다. 따라서, 웨이퍼 보트(17)에 있어서의 설정 적재 위치를 보정해야 할 위치 보정량을 높은 신뢰성으로 설정할 수 있다. 또한, 실제적으로 막 두께 측정을 해야 할 측정 부위의 수가 적어도 좋으므로, 시간적인 효율을 향상시킬 수 있다.
도6은 반도체 웨이퍼 상의 성막 상태(막 두께 분포)를 도시하는 설명도이다. 취득된 막 두께 분포에 있어서의 경향이, 구체적으로는 웨이퍼(W)에 있어서의 중심부가 주변부보다 막 두께가 두꺼운 경우가「볼록형」, 주변부가 중심부보다 막 두께가 두꺼운 경우가「오목형」이라 인식된다. 도6에 도시한 바와 같이, 상기 막 두께 분포에 있어서의 막 두께가 최소 또는 최대가 되는 웨이퍼(W) 상의 좌표위치(이하,「특정 좌표 위치」라 함)가 상기 막 두께 분포에 있어서의 막 형성 중심(처리 중심)(C2)으로서 선정된다. 그리고, 웨이퍼(W)의 기하 중심(C1)에 대한 특정 좌표 위치(C2)의 X축 방향의 어긋남량(Dx) 및 Y축 방향의 어긋남량(Dy)이 구해진다. 이렇게 하여 얻어진 어긋남량(Dx, Dy)을 기초로 하여, 웨이퍼 보트(17)에 있어서의 설정 적재 위치를 보정해야 할 위치 보정량이 산출된다.
「특정 좌표 위치(C2)」를 선정하는 데 있어서, 막 두께가 최대 또는 최소가 되는 좌표 위치가 복수개의 존재하는 경우가 있다. 이 경우, 막 두께가 소정의 범위 내에 있는 대략 원형상의 등막 두께선의 중심 위치를 특정 좌표 위치로서 선정하면 좋다.
이와 같이 하여 얻어진, X축 방향 및 Y축 방향의 각각에 대한 위치 보정량에 의해, 웨이퍼 보트(17)의 지지 레벨에 있어서의 설정 적재 위치를 보정하여 새로운 목표 적재 위치가 설정된다. 동일한 성막 처리를 받는 다음 웨이퍼(W)를 웨이퍼 보트(17)에 이동 적재할 때, 위치 보정 정보에 의해 보정된 후의 목표 적재 위치에 웨이퍼(W)가 이동 적재되도록 이동 적재 장치(30)의 동작이 제어된다. 구체적으로는, 이동 적재 장치(30)에 있어서의 이동 적재 헤드(32)의 회전 방향에 대한 동작량 및 지지 아암(33)의 진퇴 방향에 대한 동작량이 제어된다.
예를 들어, 제1회째 테스트 처리에 있어서, 특정 좌표 위치(C2)에 있어서의 X축 방향의 어긋남량(Dx) 및 Y축 방향의 어긋남량(Dy)이 얻어졌다고 한다. 이 경우, 제1회째 티칭 조작에서 사용되는 설정 적재 위치를 보정해야 할 위치 보정량은, 어긋남량(Dx, Dy)과 동일한 크기로 설정된다. 그리고, 제1회째 티칭 조작으로설정된 조건을 기초로 하여 제2회째 테스트 처리가 행해진다. 다음에, 제2회째 테스트 처리 결과를 이용하여 새로운 위치 보정량이 산출되어, 제2회째 티칭 조작이 행해진다.
왜냐하면, 특정 좌표 위치(C2)의 어긋남량과 동일한 크기의 위치 보정량에 의해 설정 적재 위치를 보정한 경우라도, 실제적으로는 그 어긋남량이 실질적으로 영이 되지 않는 경우가 많기 때문이다. 이로 인해, 이상과 같은 테스트 처리(전술한 바와 같이, 실제 제품을 제조하기 위한 처리라도 좋음) 및 티칭 조작은 실제상, 예를 들어 3 내지 4회 정도 반복하여 행해져, 이동 적재 장치(30)의 동작이 피드백 제어된다.
제n회째 테스트 처리에 있어서의, X축 방향 및 Y축 방향의 위치 보정량[즉 제(n-1)회째 티칭 조작에서 사용되는 위치 보정량]은, 제(n-1)회째 테스트 처리에 있어서 사용된 위치 보정량 및 취득된 어긋남량과, 제(n-2)회째 테스트 처리에 있어서 사용된 위치 보정량 및 취득된 어긋남량과의 관계를 고려하여 설정된다. 구체적으로는, 예를 들어 하기 2개의 식 (1), 식 (2)에 의해 설정할 수 있다.
여기서, Txn, Txn-1및 Txn-2는 제n회째, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 X축 방향의 위치 보정량을 나타낸다. Dxn-1및 Dxn-2는 제(n-1)회째및 제(n-2)회째 테스트 처리에서 얻어진 X축 방향의 어긋남량을 나타낸다. Tyn, Tyn-1및 Tyn-2는 제n회째, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 X축 방향과 직교하는 Y축 방향의 위치 보정량을 나타낸다. Dyn-1및 Dyn-2는 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 얻어진 Y축 방향의 어긋남량을 나타낸다.
또, 상기 식 (1), 식 (2) 대신에, 하기의 식 (1 m), 식 (2 m)를 사용할 수도 있다.
여기서, Dx1및 Dy1은 제1회째 테스트 처리에서 얻어진 X축 방향 및 Y축 방향의 어긋남량을 나타낸다.
다음에, 상기 식 (1), 식 (2)에 대해, 구체적인 수치예를 이용하여 설명한다. 여기서, 웨이퍼(W)의 기하 중심(C1)의 좌표 위치를 (x, y) = (O ㎜, O ㎜)로 한다.
예를 들어, 제1회째 테스트 처리에서는 이동 적재 장치(30)에 의해 최초의 설정 적재 위치에 웨이퍼(W)를 적재하여 성막 처리가 행해진다. 따라서, 여기서는, X축 및 Y축 방향의 위치 보정량으로서, (Tx1, Ty1) = (0 ㎜, 0 ㎜)가 사용된다. 이 성막의 결과, 웨이퍼(W) 상에 형성된 막의 막 두께로부터 동일하게 정해진 막 형성 중심(처리 중심)의, 웨이퍼(W)의 기하 중심(C1)에 대한 X축 및 Y축 방향 어긋남량으로서, 예를 들어 (Dx1, Dy1) = (5 ㎜, 5 ㎜)가 얻어진다.
이 경우, 제1회째 티칭 조작에서는 제1회째 테스트 처리 결과로부터, X축 및 Y축 방향의 위치 보정량으로서,(Tx2, Ty2) = (-5 ㎜, -5 ㎜)가 사용된다. 그리고, 이 제1회째 티칭 조작에 의한 설정을 기초로 하여 제2회째 테스트 처리가 행해진다. 이 성막의 결과, 웨이퍼(W) 상에 형성된 막의 막 두께로부터 동일하게 정해진 막 형성 중심(처리 중심)의, 웨이퍼(W)의 기하 중심(C1)에 및 Y축 방향 어긋남량으로서, 예를 들어 (Dx2, Dy2) = (1 ㎜, 1 ㎜)가 얻어진다.
이 경우, 제2회째 티칭 조작에서는 제1회째 및 제2회째 테스트 처리 결과로부터, X축 및 Y축 방향의 위치 보정량이 식 (1), 식 (2)를 기초로 하여 하기의 태양으로 산출된다. 그리고, 본 제2회째 티칭 조작에 의한 설정을 기초로 하여 제3 회째 테스트 처리가 행해진다. 또, 전술한 바와 같이 제1 내지 제3 회째 테스트 처리는 실제적인 제품을 제조하기 위한 처리라도 좋다.
Tx3= -5 - 1/[{5 - 1}/{0 - (-5)}] = -6.25
Ty3= -5 - 1/[{5 - 1}/{0 - (-5)}] = -6.25
하기의 표 1은 이 구체예에서 얻어지는 X축 방향의 데이터를 나타낸다. Y축 방향의 데이터도 마찬가지인 수치가 된다. 표 1 중,「N」은 테스트 처리 순서, 「Tx」는 그 회의 테스트 처리에서 사용한 X축 방향의 위치 보정량, Dx는 그 회의 테스트 처리에서 얻어진 X축 방향의 어긋남량을 나타낸다.
[표 1]
N Tx( ㎜) Dx( ㎜)
1 0 5
2 -5 1
3 -6.25 ?
이상과 같은 테스트 처리 및 티칭 조작은 반응관(11) 내의 가열 영역(Z1 내지 Z5)의 각각에 대해 행해진다. 예를 들어, 웨이퍼 보트(17)의 지지 레벨로부터, 가열 영역(Z1 내지 Z5)의 각각에 대응하여 하나씩 레벨을 선택하여 선택한 지지 레벨에 대해, 상술한 바와 같이 테스트 처리 및 티칭 조작이 행해진다. 이에 의해, 웨이퍼 보트(17)에 대한 모든 웨이퍼(W)의 편심이 실질상 해소된 상태, 즉 웨이퍼(W)가 각각의 지지 레벨에 있어서의 가장 적절한 적재 위치에 유지된 상태에 있어서, 성막 처리를 행하는 것이 가능해진다.
또, 상기 식 (1), 식 (2)는 이동 평균법을 적용하여 변경할 수 있다. 식 (1), 식 (2)의 분모는 과거 2회분의 테스트 처리에 있어서의 어긋남량과 위치 보정량으로부터 계산된「단위 위치 보정량당의 어긋남량의 변화」를 이득(gain)으로 나타낸다. 이동 평균법은 이득을 계산하기 위해 과거의 테스트 처리의 이득 전부와, 새롭게 계산된 이득의 총합 평균치를 이득으로서 사용하는 방법이다. 이 방법을 사용함으로써, 외란에 의한 이득 변동의 영향을 저감하는 것이 가능해진다.
또한, 이동 평균법 대신에 무게 평균법을 적용할 수 있다. 이동 평균법의 경우, 과거의 이득과 현재의 이득 비율이 마찬가지로 취급된다. 그러나, 현실적으로는 너무 과거의 이득을 이용하는 것은 바람직하지 못하다. 즉, 편심량이 큰 단계에서 계산된 이득은 조잡한 것이며, 신뢰성이 부족하다. 이 문제를 해결하기 위해, 무게 평균법을 이용할 수 있다. 이 경우, 평균을 산출하는 데 있어서, 과거의 이득 비율을 작게 하고, 현재의 이득 비율을 다소 많게 한다.
상술한 티칭 조작에 있어서는, 실제적으로 성막 처리가 이루어진 웨이퍼(W)에 대해, 그 면 내에 있어서는 막 두께의 분포 정보를 취득하여, 웨이퍼(W)의 기하 중심(C1)에 대한 막 두께 분포에 있어서의 특정 좌표 위치(C2)(막 형성 중심)의 어긋남량을 구한다. 그리고, 이 어긋남량으로부터 웨이퍼 보트(17)에 대한 웨이퍼(W)의 적재 위치를 보정해야 할 위치 보정량을 산출한다. 그러나, 이 방법 대신에 웨이퍼(W) 주변부의 복수 부위에 있어서 막 두께의 측정을 행하고 실측 막 두께 데이터를 기초로 하여, 측정 부위에 있어서 형성되어야 할 막 두께가 허용 범위 내에서 일치하도록, 웨이퍼(W)의 적재 위치를 보정해야 할 위치 보정량을 산출하는 하기의 제2 방법을 채용할 수 있다.
구체적으로는, 예를 들어 도5에 도시한 웨이퍼(W)의 측정 라인(L3) 상에 있어서, 웨이퍼(W)의 기하 중심(C1)에 대해 대칭으로 위치하는 A점, D점 및 B점, E점의 4부위에 있어서 막 두께의 측정이 행해진다. 각각의 측정 부위 A, B, D, E에 있어서 얻어진 실측 막 두께 데이터는, 각각의 측정 부위 A, B, D, E의 웨이퍼(W)에 있어서의 좌표 위치와 관련된다.
다음에, 측정 부위 A 및 측정 부위 D에 있어서의 막 두께가 비교되고, 이들 막 두께가 일치하도록 설정 적재 위치를 보정해야 할 X축 방향의 위치 보정량이 구해진다. 마찬가지로, 측정 부위 B 및 측정 부위 E에 있어서의 막 두께가 비교되고, 이들 막 두께가 일치하도록 설정 적재 위치를 보정해야 할 Y축 방향의 위치 보정량이 구해진다.
막 두께의 측정은 측정 라인(L3) 상의 또한 다수의 위치에 있어서 행할 수 있다. 또한, 웨이퍼(W)의 기하 중심(C1)과 측정 라인(L3) 사이에 위치하는 측정 라인, 예를 들어 측정 라인(L1) 또는 측정 라인(L2) 상에 있어서도 마찬가지로 하여 막 두께의 측정을 행할 수도 있다. 이 경우, 실측 막 두께 데이터의 수가 많아지므로, 웨이퍼(W)에 있어서의 면 내의 막 두께 분포를 보다 높은 신뢰성으로 취득할 수 있다. 이에 의해, 웨이퍼 보트(17)에 있어서의 설정 적재 위치를 보정해야 할 위치 보정량을 높은 신뢰성으로 설정할 수 있다.
본 제2 방법의 경우, 기본적으로는 주변부 혹은 에지 근방부의 막 두께가 균등해지도록, 위치 보정량이 산출된다. 균일성이 양호한 막의 면 내 막 두께 분포는 동심원형이다. 이러한 이상적인 막을 상정하여 상술한 4개의 측정 부위 A, B, D, E를 기초로 하는 위치 보정량의 산출 방법을 이하에 설명한다.
제1회째 테스트 처리에 있어서의 초기 위치를 (x1, y1), 제2회째 테스트 처리의 위치를 (x2, y2), 막 두께의 측정 부위 A, B, D, E의 좌표를 A(x, y) = (150, 0), B(x, y) = (0, 150), D(x, y) = (-150, O), E(x, y) = (0,-150)이라 한다. 또한, 제1회째 테스트 처리에서 얻어진 막 두께를 (A1, B1, D1, E1), 제2회째 테스트 처리에서 얻어진 막 두께를 (A2, B2, D2, E2)라 한다.
이 경우, 단위 거리 이동하였을 때의 막 두께 변동율[Sensitivity(S)]은, Sensitivity(S) = (A2 - A1)/(X2 - X1)로 나타낸다. X축 방향에 있어서, 측정 부위(A, D)는 대칭이기 때문에, 이상적인 막 두께에 있어서의 측정 부위(A, D)의 평균(Iac)은 Iac = (A1 + D1)/2가 된다. 또한, Iac와 A1과의 차 ΔA는 ΔA = A1 - (A1 + D1)/2가 된다. 따라서, Iac에 보정하기 위한 X축 방향의 위치 보정량(ΔX)은 하기의 식 (3)에서 얻어지게 된다. 또한, 제3 회째 테스트 처리에서 사용하는 X축 방향의 목표 적재 위치 X3은 X3 = X2 + ΔX가 된다.
ΔX = ΔA/Sensitivity(S)…(3)
이와 같이 하여 얻어진 X축 방향 및 Y축 방향의 각각에 대한 위치 보정량에 의해, 웨이퍼 보트(17)의 지지 레벨에 있어서의 설정 적재 위치를 보정하여 새로운 목표 적재 위치가 설정된다. 동일한 성막 처리를 받는 다음 웨이퍼(W)를 웨이퍼 보트(17)에 이동 적재할 때, 위치 보정 정보에 의해 보정된 후의 목표 적재 위치에 웨이퍼(W)가 이동 적재되도록 이동 적재 장치(30)의 동작이 제어된다. 구체적으로는, 이동 적재 장치(30)에 있어서의 이동 적재 헤드(32)의 회전 방향에 대한 동작량 및 지지 아암(33)의 진퇴 방향에 대한 동작량이 제어된다.
본 제2 방법의 경우, 기준 적재 위치를 보정해야 할 위치 보정량을 산출하기 위해, 예를 들어 제1회째 티칭 조작(제2회째 테스트 처리)에 있어서, 위치 보정량에 대해 예측되는 막 두께의 변화량의 비율(이하,「예측 이득」이라 함)에 대한 데이터가 필요해진다. 이 예측 이득을 기초로 하여, 막 두께가 비교되어야 할 측정 부위의 각각에 있어서의 막 두께의 차이를 고려하여 위치 보정량이 설정된다. 전술한 바와 같이, 위치 보정량에 대해 일정한 막 두께의 변화량이 확실하게 보상된다고는 한정되지 않는다. 따라서, 예측 이득은 어떤 크기의 위치 보정량에 대해서는, 어느 정도의 크기의 막 두께의 변화량이 기대된다는 처리 조건 등에 의한 경험적인 예측을 기초로 하여 설정된다.
예를 들어, 동일한 처리 장치를 사용한 과거의 실험으로부터, 웨이퍼 보트(17) 상에 있어서의 웨이퍼(W)의 위치 변화량과, 이 위치 변화량에 대해 예측되는 막 두께의 변화량과의 관계를 나타내는 기준 데이터를 작성한다. 그리고, 이 데이터를 제2 방법을 실시하는 데 앞서서, CPU(5)에 입력해 둔다. 이로 인해, CPU(5)는 기준 데이터를 기억하는 기준 데이터 기억부(54)를 갖는다(도3 참조).
제2회째 이후의 티칭 조작에 있어서는, 직전에 실시된 테스트 처리에 있어서의 실제 위치 보정량 및 막 두께의 변화량보다 실측 이득(새로운 기준 데이터)을 구하고, 이 실측 이득을 기초로 하여 위치 보정량이 설정된다. 이 실측 이득은, 예를 들어 동일한 처리 조건으로 처리를 행하는 경우에, 티칭 조작을 실시할 때마다 갱신되도록 설정할 수 있다.
상기 구성의 열처리 장치에 있어서는, 실제적으로 실행된 테스트 처리 및 티칭 조작에 대한 이력 정보를 처리 조건과 함께 제어 장치에 기억시킨다. 여기서, 이력 정보라 함은, 예를 들어 위치 보정량에 대한 어긋남량의 변화 정도 혹은 막 두께의 변화 정도(이득) 등이다. 또한, 처리 조건이라 함은, 예를 들어 처리 온도 및 목적으로 하는 막 두께, 처리용 가스의 종류 혹은 그 밖의 조건이다. 그리고, 기억되는 이력 정보에 있어서의 처리 조건과 동일한 처리 조건이 사용되는 경우에, 이 이력 정보를 기초로 하여 티칭 조작을 실행하는, 소위 학습 제어가 행해진다. 이에 의해, 예를 들어 열처리 장치의 보수 후 등, 기억된 이력 정보와 동일 처리 조건이 사용되는 경우에, 티칭 조작에 요하는 시간을 단축할 수 있어 높은 작업 효율로 소정의 열처리를 행할 수 있다.
기억되어야 할 테스트 처리 및 티칭 조작에 대한 이력 정보는, 한 번의 조작마다 최신 정보로 갱신되어 기억시켜도 좋다. 또한, 웨이퍼의 적재 위치가 적절화되기까지의 일련의 정보를 기억시켜도 좋다. 또한, 위치 보정량에 대한 어긋남량의 변화 정도 혹은 막 두께의 변화 정도(이득) 등의 이력 정보는, 처리 조건 등에 의해 다르다. 따라서, 처리 조건에 따른 이력 정보를 취득하여 이들을 처리 조건과 함께 제어 장치에 별개로 기억시켜 두는 것, 즉 데이터 베이스화해 둘 수 있다. 이 경우, 웨이퍼에 대해 행해져야 할 열처리의 처리 조건에 따라서 이력 정보를 적절하게 선택함으로써, 웨이퍼 보트(17)에 대한 웨이퍼(W)의 적재 위치를 높은 작업 효율로 적절화할 수 있다.
이상과 같은 이동 적재 장치의 제어 방법에 따르면, 이동 적재 장치(30)의 동작이 실제적으로 웨이퍼(W)에 대해 행해진 성막 처리에 대한 성막 결과에 따라 피드백 제어된다. 이에 의해, 형성되어야 할 막의 막 두께 분포에 있어서의 특정 좌표 위치(막 형성 중심)(C2)의 웨이퍼(W)의 기하 중심(C1)에 대한 어긋남량이 확실하게 일정 이하의 작은 것이 된다. 그 결과, 웨이퍼(W)에 대한 열처리의 편심이 실질상 해소될 수 있는 상태로 웨이퍼 보트(17)에 보유 지지시킬 수 있다.
또한, 상기와 같은 티칭 조작을 행함으로써, 어긋남량을 확실하게 작게 할 수 있다. 이로 인해, 웨이퍼 보트(17)에 대한 웨이퍼(W)의 적재 위치가 적절화된 상태를 실현하기 위해 요하는 시간을 단축하는 것, 즉 테스트 처리 및 티칭 조작의 실행 횟수를 감할 수 있고, 따라서 높은 작업 효율이 얻어진다.
상술한 열처리 장치를 이용한 열처리 방법에 따르면, 웨이퍼(W)에 대한 소기의 열처리를 웨이퍼(W)의 면 내에 있어서 높은 균일성으로 행할 수 있다. 게다가, 처리 가스가 각각의 웨이퍼(W)의 주위에서 실질상 균일하게 공급되므로, 처리 가스의 농도차에 기인하는 막의 균일성의 정도를 작게 할 수 있다.
또, 상술한 열처리 장치에 있어서는, 또한 이하와 같은 태양으로 가열 수단의 동작을 제어함으로써, 처리의 면내 균일성을 보다 높일 수 있다.
도7은 성막 처리(테스트 처리도 포함함)에 있어서 실행되는 반응관의 온도 제어에 있어서의 온도 레시피(온도 프로파일)의 일례를 나타내는 도면이다.
도7에 나타낸 바와 같이, 미리 소정의 온도 T0[℃]로 가열된 반응관(11) 내에 웨이퍼 보트(17)가 반입된다. 다음에, 반응관(11) 내의 각 가열 영역(Z1 내지 Z5)의 온도가 각각 통형 히터(25)에 의해 소정의 처리 온도 TA[℃]까지 가열된다. 여기서, 웨이퍼(W)의 온도가 거의 일정하게 유지되도록 미리 설정된 온도 프로파일을 기초로 하여 통형 히터(25)의 동작 상태가 제어된다. 그 후, 예를 들어 예비 가열 상태에 있어서의 온도 T0[℃]까지 승온된다. 처리 가스, 예를 들어 성막용 가스는 웨이퍼(W)의 온도가 거의 일정하게 유지되는 상태에 있어서 도입된다. 또, 각각의 가열 영역(Z1 내지 Z5)에 있어서는 모두 같은 온도 제어가 행해져도, 서로 다른 온도로 독립하여 온도 제어가 행해져도 좋다.
도8은 성막 처리(테스트 처리도 포함함)에 있어서 실행되는 반응관의 온도 제어에 있어서의 온도 레시피(온도 프로파일)의 다른 예를 나타내는 도면이다.
도8에 나타낸 바와 같이, 미리 소정의 온도 T0[℃]로 가열된 반응관(11) 내에 웨이퍼 보트(17)가 반입된다. 다음에, 반응관(11) 내의 각 가열 영역(Z1 내지 Z5)의 온도가 각각 통형 히터(25)에 의해, 일단 제1 처리 온도(T1)[℃]까지 가열된다. 그 후, 제1 처리 온도(T1)와, 제1 처리 온도(T1)보다도 낮은 제2 처리 온도(T2) 사이의 온도 범위에서, 승온과 강온(降溫)을 반복하도록 온도 제어(이하,「업다운 온도 제어」라고도 함)가 이루어진다.
도8에 나타낸 온도 레시피의 경우, 성막용 가스는 각각의 가열 영역(Z1 내지 Z5)의 온도가 제1 처리 온도(T1)로부터 제2 처리 온도(T2)로 이행되는 강온시에 있어서 도입된다. 한편, 가열 영역의 온도가 제2 처리 온도(T2)로부터 제1 처리 온도(T1)로 이행되는 승온시에 있어서 성막용 가스의 도입이 정지된다.
업다운 온도 제어가 행해지는 경우에 있어서는, 제1 처리 온도(T1)로부터 제2 처리 온도(T2)로 이행될 때의 승온 속도는, 예를 들어 0.5 내지 1 ℃/분인 것이 바람직하다. 제2 처리 온도(T2)로부터 제1 처리 온도(T1)로 이행될 때의 강온 속도는, 예를 들어 3 내지 8 ℃/분인 것이 바람직하다. 단, 이들 승온 속도 및 강온 속도는 처리 조건에 의해 다르다.
이상과 같이 하여 온도 제어로 성막 처리가 행해진 웨이퍼(W)에 대해, 상기와 같은 티칭 조작이 행해진다. 이에 의해, 티칭 조작에 의한 웨이퍼에 대한 면내 균일성의 향상 효과에다가, 웨이퍼에 대해 온도 제어를 행함에 따른 면내 균일성의 향상 효과가 발휘된다. 이로 인해, 보다 한층 높은 면내 균일성을 얻을 수 있다. 특히, 업다운 온도 제어의 처리 조건으로 처리된 웨이퍼에 대해서는 더 높은 면내 균일성을 얻을 수 있다. 이 이유는, 다음과 같은 것이라고 생각된다.
도1에 도시한 반응관(11) 내의 웨이퍼(W)에 있어서는 주변부쪽이 중앙부보다도 급속히 승온 및 강온되는 온도 특성을 도시한다. 이로 인해, 반응관(11)에 있어서의 각각의 가열 영역(Z1 내지 Z5)을 일단 제1 처리 온도(T1)까지 가열한 후, 제2 처리 온도(T2)로 이행시킴으로써, 강온시에 있어서는 웨이퍼(W)의 중앙부쪽이 주변부보다 온도가 높은 상태가 된다. 한편, 반응관(11) 내에서는 웨이퍼(W)의 주변부쪽이 중앙부보다 성막용 가스의 가스 농도가 높은 상태가 된다. 따라서, 웨이퍼(W)의 중앙부 및 주변부에 있어서의 온도차 및 가스 농도차에 기인하는 막 두께의 변화량이 서로 상쇄된다. 이로 인해, 웨이퍼(W)의 면 내에 있어서 실질적으로 균일하게 성막된다고 생각된다.
<실험>
도1의 열처리 장치에 있어서, 이하의 3개의 조건을 사용한 경우의 각각에 대해, 반도체 웨이퍼에 대해 성막 처리를 행하여 그 성막 상태를 조사하였다. ① 티칭 조작을 행하지 않은 경우, ② 상기의 티칭 조작 중 어느 하나를 행한 경우, ③ 상기의 티칭 조작 중 어느 하나를 행하고, 또한 성막 처리시에 업다운 온도 제어를 행한 경우이다.
그 결과, 웨이퍼의 티칭 조작을 행하는 일 없이 성막된 웨이퍼에 있어서는, 목적으로 하는 막 두께에 대해 ±5 ％의 범위(허용 폭)의 면내 균일성이 얻어졌다. 한편, 티칭 조작을 거쳐 성막된 웨이퍼에 있어서는, ±3 ％ 이하의 범위의 면내 균일성이 얻어졌다. 또한, 티칭 조작에 있어서, 업다운 온도 제어가 행해지도록 제어된 처리 조건으로 성막된 웨이퍼에 있어서는, ±1 ％ 이하의 범위의 면내 균일성이 얻어졌다.
이 실험의 티칭 조작에 관한 구체적인 조건 및 경과는 하기와 같다.
웨이퍼 직경이 300 ㎜의 반도체 웨이퍼를 티칭 조작을 실행하는 일 없이, 웨이퍼 보트의 지지 레벨에 있어서의 설정 적재 위치에 유지시킨 상태에 있어서 성막 처리를 행하였다. 그 결과, 웨이퍼의 표면에 있어서의 성막 상태는 목적으로 하는 막 두께에 대해 ±5 ％의 막 두께 범위였다.
다음에, 제1회째 티칭 조작을 거친 후, 성막 처리를 행하였다. 그 결과, 웨이퍼의 표면에 있어서의 성막 상태를 목적으로 하는 막 두께에 대해 ±4 ％의 범위로 할 수 있었다. 다음에, 또한 2회째의 티칭 조작을 거친 후, 성막 처리를 행하였다. 그 결과, 웨이퍼의 표면에 있어서의 성막 상태를 목적으로 하는 막 두께에 대해 ±3.5 ％의 범위로 할 수 있었다.
또한, 제3회째 티칭 조작을 거친 후, 성막 처리를 행하였다. 그 결과, 웨이퍼의 표면에 있어서의 성막 상태를 목적으로 하는 막 두께에 대한 허용 범위 내에서 성막할 수 있고, 게다가 작업 효율이 종래부터 50 ％ 정도 향상되는 것이 확인되었다. 즉, 예를 들어 종래의 방법이면 2 시간 요하고 있었던 작업을 1 시간으로 행할 수 있는 것이 확인되었다.
이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 상기한 태양에 한정되는 것이 아니며, 이하에 나타낸 바와 같은 여러 가지 변형을 가할 수 있다.
예를 들어, 본 발명은 CVD법에 의한 성막 처리 이외의 반도체 처리에 적용할 수 있다. 그 일례는, 고온 하에 있어서 실리콘의 표면부를 산화하여 이에 의해 산화막(절연막)을 형성하는 산화 처리이다. 다른 예는, 불순물층을 표면에 형성한 실리콘층을 가열하여, 이에 의해 불순물을 실리콘층 내에 열확산하는 확산 처리이다.
피처리 기판에 대해 확산 처리가 행해지는 경우, 막 특성의 분포 정보로서 실리콘층 내에 있어서는 불순물의 함유 비율에 대한 분포 정보(막 두께의 분포 정보)를 취득한다. 다음에, 이 분포 정보로부터 피처리 기판에 있어서의 특정 좌표 위치를 설정한다. 그리고, 막 두께의 분포 정보보다 위치 보정 정보를 취득하는 경우와 같이, 지지 부재에 있어서의 피처리 기판의 적재 위치를 보정해야 할 위치 보정 정보를 취득한다.
또한, 본 발명에 있어서 처리되는 피처리 기판은 반도체 웨이퍼에 한정되는 것이 아니며, 다른 피처리 기판, 예를 들어 유리 웨이퍼라도 좋다.

Claims (26)

  1. 피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템이며,
    상기 피처리 기판을 수납하는 처리실과,
    상기 처리실 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 처리실 내를 배기하기 위한 배기계와,
    상기 처리실 내에 처리 가스를 공급하기 위한 공급계와,
    상기 지지 부재 상에 상기 피처리 기판을 이동 적재하는 이동 적재 장치와,
    상기 이동 적재 장치를 구동하는 구동부와,
    상기 반도체 처리가 실시된 상기 피처리 기판 상의 테스트 대상막의 특성을 측정하는 측정부와,
    상기 테스트 대상막 상의 복수 위치에 있어서 상기 측정부에 의해 측정된 상기 특성의 값을 기초로 하여, 상기 특성의 면내 균일성을 향상시키는 데 필요한 상기 피처리 기판의 위치 보정량을 산출하는 정보 처리부와,
    후속의 피처리 기판을, 상기 반도체 처리를 행하기 위해 상기 이동 적재 장치에 의해 상기 지지 부재로 이동 적재할 때, 상기 위치 보정량을 기초로 하여 상기 구동부를 제어하는 제어부를 구비하는 시스템.
  2. 제1항에 있어서, 상기 반도체 처리는 성막 처리이며, 상기 특성은 상기 피처리 기판 상에 형성된 막 두께 또는 막질인 시스템.
  3. 제1항에 있어서, 복수회의 테스트 처리에 걸쳐 상기 정보 처리부에 의해 얻어지는 데이터를 테스트 데이터로서 시계열에 기억하는 테스트 데이터 기억부를 더 구비하고,
    상기 정보 처리부는 상기 위치 보정량이 제n회째 테스트 처리에서 사용되는 것인 경우, 제(n-1)회째 및 제(n-2)회째 테스트 처리의 데이터를, 상기 위치 보정량을 산출하기 위해 사용하는 시스템.
  4. 제1항에 있어서, 상기 정보 처리부는 상기 테스트 대상막의 상기 특성에 관한 것이고, 상기 측정부에 의해 측정된 위치에 있어서의 실측치로부터 보간 처리에 의해, 상기 측정부에 의해 측정되어 있지 않은 위치에 있어서의 예상치를 형성하고, 상기 실측치 및 상기 예상치를 기초로 하여 상기 위치 보정량을 산출하는 시스템.
  5. 제1항에 있어서, 상기 반도체 처리 중, 상기 지지 부재를 회전시키는 회전 부재를 더 구비하는 시스템.
  6. 제1항에 있어서, 상기 지지 부재는 실질적으로 동일한 윤곽 치수를 갖는 기판의 군에 속하는 복수의 피처리 기판을 상하 방향으로 간격을 두고 지지하는 보트를 구비하는 것과,
    상기 시스템은 상기 보트를 상기 처리실 외의 이동 적재 작업 위치와 상기 처리실 내 위치 사이로 반송하기 위한 보트 반송 기구를 구비하는 것과,
    상기 이동 적재 장치는 상기 이동 적재 작업 위치에 있는 상기 보트 상에 상기 복수의 피처리 기판을 이동 적재하는 것을 더 포함하는 시스템.
  7. 제1항에 있어서, 상기 정보 처리부는 상기 측정부에 의해 측정된 상기 테스트 대상막 상의 상기 특성의 분포를 기초로 하여 상기 처리실에 있어서의 처리 중심을 구하는 동시에, 상기 처리 중심에 대한 상기 피처리 기판의 기하 중심의 어긋남량으로부터 상기 위치 보정량을 산출하는 시스템.
  8. 제7항에 있어서, 복수회의 테스트 처리에 걸쳐 상기 정보 처리부에 의해 얻어지는 데이터를 테스트 데이터로서 시계열에 기억하는 테스트 데이터 기억부를 더 구비하고,
    상기 정보 처리부는 상기 위치 보정량이 제n회째 테스트 처리에서 사용되는 것인 경우, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 위치 보정량 및 얻어진 어긋남량을 제n회째 테스트 처리에서 사용되는 상기 위치 보정량을 산출하는 식에 도입하는 시스템.
  9. 제8항에 있어서, 상기 식은,
    이며, 여기서 Txn, Txn-1및 Txn-2는 제n회째, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 X축 방향의 위치 보정량, Dxn-1및 Dxn-2는 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 얻어진 상기 X축 방향의 어긋남량을 나타내고, Tyn, Tyn-1및 Tyn-2는 제n회째, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 상기 X축 방향과 직교하는 Y축 방향의 위치 보정량, Dyn-1및 Dyn-2는 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 얻어진 상기 Y축 방향의 어긋남량을 나타내는 시스템.
  10. 제1항에 있어서, 상기 지지 부재 상에 있어서는 상기 피처리 기판의 위치 변화량과, 상기 위치 변화량에 대해 예측되는 상기 특성의 변화량과의 관계를 나타내는 기준 데이터를 기억하는 기준 데이터 기억부를 더 구비하고,
    상기 정보 처리부는 상기 기준 데이터와, 상기 피처리 기판의 적어도 주변부의 복수 위치에 있어서의 상기 특성의 값을 기초로 하여, 상기 특성의 값의 차이가 허용 범위 내가 되도록 상기 위치 보정량을 산출하는 시스템.
  11. 제10항에 있어서, 상기 정보 처리부는 상기 기준 데이터와, 상기 피처리 기판의 기하 중심을 통해 또한 서로 교차하는 제1 및 제2 방향으로 연장되는 직선 상의 복수 위치에 있어서의 상기 특성의 값을 기초로 하여, 상기 제1 및 제2 방향에 있어서 상기 특성의 값이 상기 기하 중심에 대해 허용 범위 내에서 대칭이 되도록 상기 위치 보정량을 산출하는 시스템.
  12. 제11항에 있어서, 상기 기준 데이터는 상기 위치 보정량이 제n회째 테스트 처리에서 사용되는 것인 경우, 제(n-1)회째 테스트 처리의 데이터를 기초로 하여 갱신된 것인 시스템.
  13. 피처리 기판에 대해 반도체 처리를 실시하기 위한 방법이며,
    구동부에 의해 구동되는 이동 적재 장치에 의해, 지지 부재 상에 상기 피처리 기판을 이동 적재하는 공정과,
    처리실 내에서 상기 지지 부재 상에 상기 피처리 기판을 지지한 상태로, 상기 피처리 기판에 대해 상기 반도체 처리를 실시하는 공정과,
    상기 반도체 처리가 실시된 상기 피처리 기판 상의 테스트 대상막의 특성을 측정부에 의해 측정하는 공정과,
    상기 테스트 대상막 상의 복수 위치에 있어서 상기 측정부에 의해 측정된 상기 특성의 값을 기초로 하여, 상기 측정부에 접속된 정보 처리부에 의해, 상기 특성의 면내 균일성을 향상시키는 데 필요한 상기 피처리 기판의 위치 보정량을 산출하는 공정과,
    후속의 피처리 기판을 상기 반도체 처리를 행하기 위해 상기 이동 적재 장치에 의해 상기 지지 부재로 이동 적재할 때, 상기 정보 처리부에 접속된 제어부에 의해, 상기 위치 보정량을 기초로 하여 상기 구동부를 제어하는 공정을 구비하는 방법.
  14. 제13항에 있어서, 상기 반도체 처리는 성막 처리이고, 상기 특성은 상기 피처리 기판 상에 형성된 막 두께 또는 막질인 방법.
  15. 제13항에 있어서, 상기 전체 공정을 행하는 테스트 처리를 복수회 행하고, 상기 복수회의 테스트 처리에 걸쳐 상기 정보 처리부에 의해 얻어지는 데이터를, 상기 정보 처리부에 접속된 테스트 데이터 기억부에 테스트 데이터로서 시계열에 기억하는 공정을 더 구비하고,
    상기 정보 처리부는 상기 위치 보정량이 제n회째 테스트 처리에서 사용되는 것인 경우, 제(n-1)회째 및 제(n-2)회째 테스트 처리의 데이터를 상기 위치 보정량을 산출하기 위해 사용하는 방법.
  16. 제13항에 있어서, 상기 정보 처리부는 상기 테스트 대상막의 상기 특성에 관한 것이고, 상기 측정부에 의해 측정된 위치에 있어서의 실측치로부터 보간 처리에 의해, 상기 측정부에 의해 측정되어 있지 않은 위치에 있어서의 예상치를 형성하고, 상기 실측치 및 상기 예상치를 기초로 하여 상기 위치 보정량을 산출하는 방법.
  17. 제13항에 있어서, 상기 반도체 처리 중, 상기 지지 부재를 회전시키는 공정을 더 구비하는 방법.
  18. 제13항에 있어서, 상기 지지 부재는 실질적으로 동일한 윤곽 치수를 갖는 기판의 군에 속하는 복수의 피처리 기판을 상하 방향으로 간격을 두고 지지하는 보트를 구비하는 것과,
    상기 방법은 보트 반송 기구에 의해, 상기 보트를 상기 처리실 외의 이동 적재 작업 위치와 상기 처리실 내 위치 사이로 반송하는 공정을 구비하는 것과,
    상기 이동 적재 장치는 상기 이동 적재 작업 위치에 있는 상기 보트 상에 상기 복수의 피처리 기판을 이동 적재하는 것을 더 포함하는 방법.
  19. 제18항에 있어서, 상기 처리실은 상하 방향으로 구분된 복수의 가열 영역을 구비하고, 상기 가열 영역의 각각에 있어서, 상기 위치 보정량을 산출하는 방법.
  20. 제13항에 있어서, 상기 정보 처리부는 상기 측정부에 의해 측정된 상기 테스트 대상막 상의 상기 특성의 분포를 기초로 하여 상기 처리실에 있어서의 처리 중심을 구하는 동시에, 상기 처리 중심에 대한 상기 피처리 기판의 기하 중심의 어긋남량으로부터 상기 위치 보정량을 산출하는 방법.
  21. 제20항에 있어서, 상기 전체 공정을 행하는 테스트 처리를 복수회 행하고, 상기 복수회의 테스트 처리에 걸쳐 상기 정보 처리부에 의해 얻어지는 데이터를, 상기 정보 처리부에 접속된 테스트 데이터 기억부에 테스트 데이터로서 시계열에 기억하는 공정을 더 구비하고,
    상기 정보 처리부는 상기 위치 보정량이 제n회째 테스트 처리에서 사용되는 것인 경우, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 위치 보정량 및 어긋남량을 제n회째 테스트 처리에서 사용되는 상기 위치 보정량을 산출하는 식에 도입하는 방법.
  22. 제21항에 있어서, 상기 식은,
    이며, 여기서 Txn, Txn-1및 Txn-2는 제n회째, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 X축 방향의 위치 보정량, Dxn-1및 Dxn-2는 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 얻어진 상기 X축 방향의 어긋남량을 나타내고, Tyn, Tyn-1및 Tyn-2는 제n회째, 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 사용한 상기 X축 방향과 직교하는 Y축 방향의 위치 보정량, Dyn-1및 Dyn-2는 제(n-1)회째 및 제(n-2)회째 테스트 처리에서 얻어진 상기 Y축 방향의 어긋남량을 나타내는 방법.
  23. 제13항에 있어서, 상기 지지 부재 상에 있어서의 상기 피처리 기판의 위치 변화량과, 상기 위치 변화량에 대해 예측되는 상기 특성의 변화량과의 관계를 나타내는 기준 데이터를, 상기 정보 처리부에 접속된 기준 데이터 기억부에 기억하는 공정을 더 구비하고,
    상기 정보 처리부는 상기 기준 데이터와, 상기 피처리 기판의 적어도 주변부의 복수 위치에 있어서의 상기 특성의 값을 기초로 하여, 상기 특성의 값의 차이가 허용 범위 내가 되도록 상기 위치 보정량을 산출하는 방법.
  24. 제23항에 있어서, 상기 정보 처리부는 상기 기준 데이터와, 상기 피처리 기판의 기하 중심을 통해 또한 서로 교차하는 제1 및 제2 방향으로 연장되는 직선 상의 복수 위치에 있어서의 상기 특성의 값을 기초로 하여, 상기 제1 및 제2 방향에 있어서 상기 특성의 값이 상기 기하 중심에 대해 허용 범위 내에서 대칭이 되도록 상기 위치 보정량을 산출하는 방법.
  25. 제24항에 있어서, 상기 위치 보정량이 제n회째 테스트 처리에서 사용되는 것인 경우, 제(n-1)회째 테스트 처리의 데이터를 기초로 하여 상기 기준 데이터를 갱신하는 공정을 더 구비하는 방법.
  26. 제13항에 있어서, 상기 반도체 처리를 실시하는 공정은 상기 피처리 기판에 대한 처리 온도를 우선 제1 온도로 승온하고, 다음에 상기 제1 온도보다도 낮은 제2 온도로 승온하는 공정과, 상기 제2 온도로 승온할 때에 상기 처리실 내에 공급되는 처리 가스량을 증가하는 공정을 구비하는 방법.
KR1020047000939A 2001-07-26 2002-03-19 피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템및 방법 KR100778617B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00225781 2001-07-26
JP2001225781A JP4731755B2 (ja) 2001-07-26 2001-07-26 移載装置の制御方法および熱処理方法並びに熱処理装置
PCT/JP2002/002598 WO2003012848A1 (fr) 2001-07-26 2002-03-19 Systeme et procede permettant d'effectuer un traitement semi-conducteur sur un substrat en cours de traitement

Publications (2)

Publication Number Publication Date
KR20040030835A true KR20040030835A (ko) 2004-04-09
KR100778617B1 KR100778617B1 (ko) 2007-11-22

Family

ID=19058716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047000939A KR100778617B1 (ko) 2001-07-26 2002-03-19 피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템및 방법

Country Status (6)

Country Link
US (2) US7179334B2 (ko)
EP (1) EP1429375A4 (ko)
JP (1) JP4731755B2 (ko)
KR (1) KR100778617B1 (ko)
CN (1) CN1260785C (ko)
WO (1) WO2003012848A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7607357B2 (en) 2006-03-02 2009-10-27 Enepay Corporation Automated test systems configured to evaluate properties of packaging film and related methods
WO2007106297A2 (en) * 2006-03-02 2007-09-20 Enepay Corporation Automated packaging-film testing systems with efficient loading configurations and operation
JP2008144194A (ja) * 2006-12-06 2008-06-26 Fujitsu Ltd 位置調整装置およびスパッタ装置
US8007275B2 (en) * 2008-01-25 2011-08-30 Micron Technology, Inc. Methods and apparatuses for heating semiconductor wafers
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
US8882917B1 (en) * 2009-12-31 2014-11-11 Intermolecular, Inc. Substrate processing including correction for deposition location
JP4961381B2 (ja) * 2008-04-14 2012-06-27 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
FR2948494B1 (fr) * 2009-07-27 2011-09-16 Soitec Silicon On Insulator Procede de determination d'une position centree d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procede pour calibrer un tel dispositif
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
KR101215511B1 (ko) * 2012-06-27 2012-12-26 (주)이노시티 프로세스 챔버 및 기판 처리 장치
KR101224520B1 (ko) * 2012-06-27 2013-01-22 (주)이노시티 프로세스 챔버
KR101224521B1 (ko) * 2012-06-27 2013-01-22 (주)이노시티 프로세스 챔버 및 기판 처리 방법
JP5943201B2 (ja) * 2012-12-26 2016-06-29 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6132163B2 (ja) * 2014-04-10 2017-05-24 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
EP3082155B1 (en) * 2015-04-14 2023-08-30 Ebara Corporation Substrate processing apparatus and substrate processing method
JP6637831B2 (ja) * 2016-04-28 2020-01-29 株式会社ディスコ デバイスの製造方法及び研削装置
CN110184655B (zh) * 2019-04-25 2022-01-11 上海新傲科技股份有限公司 晶圆的表面氧化方法
JP7224254B2 (ja) * 2019-07-17 2023-02-17 東京エレクトロン株式会社 基板処理装置、情報処理装置、及び基板処理方法
CN113644017A (zh) * 2020-04-27 2021-11-12 上海新昇半导体科技有限公司 一种对晶圆进行定位的方法和半导体制造设备
JP2022018205A (ja) * 2020-07-15 2022-01-27 東京エレクトロン株式会社 異常検知方法及び異常検知装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464451A (en) * 1981-02-06 1984-08-07 Canon Kabushiki Kaisha Electrophotographic image-forming member having aluminum oxide layer on a substrate
US5200021A (en) * 1986-02-15 1993-04-06 Sony Corporation Method and apparatus for vapor deposition
JPS62221128A (ja) * 1986-03-24 1987-09-29 Hitachi Electronics Eng Co Ltd 処理装置
US4770590A (en) * 1986-05-16 1988-09-13 Silicon Valley Group, Inc. Method and apparatus for transferring wafers between cassettes and a boat
US4858556A (en) * 1986-09-15 1989-08-22 Siebert Jerome F Method and apparatus for physical vapor deposition of thin films
US4819167A (en) * 1987-04-20 1989-04-04 Applied Materials, Inc. System and method for detecting the center of an integrated circuit wafer
DE3855871T2 (de) * 1987-09-11 1997-10-16 Hitachi Ltd Vorrichtung zur Durchführung einer Wärmebehandlung an Halbleiterplättchen
US5030057A (en) * 1987-11-06 1991-07-09 Tel Sagami Limited Semiconductor wafer transferring method and apparatus and boat for thermal treatment of a semiconductor wafer
JP2644912B2 (ja) * 1990-08-29 1997-08-25 株式会社日立製作所 真空処理装置及びその運転方法
US5310339A (en) * 1990-09-26 1994-05-10 Tokyo Electron Limited Heat treatment apparatus having a wafer boat
JPH04206943A (ja) * 1990-11-30 1992-07-28 Kyushu Electron Metal Co Ltd サセプターの温度均一化方法
US5277579A (en) * 1991-03-15 1994-01-11 Tokyo Electron Sagami Limited Wafers transferring method in vertical type heat treatment apparatus and the vertical type heat treatment apparatus provided with a wafers transferring system
US5303671A (en) * 1992-02-07 1994-04-19 Tokyo Electron Limited System for continuously washing and film-forming a semiconductor wafer
JPH05275343A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 基板処理装置
DE59302458D1 (de) 1992-04-16 1996-06-05 Roland Biegger Kurvenschneidevorrichtung zum schneiden einer textilbahn und verfahren zum steuern derselben
US5383984A (en) * 1992-06-17 1995-01-24 Tokyo Electron Limited Plasma processing apparatus etching tunnel-type
JPH0661158A (ja) * 1992-08-04 1994-03-04 Nippon Steel Corp 縦型炉
JPH06244268A (ja) * 1993-02-16 1994-09-02 Tokyo Electron Tohoku Ltd 移載装置
JP3218488B2 (ja) * 1993-03-16 2001-10-15 東京エレクトロン株式会社 処理装置
US5616264A (en) * 1993-06-15 1997-04-01 Tokyo Electron Limited Method and apparatus for controlling temperature in rapid heat treatment system
JPH0729958A (ja) * 1993-07-14 1995-01-31 Hitachi Ltd 半導体製造装置
US5622639A (en) * 1993-07-29 1997-04-22 Tokyo Electron Kabushiki Kaisha Heat treating apparatus
JPH0745548A (ja) * 1993-07-29 1995-02-14 Kokusai Electric Co Ltd ボート検知方法及び装置
JPH0756611A (ja) * 1993-08-11 1995-03-03 Kokusai Electric Co Ltd ボートセンタ位置検知方法及び装置
US5563798A (en) * 1994-04-05 1996-10-08 Applied Materials, Inc. Wafer positioning system
US5540096A (en) * 1994-06-07 1996-07-30 Washington Suburban Sanitary Commission Method for the non-destructive evaluation of prestressed concrete structures
JP2682476B2 (ja) * 1994-11-22 1997-11-26 日本電気株式会社 真空処理装置
JPH08264516A (ja) * 1995-03-28 1996-10-11 Nippon Precision Circuits Kk 成膜装置
TW319751B (ko) * 1995-05-18 1997-11-11 Toshiba Co Ltd
US5671054A (en) * 1995-07-18 1997-09-23 Nikon Corporation Method and apparatus for measuring position of pattern formed on a substrate having a thickness
KR100310249B1 (ko) * 1995-08-05 2001-12-17 엔도 마코토 기판처리장치
JPH1012707A (ja) * 1996-06-24 1998-01-16 Kokusai Electric Co Ltd ボートに於けるウェーハ位置ずれ補正装置
TW344847B (en) * 1996-08-29 1998-11-11 Tokyo Electron Co Ltd Substrate treatment system, substrate transfer system, and substrate transfer method
JPH10303278A (ja) * 1997-04-30 1998-11-13 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH11124231A (ja) * 1997-10-22 1999-05-11 Nikon Corp 基板搬送装置及び位置決め装置
JPH11150069A (ja) * 1997-11-17 1999-06-02 Sony Corp 成膜方法及びこれに用いる減圧ｃｖｄ装置
JP3422799B2 (ja) * 1998-05-01 2003-06-30 東京エレクトロン株式会社 膜厚測定装置、基板処理方法並びに基板処理装置
KR100292030B1 (ko) * 1998-09-15 2001-08-07 윤종용 반도체 박막 공정에서의 박막 두께 제어 방법
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
JP4426024B2 (ja) * 1999-09-02 2010-03-03 東京エレクトロン株式会社 熱処理装置の温度校正方法
JP4389305B2 (ja) * 1999-10-06 2009-12-24 東京エレクトロン株式会社 処理装置
JP2001155998A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp 半導体処理装置および半導体処理方法
EP1139390A1 (en) * 2000-03-28 2001-10-04 Infineon Technologies AG Semiconductor wafer pod
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
JP4342745B2 (ja) * 2000-09-27 2009-10-14 株式会社日立国際電気 基板処理方法および半導体装置の製造方法
US6610968B1 (en) * 2000-09-27 2003-08-26 Axcelis Technologies System and method for controlling movement of a workpiece in a thermal processing system
US6666577B2 (en) * 2000-11-02 2003-12-23 Matsushita Electric Industrial Co., Ltd. Method for predicting temperature, test wafer for use in temperature prediction, and method for evaluating lamp heating system
US6436724B1 (en) * 2001-03-14 2002-08-20 Advanced Micro Devices, Inc. Method of monitoring the temperature of a rapid thermal anneal process in semiconductor manufacturing and a test wafer for use in this method
JP2003264214A (ja) * 2002-03-07 2003-09-19 Hitachi High-Technologies Corp 真空処理装置及び真空処理方法
JP2006053170A (ja) 2004-07-14 2006-02-23 Yamaha Corp 電子音楽装置およびその制御方法を実現するためのプログラム
JP4428175B2 (ja) * 2004-09-14 2010-03-10 株式会社Ｓｕｍｃｏ 気相エピタキシャル成長装置および半導体ウェーハの製造方法

Also Published As

Publication number Publication date
US7179334B2 (en) 2007-02-20
WO2003012848A1 (fr) 2003-02-13
EP1429375A1 (en) 2004-06-16
CN1515028A (zh) 2004-07-21
EP1429375A4 (en) 2007-12-05
KR100778617B1 (ko) 2007-11-22
US20070131537A1 (en) 2007-06-14
JP2003037075A (ja) 2003-02-07
US20040159284A1 (en) 2004-08-19
JP4731755B2 (ja) 2011-07-27
US8153451B2 (en) 2012-04-10
CN1260785C (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
KR100778617B1 (ko) 피처리 기판에 대해 반도체 처리를 실시하기 위한 시스템및 방법
KR101087855B1 (ko) 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체
KR100960180B1 (ko) 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
KR102072525B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR20100110822A (ko) 열처리 장치 및 그 제어 방법
US20140090594A1 (en) Thin film forming apparatus and computer-readable medium
CN107236936B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
TWI595578B (zh) 基板處理方法、記憶媒體、控制裝置、基板處理裝置及基板處理系統
KR20040019386A (ko) 열처리방법 및 열처리장치
JP2016157771A (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR20050053713A (ko) 열처리 장치 및 열처리 방법
US10229843B2 (en) Substrate processing apparatus and control device for substrate processing apparatus
KR20200020612A (ko) 성막 방법 및 성막 장치
JP7058239B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2004296484A (ja) 基板処理装置
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP2005333032A (ja) モニタ用被処理体の温度換算関数の形成方法、温度分布の算出方法及び枚葉式の熱処理装置
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JPH1050625A (ja) 縦型加熱処理装置における加熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 12